CN1963832A - 一种具有阻止入侵功能的数据处理器和嵌入式系统 - Google Patents

Abstract

一种具有阻止入侵功能的数据处理器，包含：一个第一衬底，包含一个第一表面；一个第二衬底，包含一个形成有一个电路系统并与第一表面接触的第二表面，电路系统包含：一个适于执行数据处理过程的处理单元，包含存储涉及数据处理过程的数据和/或程序的存储元件；一个与处理单元耦合的入侵处理单元，适于在第一与第二表面分离和/或第一表面受损时删除存储元件内的数据和/或程序。按照本发明，通过在存储重要数据的数据处理芯片上层叠一块芯片并对它们的接触状态以及所层叠芯片上表面的状态进行检测，更为有效地防止物理入侵，提高了数据的安全性。本发明的数据处理器无需对现有处理器中涉及数据处理的内部架构进行改动，有利于降低成本和缩短开发周期。

Description

一种具有阻止入侵功能的数据处理器和嵌入式系统

技术领域

本发明涉及信息安全技术，特别涉及一种具有阻止入侵功能的数据处理器以及采用这种数据处理器的嵌入式系统。

背景技术

数据安全性在涉及敏感或保密信息的应用领域始终是一个重要的考虑方面。一些嵌入式系统，如金融终端、身份鉴别以及任何存储口令和加密密钥的系统，都需要强有力的措施来保护它们的数据。另外，在诸如自动取款机(ATM)之类的应用中，物理暴露的风险尤其突出。

在嵌入式系统中引入安全机制的常见方法是提供一个包围密钥、程序和数据的加密边界，并且在检测到物理入侵和密码入侵时，系统能迅速擦除所存储的密钥、程序和数据。例如Dallas半导体有限公司的安全微控制器DS5250提供了这样的安全保护层，其利用片上温度和电压传感器来检测物理攻击手段，当工作电压或温度超出微控制器工作范围时，即清除其内部的存储有机密数据的非易失静态随机访问存储器，从而防止攻击者获取密钥数据。此外，为阻止对非易失静态随机访问存储器作微探针探测，在该微控制器的硅片顶层还设置一层超细网格，一旦网格线被短路，则触发自毁操作，从而清除密钥数据。有关安全微控制器DS5250的详细描述可参见“DS5250 High-Speed Secure Microcontroller”(2006 MaximIntegrated Products◆Printed USA)一文，该文献以全文引用方式包含在本说明书中。

随着电子商务应用领域的不断拓展，对数据安全性的要求日益提高，因此应当考虑将更多的因素选作入侵响应的检测参数以有效阻止对安全系统的各种非法入侵。

发明内容

本发明的一个目的是提供一种具有阻止入侵功能的数据处理器，其可提高数据的安全性。

本发明的上述目的通过以下技术方案实现：

一种具有阻止入侵功能的数据处理器，其中，包含：

一个第一衬底，包含一个第一表面；以及

一个第二衬底，包含一个形成有一个电路系统并与所述第一表面接触的第二表面，所述电路系统包含：

一个适于执行数据处理过程的处理单元，包含存储涉及所述数据处理过程的数据和/或程序的存储元件；以及

一个与所述处理单元耦合的入侵处理单元，适于在所述第一表面与第二表面分离时删除所述存储元件内的数据和/或程序。

优选地，在上述数据处理器中，所述存储元件包含与所述入侵监测单元耦合的复位控制端，所述入侵处理单元通过改变所述复位控制端的电平来删除所述存储元件内的数据和/或程序。

优选地，在上述数据处理器中，所述电路系统进一步包含一个与所述入侵处理单元耦合的电源控制单元，所述存储元件采用易失性存储器形式，所述入侵处理单元通过使所述电源控制单元停止向所述存储元件供电来删除其内的数据和/或程序。

优选地，在上述数据处理器中，进一步包括一个形成于所述第一表面或第二表面并与所述入侵处理单元耦合的入侵检测单元，适于对所述第一表面与第二表面的接触状态进行检测。

优选地，在上述数据处理器中，所述第一表面与第二表面通过粘合、机械固定或焊接的方式互相接触。

优选地，在上述数据处理器中，所述入侵检测单元采用下列检测元件中的至少一种来检测所述第一和第二衬底是否处于接触状态：接触传感器、光传感器和压力传感器。

优选地，在上述数据处理器中，所述入侵处理单元进一步适于在所述第一表面受损时删除所述存储元件内的数据和/或程序。

本发明的上述目的还可以通过下列技术方案实现：

一种具有阻止入侵功能的数据处理器，其中，包含：

一个第一衬底，包含一个第一表面；以及

一个第二衬底，包含一个形成有一个电路系统并与所述第一表面接触的第二表面，所述电路系统包含：

一个适于执行数据处理过程的处理单元，包含存储涉及所述数据处理过程的数据和/或程序的存储元件；以及

一个与所述处理单元耦合的入侵处理单元，适于在所述第一表面受损时删除所述存储元件内的数据和/或程序。

优选地，在上述数据处理器中，所述入侵处理单元进一步适于在所述第一表面与第二表面分离时删除所述存储元件内的数据和/或程序。

优选地，在上述数据处理器中，进一步包括一个形成于所述第一表面或第二表面并与所述入侵处理单元耦合的入侵检测单元，适于对所述第一表面的状态进行检测。

优选地，在上述数据处理器中，所述第一衬底还包含一个与所述第一表面相对的第三表面，其上形成有导电网状图案，所述入侵检测单元通过测量所述导电网状图案的阻值变化来检测所述第一表面的状态。

优选地，在上述数据处理器中，所述处理单元包含一个内部总线、通过所述内部总线相连的一个微控制器内核、一个通信接口单元、一个加密/解密引擎和一个内部存储器，在所述微控制器内核的控制下，所述加密/解密引擎利用所述内部存储器内存储的密钥信息对经所述通信接口单元输出至所述电路系统外部的信息执行加密操作并对经所述通信接口单元输入的信息执行解密操作。

或者，优选地，在上述数据处理器中，所述处理单元包含一个内部总线、通过所述内部总线相连的一个微控制器内核、一个通信接口单元、一个加密/解密引擎、一个内部存储器和一个智能卡驱动电路单元，所述智能卡驱动电路单元被配置为自适应地向一个智能卡提供驱动电压和时钟信号，在所述微控制器内核的控制下，所述加密/解密引擎利用所述内部存储器内存储的密钥信息对经所述通信接口单元和智能卡驱动电路单元输出至所述电路系统外部的信息执行加密操作并对经所述通信接口单元和智能卡驱动电路单元输入的信息执行解密操作。

优选地，在上述数据处理器中，所述入侵处理单元通过使所述微控制器内核执行一个子程序来删除所述存储元件内的数据和/或程序。

优选地，在上述数据处理器中，所述第一表面上形成有与所述电路系统配合工作的辅助电路。

本发明的另一个目的是提供一种嵌入式系统，其可提高数据的安全性。

本发明的上述目的通过下列技术方案实现：

一种嵌入式系统，其中，包含：

一个存储器；

一组输入/输出设备；

一个处理器，包含：

一个第一衬底，包含一个第一表面；以及

一个第二衬底，包含一个形成有一个电路系统并与所述第一表面接触的第二表面，所述电路系统包含：

一个处理单元，适于与所述主处理器和输入/输出设备通信，并对输出的信息进行加密操作和对输入的信息进行解密操作，包含存储涉及所述加密/解密操作的数据和/或程序的存储元件；以及

一个入侵处理单元，适于在所述第一表面与第二表面分离和/或所述第一表面受损时删除所述存储元件内的数据和/或程序。

按照本发明，通过在存储重要数据的数据处理芯片上层叠一块芯片并对它们的接触状态以及所层叠芯片上表面的状态进行检测，可以更为有效地防止物理入侵，从而提高了数据的安全性。此外，本发明的数据处理器无需对现有处理器中涉及数据处理的内部架构进行改动，因此有利于降低成本和缩短开发周期。

附图简述

本发明的上述和/或其它方面和优点将通过以下结合附图的各个方面的描述变得更加清晰和更容易理解，附图包括：

图1为按照本发明一个实施例的数据处理器的剖面示意图。

图2为图1所示数据处理器的第二衬底上的电路系统的一个实施例的架构示意图。

图3为图1所示电路系统内的入侵处理单元的结构示意图。

图4为图1所示数据处理器的第二衬底上的电路系统的另一个

实施例的架构示意图。

图5为图4中的智能卡驱动电路单元的结构框图。

图6为按照本发明另一个实施例的嵌入式系统的示意框图。

图7为按照本发明还有一个实施例的嵌入式系统的示意框图。

具体实施方式

在本发明中，术语“衬底”指的是具有可形成集成电路结构的表面的任何结构，例如包括掺杂的和未掺杂的半导体、由基底半导体和绝缘体支撑的外延半导体以及本领域的技术人员所熟知的其它半导体结构。在本发明中，衬底所选用的材料包括但不限于硅(Si)、锗(Ge)、砷化镓(GaAs)和碲化镉(CdTe)等。在本发明中，将一块形成有图案或电路系统的衬底又称为半导体芯片或晶片(die)。由于所形成的图案可实现一定的电路功能，因此在本发明中，除非特别说明，衬底表面形成的图案与术语电路系统和集成电路可互换使用。另外，对于本领域内的技术人员来说，在阅读了本发明的说明书后将会认识到，采用现有的半导体工艺技术即可在衬底上形成下面将要作详细描述的电路系统。

总之，本发明的精神和范围不应局限于具体的衬底结构、材料类型和半导体工艺。

在本发明中，术语“物理入侵”指的是试图通过突破一个数据处理系统的物理保护屏障来获取敏感或机密信息的动作，例如通过腐蚀一个芯片的塑料封装使芯片图案暴露以获取其机密信息，或者通过打开一个装置的外壳来窃取其机密信息；术语“密码入侵”指的是试图通过突破一个数据处理系统的软件保护屏障来获取敏感或机密信息的动作，例如通过植入木马程序来侦听数据系统内部的数据处理过程或者与外部设备的通信过程，或者通过假冒合法用户与系统通信以诱骗其发送机密信息。

图1为按照本发明一个实施例的数据处理器的剖面示意图。如图1所示，数据处理器100包含层叠在一起的第一衬底110和第二衬底120，它们的表面110a和120a处于相互接触的状态。值得指出的是，这里所谓的接触，包括下列任何一种情形：两个衬底的整个或部分表面通过粘合剂(例如环氧树脂材料)粘接在一起的状态、两个衬底的整个或部分表面通过机械固定方式(例如在衬底表面钻孔并用螺栓固定或者用夹持部件将两个衬底固定在一起)贴合在一起的状态或者两个衬底的表面被焊接在一起的状态。此外，这里的第一和第二衬底所用材料可以相同，也可以不同，本发明的原理和范围并不受此限制。

参见图1，利用半导体工艺在第二衬底的表面120a上形成有可实现下面将要作进一步描述的电路功能的图案(图1中以阴影表示)。按照本发明，在第二衬底的表面120a上所形成的电路系统内设置一个入侵处理单元，一旦检测到两个表面处于分离状态，该单元即擦除或删除该电路系统内部存储的内容(例如密钥、运行程序、金融交易记录、用户名和密码等)。值得指出的是，这里的擦除或删除既可以通过入侵处理单元直接对保存内容的存储部件进行删除操作来实现，也可以由其借助相应的执行单元或部件(例如下面所述的微控制器内核和电源控制单元)来完成。

在本发明中，所谓的分离状态是相对于前述接触状态而言的，换句话说，任何与上述接触状态不同的状态都被视为是分离状态。可采用多种方式来判断或检测两个衬底之间的表面是否处于分离状态。

例如在一种可选方式中，可在两个衬底表面之间设置导电墨水引线或金属引线以在两个衬底之间形成一个电流回路或接触传感器，两个表面的分离将导致引线断开，从而引起回路状态的变化以指示出衬底之间的分离状态。

另一种可选方式是在衬底表面110a或120a上设置一个光传感器作为检测元件(光传感器例如可采用光敏二极管元件或光伏元件)，当两个表面分离时，环境光线入射至光传感器，从而在光传感器中产生一个响应信号以指示衬底表面处于分离状态。

还有一种方式是在衬底表面110a或120a上设置一个压力传感器作为检测元件，当两个表面分离时，压力传感器检测到压力减小，从而在所连接的电压或电路检测电路中产生一个响应信号以指示衬底表面处于分离状态。

值得指出的是，上述各种传感器的供电电源一般可选用微型电池或纽扣电池，其可以设置于第一衬底内，也可设置于第二衬底内。

对于上述结构的安全处理器，一种可能的物理入侵攻击手段是，首先利用化学溶液将第一衬底110腐蚀掉或者在第一衬底110上表面(即与表面110a相对的表面)钻孔使第二衬底120的图案暴露，然后再利用标准编程器来窃取电路系统200内的机密数据。

为了阻止这种物理入侵，按照本发明，在第二衬底的表面120a所形成的电路系统内设置一个入侵处理单元，一旦第一衬底的上表面受到损伤或破坏，该单元即擦除或删除该电路系统内部存储的内容(例如密钥、运行程序、金融交易记录、用户名和密码等)。同样，这里的擦除或删除既可以通过入侵处理单元直接对保存内容的存储部件进行删除操作来实现，也可以由其借助相应的执行单元或部件(例如下面所述的微控制器内核或电源控制单元)来完成。

在本发明中，表面损伤的情形包括但不限于表面形貌或形状的改变和材料成份的变化等。显然，可采用多种方式来判断或检测表面的状态，例如，按照本发明的一个较佳实施例，可以在第一衬底110的上表面形成一个导电网状图案130并使其通过导电墨水引线或金属引线(未画出)连接至第二衬底120的入侵处理单元。这样，当第一衬底110的上表面110b被化学溶液腐蚀或者被钻孔时，遭到破坏或损伤的导电网状图案130的阻值发生改变，从而引起检测电路状态的变化以产生相应的触发信号，电路系统中的入侵处理单元则响应该触发信号以擦除或删除其存储的关键或机密数据。

在一种可选的实现方式中，上述导电网状图案为一层覆盖在第一衬底上表面110b的金属超细网格。在另一种可选方式中，可以利用半导体工艺在第一衬底的上表面110b刻制形成导电网状图案。

优选地，上述金属引线或导电墨水引线可以形成于第一衬底110的侧面(即连接表面110a与110b的表面)以形成一个包含串联连接的导电网状图案与入侵处理单元的回路。

按照本发明，在一种可选方式中，上述入侵处理单元仅在第一衬底与第二衬底发生分离时删除电路系统内部存储的内容。在另一种可选方式中，也可以仅在第一衬底的上表面受损时作出响应。还有一种可选方式是对第一衬底与第二衬底发生分离的事件和第一衬底的上表面受损的事件都能作出响应。

图2为图1所示数据处理器的第二衬底上的电路系统的一个实施例的架构示意图。如图2所示，该电路系统200包含微控制器内核201、实时时钟电路202、电源控制单元203、程序加密/解密引擎204a、数据加密/解密引擎204b、自举装载器205、位模运算加速器206、内部存储器207、通信接口单元208和入侵处理单元209。

在图2所示的电路系统200中，微控制器内核201、程序加密/解密引擎204a、数据加密/解密引擎204b、自举装载器205、位模运算加速器206、内部存储器207和通信接口单元208构成一个完成数据处理过程的处理单元，这里所述的数据处理例如包括但不限于执行数据加密/解密算法、完整性校验、与电路系统200外部的设备的通信等。在本实施例中，处理单元内的各个组成单元通过电路系统200内部的控制总线、数据总线和地址地址总线(未画出)相连。但是这种总线架构不是必需的，组成单元也可以点对点的方式连接，这些变化方式都属于本发明的精神和保护范围之内。

以下对图2中的各个单元作进一步的描述。

微控制器内核201包含算术逻辑单元和控制单元，其执行运行程序的代码，实现各种计算操作(例如通过执行完整性检验以判断是否存在密码入侵)和对电路系统200内的其它单元的运行进行控制。

实时时钟电路202负责为电路系统200内的其它单元提供时钟信号或参考信号，以确保它们按照正确的时序工作。此外，实时时钟电路202还可以为一些应用(例如金融交易业务)提供时间和日期标记。

电源控制单元203与电池单元210(例如纽扣式锂电池等)和数据处理器100外部的电源Vcc相连，负责各种电源之间的切换。例如，如果外部电源Vcc可用，则电源控制单元203使外部电源Vcc向电路系统200内的其它单元供电，如果外部电源Vcc不可用，则电源控制单元203使电池单元210至少向内部存储器206供电。参见图1，在本实施例中，电源控制单元203还控制外部电源Vcc向外部存储器220a和220b的供电。

电路系统200内各单元的供电状态也由电源控制单元203控制。典型地，微控制器内核201、程序加密/解密引擎204a、数据加密/解密引擎204b、位模运算加速器206和通信接口单元208(例如包括一组双向I/O端口和串行接口)中的存储部件(例如寄存器、内存和高速缓冲存储器)以及存储机密信息(例如密钥、个人身份信息和密码等)的内部存储器207皆为易失性存储器。值得指出的是，在本发明中，上述存储部件和内部存储器统称为存储元件，存储单元内存储的信息包括但不限于中间计算处理结果(例如微控制器内核201的寄存器和内存中保存的数据)、输入电路系统200或从电路系统200输出的信息(例如保存在通信接口单元208的缓冲器的数据)以及其他保持不变的信息(例如程序代码、密码、PIN码和密钥)等。为保证上述单元的正常工作，电源控制单元203必须保证不断电。另一方面，电源控制单元203与检测物理入侵的单元(即入侵处理单元209)和检测密码入侵的单元(例如微控制器内核201)相连，这样，当检测到物理入侵或密码入侵事件时，检测到入侵事件的单元即命令电源控制单元203切断供电，从而使得存储元件和内部存储器内不再保存任何程序和/数据。

在本实施例中，电路系统200运行所需的部分程序代码和数据被存储在位于数据处理器100外部的存储器内。在一种可能的方式中，外部存储器是一块在空间上独立于图1所示数据处理器100的集成电路芯片，但是在另一种可能的方式中，外部存储器也可以集成在图1所示的数据处理器100中，例如形成于第一衬底110的表面110a。为保护外部存储器中程序和数据的安全，当欲在外部存储器存储这些程序和数据时，电路系统200首先对存储的内容进行加密，然后经外部总线传送至外部存储器，而当这些程序和数据被调用时，它们首先通过外部总线被送入电路系统200，经过解密后再被执行或使用。

在按照本实施例的电路系统200中，程序加密/解密引擎204a和数据加密/解密引擎204b通过外部总线分别与外部程序存储器220a和外部数据存储器220b相连，负责执行上述加密/解密操作，从而保证程序和数据的安全。此外，程序加密/解密引擎204a和数据加密/解密引擎204b还可以根据微控制器内核201的指令，对经通信接口单元208输出的数据进行加密以及对经通信接口单元208输入的数据进行解密。

在本实施例中，程序加密/解密引擎204a可以8字节块为单位，采用单或三重数据加密标准(DES)算法对程序进行加密。例如当最初装载系统时，可使用密钥将程序代码加密后再存储到外部程序存储器220a中，由此阻止对运行程序进行反汇编。而对于数据，可由数据加密/解密引擎204b进行单或三重DES算法实时加密以保证数据在电路系统200外部“不可见”。加密所用的密钥可在电路系统200内部的一个真随机数产生器(未画出)的协助下产生，优选地，该随机数产生器例如通过了联邦信息处理标准出版物140-1(FIPSPUB 140-1)第4.11.1节，Security Requirements for CryptographicModules所规定的统计随机数产生器测试标准。由于外部程序存储器220a保存的程序和外部数据存储器220b保存的数据以及经通信接口单元208输出的数据都经随机生成的加密密钥处理，攻击者只有在知道密钥后才可解密，因此保证了信息的安全。

为了支持加密/解密引擎所要求的高数据传送速率，外部存储器比较好的是采用静态随机访问存储器(SRAM)。此外，为防止通过在电路系统内植入恶意程序代码来窃取机密信息，还可以在电路系统200内引入完整性校验功能，将各个独立程序块的校验和与预先计算的数值进行比较，如果块校验和与预先计算的数值匹配失败，则视为发生密码入侵攻击，拒绝执行输入的程序代码，并且还可指示内部存储器207擦除其存储的内容。

自举装载器205可以是一个固化有自举装载程序的只读存储器，该装载程序可由微控制器内核201调用，用于对电路系统200所需运行程序和数据的初始装载过程和加密过程进行控制。为了防止电路系统内被非法装载入程序(例如木马程序)和数据，自举装载程序与电路系统200外部的通信都应该是加密的，以防被非法截获和破译。在一个较佳实施方式中，如图2所示，自举装载程序经一个专用端口与外部通信，并且通信过程采用一种基于链式密码、双密钥三重DES加密算法的质询/响应协议。这种高安全程度的通信协议一方面可防止电路系统200的运行程序代码被未经授权者窃取，另一方面可将加密方法隐匿起来，从而使自举装载器205起到一个防火墙的作用。此外，装载程序还可以包含实现上述完整性校验功能的代码，因此微控制器内核201可以通过调用该段程序代码来执行完整性校验操作。

位模运算加速器206用于执行幂取模操作，该操作是RSA(公开/私有密钥)计算的整数部分。位模运算加速器206例如可以是一个高性能的4096位模运算加速器(MAA)单元。

内部存储器207主要用于存放最敏感的信息或数据，例如包括但不限于安全密钥、用户身份标识信息以及与应用相关的其它重要信息(例如金融交易记录等)，该存储器同时还可作为位模运算加速器206的临时存储器。当块校验和与预先计算的数值不匹配或者入侵处理单元209产生物理入侵检测信号时，内部存储器207即可在瞬间擦除其内容或“清零”。此外，按照一个优选的实施方式，为了进一步提高安全性，内部存储器207中所存储的信息还由数据加密/解密引擎204b对其进行三重DES加密。

在许多安全性应用中，常常要求读/写操作时间尽可能地短以实现更高级的保护。为此，在本实施例中，采用静态随机访问存储器作为内部存储器207。尽管静态随机访问存储器是易失性的，但如上所述，内部存储器207除了由外部电源Vcc供电外，还有电池单元210作为备份电源供电，因此这保证了在没有外部电源Vcc供电的情况下仍然能够保存数据。另一方面，在该实施例中，为了保证在发生入侵事件时能够擦除内部存储器内的内容，如上所述，可使入侵处理单元209或执行完整性校验操作的单元与电源控制单元203相连，并且在接收到物理入侵或密码入侵指示信号时，电源控制单元203即切断内部存储器207的供电电源，这样，内部存储器内的内容自行丢失。

由于记忆效应，易失性存储器内的信息在断电后仍然可能得以保存(特别是在低温下)，而且对于非易失性存储器，其断电后信息并不会被擦除，因此需要采用其他方式来删除存储器的内容。另一个可选方式是，可以使内部存储器207包含一个复位控制端(未画出)，该复位控制端与一个或门电路的输出端相连，而该或门电路的输入端分别与入侵处理单元209和执行完整性校验操作的单元(例如微控制器内核201)相连，并且在正常状态下始终为高电平或低电平。当检测到物理入侵事件或者密码入侵事件时或门电路即在复位控制端上产生不同于正常状态下的电平，从而触发内部存储器的清零操作。与前述通过断电来删除存储内容的方式相比，本实施例的删除方式具有“强制性”，因此提供了更高的数据安全性。值得指出的是，对于微控制器内核201、程序加密/解密引擎204a、数据加密/解密引擎204b、位模运算加速器206和通信接口单元208等涉及数据处理的单元，除了通过前述断电方式擦除其存储元件的内容以外，也可以采用这种“强制性”的擦除方式。

显而易见的是，上面所述的具体擦除方式仅是示意性的，还可以有其它的方式来实现存储元件的内容擦除，这些替代方式也属于本发明的精神和保护范围之内。

通信接口单元208包括一组双向I/O端口，该组端口为电路系统200提供了与各种外部设备(包括但不限于读卡器、指纹扫描仪、显示器和键盘等)通信的接口，此外，通信接口单元208还可包含串行接口或其它类型的接口，从而实现与其它处理器的通信。当经上述双向I/O端口传输的数据为加密数据时，即可在电路系统200与外部设备或网络之间建立起了一个安全通信信道。为了与外部设备或网络实现无线通信，通信接口单元208包含无线通信接口，其采用的无线传输技术例如包括但不限于蓝牙(Bluetooth)、IrDA(Infrared Data Association红外无线数据传输技术)、Home/SWAP和IEEE 802.11等。

入侵处理单元209用于对各种物理攻击电路系统200的事件作出响应，删除电路系统200内的数据和程序。以下对入侵处理单元209作进一步的描述，但是应当理解的是，下面的描述仅是示意性的，不构成对本发明精神和保护范围的限制。

图3为图1所示电路系统内的入侵处理单元的示意图。如图3所示，入侵处理单元209包括主供电压监测器209a、电池电压监测器209b和外部自毁输入209c，其中，外部自毁输入330的输入端与监测外部环境变化的温度传感器310、光传感器320、压力传感器330、接触传感器340和阻值测量电路350耦合。

在一种优选方式下，监测器209a和209b以及外部自毁输入209c可以连接至图2中的电源控制单元203，因此当电源控制单元203接收到指示入侵事件的信号时即切断向电路系统200内的易失性存储器的供电以擦除其保存的程序和/或数据。

在另外一个优选方式下，监测器209a和209b以及外部自毁输入209c可以连接至图2中的微控制器内核201(例如经总线相连或连接至微控制器内核201的中断信号输入端)，微控制器内核201在接收到指示入侵事件的中断信号后即调用一个子程序，该子程序包含有擦除电路系统200内的存储元件所保存的程序和/或数据的代码。

在还有一个优选方式下，监测器209a和209b以及外部自毁输入209c指示检测到入侵事件的信号被输出至电路系统200内的存储元件的复位控制端以改变复位控制端上的电平，从而使存储元件执行擦除操作。

对于非易失性存储器，当断电后其存储的内容仍然得以保存。为了防止攻击者通过切断电源然后读取存储器的内容，在本实施例中通过在入侵处理单元209内提供主供电压监测器209a和电池电压监测器209b来监测电压异常，并在发生异常时产生擦除指令以在断电之前删除存储元件内的内容。

主供电压监测器209a包含一个电压比较器，对图2中的外部电源Vcc的供电电压进行监测，一旦供电电压低于某一电压(例如5.20V)即产生一个入侵指示信号。电池电压监测器209c也采用比较器来监测电池电压，一旦检测到电池电压异常，则比较器产生中断，指示清除电路系统内存储元件的内容。

当低于某个温度时，由于记忆效应，即使断电存储元件内的内容仍然可能被保存。为此，入侵处理单元209借助温度传感器310对整个数据处理器的温度进行监测。当检测到温度低于某个数值时，温度传感器310即向外部自毁输入209c输出指示信号以清除存储元件内的内容。为了提高检测灵敏度和响应速度，温度传感器可以形成于第一衬底110或第二衬底120暴露在外部环境下的表面。

光传感器320和压力传感器330被设置于第一衬底与第二衬底之间以监测它们的接触状态。具体而言，当第一衬底与第二衬底分离时，光传感器320将检测到光强的变化，压力传感器330将检测到压力的变化，从而向外部自毁输入209c输出指示入侵事件的响应信号，而外部自毁输入209c则随后使存储单元执行擦除操作。

当第一衬底与第二衬底被分开时，接触传感器340将检测到电流回路的断开，从而向外部自毁输入209c输出响应信号产生。接触传感器340可以采用各种结构，包括但不限于限位开关和在分开两块衬底时切断导电墨水引线的复杂设计。

如上所述，为了检测到第一衬底110的上表面被化学溶液腐蚀或者被钻孔的物理入侵方式，在第一衬底110的上表面形成一个导电网状图案130。该导电网状图案通过导电墨水引线或金属引线被连接至阻值测量电路350。当导电网状图案遭到破坏或损伤时，阻值测量电路350将检测到阻值的变化并向外部自毁输入209c输出响应信号。

在一种优选方式下，外部自毁输入209c可以包含多个输入电路，分别与不同的传感器和阻值测量电路相连，并且当输入端为高电平时视为发生入侵事件，从而向电压控制单元203输出或在存储元件的复位控制端上产生擦除信号。每个输入电路可包含一个时钟信号由电路系统200内的实时时钟电路提供的计数器，当输入端出现高电平时，计数器在检测到其输入时钟信号的一个下降沿后即产生擦除信号。

值得指出的是，在上述实施例中，监测第一与第二衬底接触状态以及第一状态上表面状态的光传感器350、压力传感器360、接触传感器370和阻值测量电路380被设置在电路系统200或入侵处理单元209外部(例如第二衬底的表面110a上或者第一衬底的表面120b上)，并通过外部导线与外部自毁输入209c耦合。但是完全可以第二衬底的表面120a上形成上述传感器和测量电路，从而提高电路系统200的集成度。显然，所有这些变化方式都是等同的，因此皆属于本发明的精神和保护范围之内。

可选地，可在第一衬底的表面110a上形成与电路系统200配合工作的辅助电路，例如包括但不限于将外部电源的供电电压转换为电路系统适配的电压转换电路。

图4为图1所示数据处理器的第二衬底上的电路系统的另一个实施例的架构示意图。如图4所示，该电路系统400也包含微控制器内核401、实时时钟电路402、电源控制单元403、程序加密/解密引擎404a、数据加密/解密引擎404b、自举装载器405、位模运算加速器406、内部程序/数据存储器407、通信接口单元408、入侵处理单元409和智能卡驱动电路单元410，其中，电源控制单元403与电池单元411和数据处理器100外部的电源Vcc相连。

在图4所示的电路系统中，微控制器内核401、实时时钟电路402、电源控制单元403、程序加密/解密引擎404a、数据加密/解密引擎404b、自举装载器405、位模运算加速器406、通信接口单元408、入侵处理单元409和智能卡读卡器410也构成一个完成数据处理过程的处理单元，它们可既通过电路系统400内部的控制总线、数据总线和地址总线(未画出)相连，也可以点对点的方式相连。此外，图4中的微控制器内核401、实时时钟电路402、电源控制单元403、程序加密/解密引擎404a、数据加密/解密引擎404b、自举装载器405、位模运算加速器406、通信接口单元408、入侵处理单元409可采用与电路系统200中相应单元基本相同或相似的结构，也可以采用与之不同的结构，这种具体实现方式的差异不应构成对本发明原理和保护范围的限定，只要能够实现所限定的功能即可。

与图2所示的电路系统200相比，电路系统400运行所需的程序代码和数据处理过程(例如加密和解密密钥、诸如交易金额、日期之类与应用有关的信息)中涉及到的数据被存储在内部程序/数据存储器407中。需要指出的是，内部程序/数据存储器407既可以采用一个存储元件的形式(例如一个静态随机访问存储器)，也可以采用由多个空间上分立的存储元件的形式，对于前者，可以将程序和数据保存在一个存储元件的不同存储区域内，对于后者，程序和数据可分别保存在不同的存储元件内。显然，上面并未穷举内部程序/数据存储器可采用的形式，但是其它的变化形式只要能够在电路系统内部实现程序和/或数据的保存，即都应属于本发明精神和保护范围之内。至于内部程序/数据存储器409的种类，本发明并无特别的限制，可以是各种类型的易失性或非易失性存储器。

由于程序和数据被存储在电路系统400内部，因此程序加密/解密引擎404a和数据加密/解密引擎404b仅需与内部程序/数据存储器407通信(例如经过前述的内部总线)而无需与电路系统外部通信，这进一步提高了安全性。

在图4所示的电路系统400中，入侵检测单元409也完全可以采用与入侵检测单元209相同或相似的方式擦除电路系统内各存储元件保存的程序和/或数据，此处不再重复描述。

在图2所示的电路系统200中，对智能卡的读取需要借助与通信接口单元208相连的外部智能卡(IC)读卡器来实现，但是在本实施例中，通过内嵌智能卡驱动电路单元411，在电路系统400内部直接完成智能卡内数据的读取和写入操作。

图5示出了一个示例性的智能卡驱动电路单元410的电路图。如图5所示，智能卡驱动电路单元410包含智能卡识别电路410a、直流-直流转换电路410b、时钟信号发生电路410c和智能卡引脚驱动器410d。

在图5所示的智能卡驱动电路单元410中，智能卡识别电路410a用于检测智能卡连接器(未画出)中是否插入智能卡并对智能卡的类型进行识别。该电路的识别结果被输出至直流-直流转换电路410b。这里的智能卡可以包括各种类型，例如包括但不限于ISO7816卡、EMV卡和GIE-CB卡。

直流-直流转换电路410b与电源控制单元403相连，根据智能卡识别电路410b的检测结果将电源控制单元403提供的电压转换为合适的驱动电压并经引脚CRD Vcc提供给智能卡内的电路。

时钟信号发生电路410c经智能卡引脚驱动器410d的引脚CRD CLK向智能卡内的电路提供合适的时钟信号以保证正确地对智能卡施行读写操作。值得指出的是，时钟信号发生电路410c可以是一个与实时时钟电路402相连的分频器，输入该电路410c的时钟信号经过分频后提供给智能卡内的电路。

智能卡引脚驱动器的输出引脚CRD IO与智能卡的输入/输出引脚相连，用于一方面从智能卡读取数据以供电路系统400内的其他单元(例如微控制器内核401和数据加密/解密引擎)处理，另一方面向智能卡写入经过电路系统400内其他单元处理后的数据。

为了防止智能卡内的数据在读取时意外丢失，优选地，还可以将抗静电功能集成在智能卡驱动电路单元410内。需要指出的是，上面虽然接触式读卡器为例描述了智能卡驱动电路单元410的结构，但是显而易见的是，智能卡驱动电路单元410也可以是非接触式读卡器。

图6为按照本发明另一个实施例的嵌入式系统的示意框图，该嵌入式系统为一个金融终端。如图6所示，该系统600包括图1所示的数据处理器100、外部程序存储器220a和外部数据存储器220b、主处理器610、存储器620、输入/输出设备接口630、显示器640、键盘650、网络设备660(例如网卡、交换机等)和读卡器670，其中，数据处理器100包含具有如图2所示架构的电路系统200。

在上述嵌入式系统中，主处理器610的主要功能是执行高级别的操作系统，实现非安全性功能(例如复杂的图形界面显示等)。该处理器可以是各种类型的通用处理器，例如包括但不限于ARM、SHARC和Power PC等。存储器620为主处理器610专用的程序和数据存储器，可以是非易失性存储器(如闪存或EPROM)，其中不包含任何机密信息。参见图6，主处理器610还通过输入/输出设备接口630与显示器640、键盘650和网络设备660相连，以输入和输出非机密信息。

数据处理器100(即电路系统200)负责嵌入式系统中各种与安全性相关的数据处理任务。例如，在某些应用中，由于金融终端必需在一个加密通信信道上利用公开密钥基础设施(PKI)与其它方进行通信，因此可由电路系统200的内部存储器207存储该终端的私有密钥、网络上其它设备的公开密钥以及PIN码和口令。又如，当在金融终端与外部网络之间要求建立经过三重DES加密的通信接口时，网络设备660可经图2中的通信接口单元208与电路系统200内部单元通信，并且向外部网络发送的数据由数据加密/解密引擎204b完成加密。此外，如果插入读卡器670的智能卡所存储的是加密数据，则可以将其经通信接口单元208送至数据加密/解密引擎204b进行解密，而数据加密/解密引擎204b加密后的数据也可经通信单元208输入智能卡，由此在智能卡与数据处理器100之间建立起一个将主处理器610“旁路”的安全通信信道。

参见图6，外部程序存储器220a和外部数据存储器220b与数据处理器100相连，分别存储电路系统200加密后的程序代码和数据。

可选地，主处理器610与数据处理器100的电路系统200之间通过串行信道来传送状态信息和数据，并且考虑到处理器结构间的兼容性问题，采用通用的串行协议(如异步UART、I²C、SPI或SCI等)进行通讯。在另一种可选方式中，主处理器610与电路系统200之间也可经无线信道通信，其所采用的无线传输技术例如包括但不限于蓝牙(Bluetooth)、IrDA(Infrared Data Association红外无线数据传输技术)、Home/SWAP和IEEE 802.11等。为此，可在电路系统200的通信接口单元208内设置实现上述各种通信协议的通信端口即可。

由上可见，电路系统200内的重要信息经过三重DES加密后存储在由电池备份供电的静态随机访问存储器内，并且还借助一个复杂的机制来检测和处理各种物理攻击，因此在数据处理器100和它的内部存储器周围构建了一个高度安全的加密边界。此外，任何为主处理器610进行的加密计算都是在加密边界内实现的，因此机密的或受保护的信息永远不会在加密边界之外作为明码文本得到。

图7为按照本发明还有一个实施例的嵌入式系统的示意框图，该嵌入式系统为一个诸如手机之类的通信终端，并且内置有读卡器功能。如图7所示，该系统700包括主处理器710、存储器720、显示器730和键盘740和数据处理器100，其中数据处理器100具有如图4所示架构的电路系统400。

在上述嵌入式系统中，主处理器710例如负责运行智能手机操作系统(例如Windows CE、Palm OS、Symbian OS和Linux OS)，实现非安全性功能(例如图形界面显示、手写体识别、记事和日程安排等)。存储器720为主处理器610专用的程序和数据存储器，可以是非易失性存储器(如闪存或EPROM)，其中不包含任何机密信息。值得指出的是，图7中虽然未画出其他与实现手机通信相关的单元(例如基带处理器和天线等)，但是对于所属领域的技术人员来说，这种省略并不会妨碍其对本发明原理和精神的理解，因此此处未作描述。

数据处理器100中的电路系统400负责通信终端700中所有与安全性相关的数据处理任务。例如私有密钥、网络上其它设备的公开密钥以及PIN码和口令的存储，对输出至数据处理器100外部的数据的加密和对输入数据处理器100的数据的解密等。此外，由于这里的电路系统400包含有智能卡驱动电路单元410，因此可以对直接对智能卡进行读取和写入操作，这样，一方面，在通信终端700上集成了金融终端的功能，另一方面，还可以防止对电路系统400与智能卡之间传送的加密信息进行非法监听或截取，从而进一步提高应用的安全性。需要指出的是，作为读卡器的智能卡驱动电路单元410，其既可以接触方式，也可以非接触方式来读写智能卡。

此外，为了提高安全性，图7中的显示器730和键盘740只经图4中的通信接口单元408与电路系统400相连，信息先由数据加密/解密引擎204b加密后方输出至显示器730，而从键盘740输入的加密信息则由数据加密/解密引擎204b进行解密，总之，信息在电路系统400外部时处于加密状态，由此在数据处理器100与外部输入/输出设备之间建立起一个安全通信信道。与前述实施例相同，在本实施例中，主处理器710与数据处理器100的电路系统400也可以采用串行信道或无线信道实现通信。

上面以金融终端和通信终端为例描述了按照本发明的嵌入式系统，实际上本发明还可应用于其他的嵌入式系统中，这些系统例如包括但不限于指纹扫描仪和商业零售终端等。

在阅读上述披露内容之后，其它修改对于本领域内的技术人员来说将是显而易见的。这种修改可能涉及到已经公知的特征，并且这些特征可以代替这里已经描述的特征或者以添加的方式应用。

在本说明书和权利要求书中，出现在一个单元之前的词语“一个”并未将多个这种单元的情形排除在外。而且词语“包含”并未排除除所列单元以外还有其它单元存在的情形。

Claims (17)

1、一种具有阻止入侵功能的数据处理器，其中，包含：

一个第一衬底，包含一个第一表面；以及

一个第二衬底，包含一个形成有一个电路系统并与所述第一表面接触的第二表面，所述电路系统包含：

一个适于执行数据处理过程的处理单元，包含存储涉及所

述数据处理过程的数据和/或程序的存储元件；以及

一个与所述处理单元耦合的入侵处理单元，适于在所述第

一表面与第二表面分离时删除所述存储元件内的数据和/或程序。

2、如权利要求1所述的数据处理器，其中，所述存储元件包含与所述入侵监测单元耦合的复位控制端，所述入侵处理单元通过改变所述复位控制端的电平来删除所述存储元件内的数据和/或程序。

3、如权利要求1所述的数据处理器，其中，所述电路系统进一步包含一个与所述入侵处理单元耦合的电源控制单元，所述存储元件采用易失性存储器形式，所述入侵处理单元通过使所述电源控制单元停止向所述存储元件供电来删除其内的数据和/或程序。

4、如权利要求1所述的数据处理器，其中，进一步包括一个形成于所述第一表面或第二表面并与所述入侵处理单元耦合的入侵检测单元，适于对所述第一表面与第二表面的接触状态进行检测。

5、如权利要求4所述的数据处理器，其中，所述第一表面与第二表面通过粘合、机械固定或焊接的方式互相接触。

6、如权利要求4所述的数据处理器，其中，所述入侵检测单元采用下列检测元件中的至少一种来检测所述第一和第二衬底是否处于接触状态：接触传感器、光传感器和压力传感器。

7、如权利要求1所述的数据处理器，其中，所述入侵处理单元进一步适于在所述第一表面受损时删除所述存储元件内的数据和/或程序。

8、一种具有阻止入侵功能的数据处理器，其中，包含：

一个第一衬底，包含一个第一表面；以及

一个第二衬底，包含一个形成有一个电路系统并与所述第一表面接触的第二表面，所述电路系统包含：

一个适于执行数据处理过程的处理单元，包含存储涉及所述数据处理过程的数据和/或程序的存储元件；以及

一个与所述处理单元耦合的入侵处理单元，适于在所述第一表面受损时删除所述存储元件内的数据和/或程序。

9、如权利要求8所述的数据处理器，其中，进一步包括一个形成于所述第一表面或第二表面并与所述入侵处理单元耦合的入侵检测单元，适于对所述第一表面的状态进行检测。

10、如权利要求9所述的数据处理器，其中，所述第一衬底还包含一个与所述第一表面相对的第三表面，其上形成有导电网状图案，所述入侵检测单元通过测量所述导电网状图案的阻值变化来检测所述第一表面的状态。

11、如权利要求8所述的数据处理器，其中，所述入侵处理单元进一步适于在所述第一表面与第二表面分离时删除所述存储元件内的数据和/或程序。

12、如权利要求1-11中任意一项所述的数据处理器，其中，所述处理单元包含一个内部总线、通过所述内部总线相连的一个微控制器内核、一个通信接口单元、一个加密/解密引擎和一个内部存储器，在所述微控制器内核的控制下，所述加密/解密引擎利用所述内部存储器内存储的密钥信息对经所述通信接口单元输出至所述电路系统外部的信息执行加密操作并对经所述通信接口单元输入的信息执行解密操作。

13、如权利要求12所述的数据处理器，其中，所述入侵处理单元通过使所述微控制器内核执行一个子程序来删除所述存储元件内的数据和/或程序。

14、如权利要求1-11中任意一项所述的数据处理器，其中，所述处理单元包含一个内部总线、通过所述内部总线相连的一个微控制器内核、一个通信接口单元、一个加密/解密引擎、一个内部存储器和一个智能卡驱动电路单元，所述智能卡驱动电路单元被配置为自适应地向一个智能卡提供驱动电压和时钟信号，在所述微控制器内核的控制下，所述加密/解密引擎利用所述内部存储器内存储的密钥信息对经所述通信接口单元和智能卡驱动电路单元输出至所述电路系统外部的信息执行加密操作并对经所述通信接口单元和智能卡驱动电路单元输入的信息执行解密操作。

15、如权利要求14所述的数据处理器，其中，所述入侵处理单元通过使所述微控制器内核执行一个子程序来删除所述存储元件内的数据和/或程序。

16、如权利要求1-11所述的数据处理器，其中，所述第一表面上形成有与所述电路系统配合工作的辅助电路。

17、一种嵌入式系统，其中，包含：

一个存储器；

一组输入/输出设备；

一个处理器，包含：

一个第一衬底，包含一个第一表面；以及

一个第二衬底，包含一个形成有一个电路系统并与所述第一表面接触的第二表面，所述电路系统包含：

一个处理单元，适于与所述主处理器和输入/输出设备通信，并对输出的信息进行加密操作和对输入的信息进行解密操作，包含至少一个存储涉及所述加密/解密操作的数据和/或程序的存储元件；以及

一个入侵处理单元，适于在所述第一表面与第二表面分离和/或所述第一表面受损时删除所述存储元件内的数据和/或程序。

Images