CN1957857A

CN1957857A - 基于直接数字频率合成技术的高频电刀输出波形的控制装置

Info

Publication number: CN1957857A
Application number: CNA2006101137914A
Authority: CN
Inventors: 庞亚宏; 张庆荣; 刘强; 吴语红
Original assignee: YAKEKANGDA TECH INST BEIJING; Beihang University
Current assignee: YAKEKANGDA TECH INST BEIJING; Beihang University
Priority date: 2006-10-17
Filing date: 2006-10-17
Publication date: 2007-05-09
Anticipated expiration: 2026-10-17
Also published as: CN1957857B

Abstract

本发明公开了一种基于直接数字频率合成技术的高频电刀输出波形的控制装置，由复杂可编程逻辑器件(CPLD)、波形产生控制模块、晶体振荡器、MOSFET全桥电路组成，波形产生控制模块存储在CPLD器件上，CPLD器件根据Verilog HDL语言编写设有429KHz脉宽固定波形的增量寄存器、25KHz的PWM波形的增量寄存器。该装置通过在常规高频电刀微控制器的输出端连接CPLD器件，通过隔离电路来控制MOSFET全桥电路，并在CPLD器件上应用Verilog HDL语言编写有针对微控制器输出信号的波形产生控制模块。本发明利用直接数字频率合成(DDS)技术控制高频电刀输出波形，能够有效地提高高频电刀控制波形的可靠性和稳定性，降低了建立硬件波形产生电路的复杂程度、生产成本。本发明高频电刀输出波形控制装置配置灵活，可以任意修改波形信号的参数，能够产生未经调试的高频波形信号(用于纯切)以及经过调制后的高频波形信号(用于凝和混切)。

Description

基于直接数字频率合成技术的高频电刀输出波形的控制装置

技术领域

本发明涉及一种适用于医学仪器的高频电刀的输出波形控制装置，更特别地说，是指一种利用复杂可编程逻辑器件(CPLD)，实现了直接数字频率合成(DDS)技术，来产生高频电刀控制波形，最终控制高频电刀输出波形的装置。

背景技术

高频电刀是一种取代机械手术刀进行手术切割的电外科器械，它通过有效电极尖端产生高频高压电流与肌体接触时对组织进行加热，实现对肌体组织的分离和凝固，从而起到切割和凝血的目的。由于它具有快速、精确的切割和止血以及有切口小、流血少、操作方便等优点，因而可广泛应用于皮肤科、耳鼻喉科、妇科、外科等手术中。

对于高频电刀输出波形的控制常规有两种方式：

一种是应用分立电路产生高频电刀高压激励的控制波形信号。其高频波形信号由晶体振荡器或其它振荡电路产生，信号由分频电路、波形调整电路处理之后，成为高压激励部分所需要的控制波形，经过隔离电路，控制高压激励电路，驱动输出变压器产生高频高压的输出电流。这种方式电路复杂，波形输出受元器件个体的差别影响大，波形的参数修改困难，电路复杂也会降低电路工作的稳定性和可靠性。

另一种是利用脉宽调制(PWM)器件产生高频电刀高压激励的控制波形信号，对器件的输入端口施加一定的模拟信号，器件的输出端口就能够产生所需要的波形信号，波形的占空比、频率都可以进行调节。这种方式相对上一种方式电路简单，波形参数修改灵活。由于输入的信号均为模拟信号，而高频电刀正常工作输出的高频高压电流必然要影响输入的模拟信号稳定性，从而对脉宽调制(PWM)器件输出的波形信号产生影响，所以这种方式稳定性和可靠性不高。

上述两种方式只能够产生高频电刀在进行“纯切”操作时，输出的未经调制的高频波形信号。当高频电刀进行“混切”和“凝”操作时，需要输出经过调制之后的高频波形信号，产生这个脉宽可调的频率相对较低的调制波，需要另外增加相应的波形发生电路。

发明内容

本发明的目的是提供一种基于直接数字频率合成技术的高频电刀输出波形的控制装置，该装置通过在常规高频电刀微控制器的输出端连接CPLD器件，通过隔离电路来控制MOSFET全桥电路，并在CPLD器件上应用Verilog HDL语言编写有针对微控制器输出信号的波形产生控制模块。本发明利用直接数字频率合成(DDS)技术控制高频电刀输出波形，能够有效地提高高频电刀控制波形的可靠性和稳定性，降低了建立硬件波形产生电路的复杂程度、生产成本。本发明高频电刀输出波形控制装置配置灵活，可以任意修改波形信号的参数，能够产生未经调试的高频波形信号以及经过调制后的高频波形信号。

本发明是一种基于直接数字频率合成技术的高频电刀输出波形的控制装置，由复杂可编程逻辑器件(CPLD)、波形产生控制模块、晶体振荡器、MOSFET全桥电路组成，波形产生控制模块存储在CPLD器件上，CPLD器件根据Verilog HDL语言编写设有429KHz脉宽固定波形的增量寄存器、25KHz的PWM波形的增量寄存器；CPLD器件与微控制器在硬件形式上的连接为，CPLD器件的4位控制端口、8位数据线端口分别与微控制器端口连接。

所述的高频电刀输出波形的控制装置，其波形产生控制模块由429KHz脉宽固定波形产生模块、25KHz的PWM波形产生模块、波形调制模块、波形解析模块和波形输出仲裁模块组成，

所述429KHz脉宽固定波形产生模块接收晶体振荡器输出的同步工作信号f₀，并利用429KHz脉宽固定波形的增量寄存器对其进行分频处理后，输出429KHz的基频信号f₁；

所述25KHz的PWM波形产生模块接收晶体振荡器输出的同步工作信号f₀，和微控制器输出的8位数据信号D₀；并

利用25KHz的PWM波形的增量寄存器对所述同步工作信号f₀进行分频处理；和

利用25KHz的PWM波形的增量寄存器中的数值减去三倍所述8位数据信号D₀与阈值1进行比较后输出调制信号f₂；

所述波形调制模块对接收的429KHz的基频信号f₁和调制信号f₂经解调处理后输出未调制信号f₃和已调制信号f₄；

所述波形解析模块接收微控制器输出的指令控制信号C₀，并根据波形规则获得波形类型，并输出波形解析信号C₁；

所述波形输出仲裁模块接收未调制信号f₃、已调制信号f₄和波形解析信号C₁，并对接收的信号根据高频电刀执行动作进行仲裁后，输出全桥激励波形信号f₅，控制全桥电路驱动输出线圈和刀头；其高频电刀执行动作有(a)纯切、(b)混切、(c)凝。

所述的高频电刀输出波形的控制装置，其晶体振荡器、429KHz脉宽固定波形产生模块和25KHz的PWM波形产生模块构成直接数字频率合成。

本发明高频电刀输出波形控制装置的优点在于：(1)采用直接数字频率合成(DDS)技术产生波形信号，其分辨率高、稳定性好、频率范围大，不受工作条件影响；(2)功率放大器件采用大功率的MOSFET全桥电路，功率可达300W以上；(3)采用直接数字频率合成(DDS)技术通过复杂可编程逻辑器件(CPLD)、VerilogHDL语言编程实现，采用由微控制器控制复杂可编程逻辑器件(CPLD)输出波形参数、以及其它数字逻辑关系，其相关参数可以灵活改变。

附图说明

图1是本发明高频电刀硬件结构框图。

图2是本发明波形产生控制模块的结构框图。

图3是MOSFET全桥电路原理与四种波形结构简图。

图4是MOSFET全桥电路控制波形图。

图5是脉宽PWM调整中的两个波形对比图。

图6是经本发明输出波形控制装置调制处理后的波形图。

图7是微控制器与CPLD电联接示意图。

图8是CPLD器件上的软件控制流程图。

具体实施方式

下面将结合附图对本发明作进一步的详细说明。

高频电刀的硬件结构如图1所示，一般高频电刀由人机界面、微控制器、信号发生模块、隔离电路、高压线圈、匹配网络和刀头构成，微控制器接收由人机界面输出的控制指令，并对其进行处理后输出控制信号给隔离电路，隔离电路对控制电路输出的信号进行隔离控制全桥电路驱动高压线圈进而驱动刀头运动进行手术。关于高频电刀控制部分(采用电路结构形式)的介绍，可以参考《医疗卫生设备》2000年第6期公开的KYKY YT300C高频电刀的研制开发。该参考文献公开了采用高频电压输出部分实现将220V交流电直接整流得到直流高压，并采用PWM产生所需的工作直流电压，通过高频振荡器和功率器形成电路得到高频电压，再经调制、滤波后进行隔离输出；功率测量部分则对输出功率进行实时测量，从而调整直流工作电压，按照预定的功率曲线输出功率。

对于本发明的一种采用直接数字频率合成技术(DDS)产生高频电刀输出波形，以及利用复杂可编程逻辑器件(CPLD)对所需波形的控制装置。本发明波形控制装置由复杂可编程逻辑器件(CPLD)、波形产生控制模块、晶体振荡器、MOSFET全桥电路组成(请参见图1所示)。波形产生控制模块存储在CPLD器件上，CPLD器件根据Verilog HDL语言编写设有429KHz脉宽固定波形的增量寄存器、25KHz的PWM波形的增量寄存器；CPLD器件与微控制器在硬件形式上的连接为，CPLD器件的4位控制端口、8位数据端口分别与微控制器相应输入输出端口连接(请参见图7所示，芯片之间的端口联接为常规技术，不作为本发明专利申请的保护内容)；波形产生控制模块由429KHz脉宽固定波形产生模块、25KHz的PWM波形产生模块、波形调制模块、波形解析模块和波形输出仲裁模块组成(请参见图2所示)。晶体振荡器、429KHz脉宽固定波形产生模块和25KHz的PWM波形产生模块构成直接数字频率合成(DDS)，即晶体振荡器输出的同步工作信号f₀经429KHz脉宽固定波形产生模块和25KHz的PWM波形产生模块进行分频等处理后，分别输出相应的数字频率。

直接数字频率合成(Direct Digital Frequency Synthesis，简称DDS或DDFS)技术是迅速发展起来的一种新型信号合成技术。因为采用全数字结构，所以具有宽的相对频带、精确的频率分辩率、较快的频率转换速度、低相位噪声及易集成等突出优点。FPGA、CPLD等大规模集成的可编程逻辑电路的出现，为简化DDS电路设计、减小DDS系统的体积、提高系统稳定性以及灵活性提供了基础。本发明中选择的CPLD芯片具有在线可编程能力和EEPROM结构，使系统内硬件的功能可以像软件一样被编程配置，并且掉电后不会丢失，从而可以灵活和方便地进行开发和生产。

下面将对波形产生控制模块中各模块实现的功能作详细说明：

429KHz脉宽固定波形产生模块接收晶体振荡器输出的同步工作信号f₀，并利用429KHz脉宽固定波形的增量寄存器对其进行分频处理后，输出429KHz的基频信号f₁；

25KHz的PWM波形产生模块接收晶体振荡器输出的同步工作信号f₀，和微控制器输出的8位数据信号D₀；并利用25KHz的PWM波形的增量寄存器对所述同步工作信号f₀进行分频处理；和利用25KHz的PWM波形的增量寄存器中的数值减去三倍所述8位数据信号D₀与阈值1进行比较，其相等时输出寄存器存储的数值为0，则输出波形为低电平；当25KHz的PWM波形的增量寄存器中的数值为960时，输出寄存器存储的数值为1，则输出波形为高电平；

波形解析模块接收微控制器输出的指令控制信号C₀，并根据波形规则获得波形类型；其波形规则为：(A)指令控制信号C₀为1的时，其输出数值等于429KHz波形寄存器存储的数值；(B)指令控制信号C₀为2的时，其输出数值等于429KHz波形寄存器存储的数值与25KHz波形寄存器存储的数值进行运算“与”操作；(C)指令控制信号C₀为7的时，其输出数值为0。其波形类型有：(一)未调制波；(二)已调制波；(三)无波形。

波形调制模块对接收的429KHz的基频信号f₁和调制信号f₂经调制处理后输出未调制信号f₃和已调制信号f₄。

波形解析模块接收微控制器输出的指令控制信号C₀，并根据波形规则获得波形类型，并输出波形解析信号C₁；

波形输出仲裁模块对接收的未调制信号f₃、已调制信号f₄和波形解析信号C₁根据高频电刀执行动作进行仲裁后，输出全桥激励波形信号f₅，控制全桥电路驱动输出线圈和刀头。高频电刀执行动作有(a)纯切、(b)混切、(c)凝，在高频电刀的使用中，(a)纯切采用未调制PWM波形；而(b)混切和(c)凝需要采用调制后的波形。

在本发明中，f₀表示同步工作信号、f₁表示429KHz的基频信号、f₂表示调制信号、f₃表示未调制信号、f₄表示已调制信号、C₀表示指令控制信号、D₀表示8位数据信号、C₁表示波形解析信号、f₅表示全桥激励波形信号。

在常规的MOSFET全桥驱动电路中，MOSFET管A(V1波形)和MOSFET管D(V4波形)与MOSFET管B(V2波形)和MOSFET管C(V3波形)的波形信号的逻辑状态是互斥的(请参见图3所示)。故在本发明中，将V1波形和V4波形、V2波形和V3波形分别对应两个内部寄存器，这两个寄存器的定义为outPulse429K、outPulse429KN。V1波形和V4波形、V2波形和V3波形在初始状态下的波形结构如图4所示，图中所示的波形为理想方波，则有V1波形和V4波形为高时，V2波形和V3波形为低；V2波形和V3波形为高时，V1波形和V4波形为低。

一般PWM输出波形为理想方波，当16％、66％时，两个不同的占空比进行对比，其在不同脉宽时的波形结构如图5所示。

其波形在所述波形产生控制模块中解析为：

用来传输微控制器给CPLD下达的命令，该端口由Verilog HDL语言描述为input[3:0]型的变量。P0-P7微控制器的8位输入输出口作为8位数据端口，与CPLD自定义的PulseCommand8位数据端口相连，用来传输单片机发送给CPLD的数据，该接口由Verilog HDL语言描述为input[7:0]型的变量。如图7所示。

CPLD接收控制命令并产生相应波形的程序如下：

    if(PulseCtrl＝＝1)    //未调制波

        begin

           outPulse429K＜＝outPulse429KIN；

           outPulse429KN＜＝outPulse429KNIN；

        end

    if(PulseCtrl＝＝2)    //调制波

        begin

           outPulse429K＜＝outPulse429KIN&outPulse25KNIN；

           outPulse429KN＜＝outPulse429KNIN&outPulse25KNIN；

        end

    if(PulseCtrl＝＝7)    //停止输出波形

        begin

           outPulse429K＜＝0；

           outPulse429KN＜＝0；

        end

上述程序的内容是：当控制寄存器的数值为1的时候，输出寄存器存储的数值等于429KHz波形寄存器存储的数值。当控制寄存器的数值为2的时候，输出寄存器的数值等于429KHz波形寄存器存储的数值按位与上25KHz波形寄存器存储的数值。当控制寄存器的数值为7的时候，输出寄存器存储的数值为0。参见图8所示，在CPLD器件上编写的用于控制指令信息的语言是并行执行的语言。

在本发明中，在CPLD器件上根据Verilog HDL语言编写，设有429KHz脉宽固定波形的增量寄存器和25KHz的PWM波形的增量寄存器。DDS技术是一种用数字控制信号的相位增量技术，具有频率分辨率高、稳定性好、可灵活产生多种信号的优点。在这里是通过改变相位增量寄存器的Δphase值(每个时钟周期的度数)来改变输出频率的。

产生429KHz的方波：(429KHz脉宽固定波形产生模块)

这里通过在429KHz脉宽固定波形产生模块中定义一个变量reg[5:0]Pulse429KCounter，该变量作为相位增量寄存器，从1开始每周期增加1，增加到56就从新从1开始增加计数。

另外，在429KHz脉宽固定波形产生模块中定义变量reg的型变量outPulse429KIN和型变量outPulse429KNIN。对于型变量outPulse429KIN和型变量outPulse429KNIN分别采用在429KHz脉宽固定波形的增量寄存器中对应波形V1、波形V4(波形V1、波形V4是根据Verilog HDL语言编写定义的)；在25KHz的PWM波形的增量寄存器中对应波形V2、波形V3(波形V.2、波形V3是根据Verilog HDL语言编写定义的)。采用简单的查表方法，使MOSFET全桥电路产生如图4所示的未调制的控制波形。波形产生的程序为：

    always@(posedge CLK)

      begin                //429K    1/3duty

           Pulse429KCounter＜＝Pulse429KCounter+1；

           case(Pulse429KCounter)

               6′b101111：        outPulse429KIN＜＝1；

               6′b010010：        outPulse429KNIN＜＝1；

               6′b011100：        outPulse429KNIN＜＝0；

               6′b111000；
        <!-- SIPO <DP n="7"> -->
        <dp n="d7"/>
             begin

                outPulse429KIN＜＝0；

                Pulse429KCounter＜＝1；

             end

       endcase

    end

上述程序内容是：在时钟的上升沿到来的时候，429KHz脉宽固定波形的增量寄存器存储的数值增加一个单位，同时开始进行判断，当该寄存器存储的数值为47时，波形V1和波形V2输出为高电平，当该寄存器存储的数值为18时，波形V3和波形V4输出为高电平，当该寄存器存储的数值为28时，波形V3和波形V4输出为低电平，当该寄存器存储的数值为56时，波形V1和波形V2的输出为低电平，同时该寄存器存储的数值变为1。

其中时钟CLK信号是由外部24MHz晶体振荡器产生的TTL电平方波信号。经429KHz脉宽固定波形产生模块处理之后得到429KHz的控制MOSFET全桥电路未调制高频率波形信号f₁。

产生25KHz脉宽可变化的方波：(25KHz的PWM波形产生模块)

这里通过在25KHz的PWM波形产生模块中定义一个变量reg[9:0]Pulse25KCounter，该变量作为相位增量寄存器，从1开始每周期增加1，增加到960就重新从1开始增加计数。

     always@(posedge CLK)

         begin

           Pulse25KCounter＜＝Pulse25KCounter+1；

    if((Pulse25KCounter-PulseCommand*3)＝＝10′b0000000001)

                        outPulse25KNIN＜＝0；

               if(Pulse25KCounter＝＝10′b1111000000)

                   begin

                      outPulse25KNIN＜＝1；

                      Pulse25KCounter＜＝1；

                   end

    end

上述程序内容是：在时钟的上升沿到来的时候，相位增量寄存器存储的数值增加一个单位，同时开始进行判断，当该寄存器存储的数值减去三倍数据输入端口寄存器的数值等于1的时候，输出寄存器存储的数值为0，当该寄存器存储的数据为960的时候，输出寄存器存储的数值为1，该寄存器存储的数据为1。

其中，PulseCommand是input型变量，它作为CPLD的输入端口，接收微控制器发出的数据，来调整25KHz方波的脉宽。占空比由1/960到766/960可调，调整步长为周期的3/960。由此实现了25KHz方波脉宽的调整。

产生25KHz调制429KHz后的方波：(波形调制模块)

这里通过在波形调制模块中定义了两个reg型变量outPulse429K和型变量outPulse429KN，作为储存调制方波结果的寄存器。进行调制过程的代码如下，经过调制处理之后的波形见图6所示。

outPulse429K<＝outPulse429KIN&outPulse25KNIN；

outPulse429KN<＝outPulse429KNIN&outPulse25KNIN；

上述程序的内容是：两个数出端口寄存器存储的数值为别等于两个429K波形寄存器存储的数值运算“与”上两个25KHz的波形寄存器存储的数值。

微控制器与CPLD的通讯方式：

在本发明中，在复杂可编程逻辑器件(CPLD)上用硬件描述语言实现了直接数字频率合成(DDS)技术，微控制器通过程序由输入输出端口对CPLD进行控制，使之产生控制功率模块所需要的波形信号，通过高压隔离系统控制功率模块，驱动输出变压器，产生高频电刀的高频高压输出。CPLD的硬线逻辑通过Verilog HDL进行描述，微处理器的固件通过Keil C5l编写。

微控制器4个输入输出端口与CPLD自定义的PulseCtrl输入接口相连(4位控制总线)，用来发送微控制器下达给CPLD的命令，该接口可以由Verilog HDL语言描述为input[3:0]型的变量。微控制器8个输入输出端口与CPLD自定义的PulseCommand输入接口相连(8位数据总线)，用来接收微控制器发送给CPLD的数据，该接口可以由Verilog HDL语言描述为input[7:0]型的变量。

CPLD接收控制命令并产生相应波形的程序如下：

    if(PulseCtrl＝＝1)    //未调制波

        begin
        <!-- SIPO <DP n="9"> -->
        <dp n="d9"/>
            outPulse429K＜＝outPulse429KIN；

            outPulse429KN＜＝outPulse429KNIN；

        end

    if(PulseCtrl＝＝2)    //调制波

        begin

            outPulse429K＜＝outPulse429KIN&outPulse25KNIN；

            outPulse429KN＜＝outPulse429KNIN&outPulse25KNIN；

        end

    if(PulseCtrl＝＝7)    //停止输出波形

        begin

            outPulse429K＜＝0；

            outPulse429KN＜＝0；

          end

上述程序的内容是：当控制寄存器的数值为1的时候，输出寄存器存储的数值等于429KHz波形寄存器存储的数值。当控制寄存器的数值为2的时候，输出寄存器的数值等于429KHz波形寄存器存储的数值按位与上25KHz波形寄存器存储的数值。当控制寄存器的数值为7的时候，输出寄存器存储的数值为0。

微控制器控制CPLD产生不同形式波形的函数为CpldCtrl(unsigned charcmd)。该函数的形参cmd的值与控制CPLD的协议如下表所示：

cmd值(16进制表示)	CPLD动作
cmd值(16进制表示)	CPLD动作	0x01	发出未调制波
0x02	发出调制波	0x01	发出未调制波
0x02	发出调制波	0x07	停止输出波形

该函数的代码如下：

void CpldCtrl(unsigned char cmd)

{

P2＝cmd；

}

上述程序的内容是：微控制器的输入输出端口P2.0-P2.3等于定义的命令变量存储的数值。

微控制器控制CPLD改变所发出调制波的脉宽的方法，是通过8位数据端口直接发出8位数据来实现的。

本发明基于直接数字频率合成技术的高频电刀输出波形的控制装置，可以作为高频电刀的外挂设备(一种波形信号产生器)，也可以是嵌入在高频电刀微控制器中的内部执行器件。作为外挂设备应用时，无需对高频电刀的硬件电路进行改动，从而缩短了产品的研发周期，节约了硬件电路改动的费用。使高频电刀具有频率稳定性好，参数设置修改方便、灵活等特点。经实验表明，本发明的波形产生控制模块产生、调制、仲裁后的波形易于修改，电路元器件简单且参数稳定。经多次反复修改和实验后，高频电刀能够明显减小切割组织炭化、刀头与组织的粘连和安全性等问题，达到了预定的功能和技术指标。

Claims

1、一种基于直接数字频率合成技术的高频电刀输出波形的控制装置，其特征在于：由复杂可编程逻辑器件(CPLD)、波形产生控制模块、晶体振荡器、MOSFET全桥电路组成，波形产生控制模块存储在CPLD器件上，CPLD器件根据VerilogHDL语言编写设有429KHz脉宽固定波形的增量寄存器、25KHz的PWM波形的增量寄存器；CPLD器件与微控制器在硬件形式上的连接为，CPLD器件的4位控制端口、8位数据线端口分别与微控制器端口连接。

2、根据权利要求1所述的高频电刀输出波形的控制装置，其特征在于：所述波形产生控制模块由429KHz脉宽固定波形产生模块、25KHz的PWM波形产生模块、波形调制模块、波形解析模块和波形输出仲裁模块组成，

3、根据权利要求2所述的高频电刀输出波形的控制装置，其特征在于：25KHz的PWM波形产生模块对所述8位数据信号D₀与阈值1的比较方式为，(a)所述8位数据信号D₀与所述阈值1相等时，输出给25KHz的PWM波形的增量寄存器的数值为0，则输出波形为低电平；(b)当25KHz的PWM波形的增量寄存器中存储的数值为960时，其输出的数值为1，则输出波形为高电平。

4、根据权利要求2所述的高频电刀输出波形的控制装置，其特征在于：所述波形解析模块中的波形规则有，

(A)指令控制信号C₀为1时，其输出数值等于429KHz波形寄存器存储的数值；

(B)指令控制信号C₀为2时，其输出数值等于429KHz波形寄存器存储的数值与25KHz波形寄存器存储的数值进行运算“与”操作；

(C)指令控制信号C₀为7时，其输出数值为0。

5、根据权利要求2所述的高频电刀输出波形的控制装置，其特征在于：所述波形解析模块中的波形类型有，(一)未调制波；(二)已调制波；(三)无波形。

6、根据权利要求1所述的高频电刀输出波形的控制装置，其特征在于：晶体振荡器、429KHz脉宽固定波形产生模块和25KHz的PWM波形产生模块构成直接数字频率合成。