CN1957334A

CN1957334A - 用于总线设备的隔离存储器机制

Info

Publication number: CN1957334A
Application number: CNA2005800167348A
Authority: CN
Inventors: 戴维·德拉姆; 普里亚·拉贾戈帕尔; 拉维·萨希蒂
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2004-06-24
Filing date: 2005-06-10
Publication date: 2007-05-02
Anticipated expiration: 2025-06-10
Also published as: TW200617673A; TWI293413B; WO2006011958A1; EP1759295A1; EP1759295B1; HK1095185A1; ATE414300T1; US20050289316A1; CN1957334B; DE602005011005D1

Abstract

根据一个实施例公开了一种计算机系统。该计算机系统包括中央处理单元(CPU)，连接到CPU的存储器控制设备，连接到存储器控制设备的主存储器设备，连接到存储器控制设备的总线，以及连接到总线的一个或多个设备。将主存储器设备的物理段重新映射到主存储器的总线设备区域，以供该一个或多个设备专用。

Description

用于总线设备的隔离存储器机制

发明领域

本发明涉及计算机系统；更具体而言，本发明涉及由存储器约束嵌入的系统控制器使用的计算机系统存储器访问。

背景技术

计算机系统已经实现了微控制器很长时间。微控制器是容易被集成到集成电路芯片组上的小的、低成本、低功率的处理器件。然而，伴随许多微控制器的一个问题是它们具有有限的片内存储器。片内存储器的缺乏限制了微控制器能够进行的处理的复杂性。

附图说明

从下面给出的本发明不同实施例的详细描述和附图中将更充分地理解本发明。然而，附图不应该被认为将本发明限制于特定实施例，而只是用于解释和理解。

图1举例说明了计算机系统的一个实施例；

图2举例说明了从总线设备来看的主存储器空间的一个实施例；以及

图3举例说明了从中央处理单元来看的主存储器空间的一个实施例；

图4举例说明了在启动隔离存储器管理时，总线设备的操作的一个实施例的流程图；

图5举例说明了在启动隔离存储器管理时，输入/输出控制集线器的操作的一个实施例的流程图；以及

图6举例说明了在启动隔离存储器管理时，存储器控制集线器的操作的一个实施例的流程图。

详细说明

描述了一种用于总线设备的隔离存储器机制。说明书中提及的“一个实施例”或“实施例”表示与该实施例相联系来描述的特定特征、结构或特性包括在本发明的至少一个实施例中。在说明书不同地方出现的短语“在一个实施例中”并不一定都是指同一个实施例。

在下面的描述中，阐明了许多细节。然而，对本领域技术人员来说，显然没有这些特定细节也能够实现本发明。在其它实例中，为了避免使本发明难懂，以方框图的形式而不是详细地示出了众所周知的结构和设备。

图1是计算机系统100的一个实施例的方框图。计算机系统100包括连接到总线105的中央处理单元(CPU)102。在一个实施例中，CPU 102是Pentium系列处理器中的一种处理器，Pentium系列处理器包括PentiumII处理器系列，PentiumIII处理器和PentiumIV处理器，它们可从加利福尼亚圣克拉拉的Intel公司获得。或者，也可以使用其它CPU。

根据一个实施例，总线105是前侧总线(FSB)，其与芯片组107的存储器控制集线器(MCH)110组件进行通信。MCH 110包括连接到主系统存储器115的存储器控制器112。主系统存储器115存储数据以及由数据信号表示的指令序列和代码，其中所述指令序列和代码可被CPU 102或者任何其它包含在系统100中的设备执行。在一个实施例中，主系统存储器115包括动态随机访问存储器(DRAM)；然而，主系统存储器115也可以使用其它存储器类型来实现。

在一个实施例中，MCH 110通过集线器接口连接到输入/输出控制集线器(ICH)140。ICH 140向计算机系统100内的输入/输出(I/O)设备提供接口。例如，ICH 140可以连接到总线150。在一个实施例中，总线150是由俄勒冈州的波特兰市的PCI Special Interest Group开发的符合Specification Revision2.1总线的外围设备互连总线。

在一个实施例中，总线设备160连接到总线150。在一个实施例中，总线设备160是与微控制器结合的网络接口卡。然而，本领域普通技术人员能够理解，其它类型的设备也可以被实现为总线设备160。此外，总线设备160可以通过总线连接到其它计算机系统100的组件(如，MCH 110)。如上面讨论的，微控制器具有有限的片内存储器，其限制了微控制器可进行的处理的复杂性。

根据一个实施例，主存储器115的一部分被有效移除，并被重新映射到总线150设备区域，以供系统总线设备(如，总线设备160)用作设备可用存储器的扩展。该隔离存储器区域可以被用来存储已执行的代码，以及非持久数据。

在一个实施例中，为了隔离主存储器115的物理存储器以供从总线设备160使用，实施了带外(OOB)的信道(channel)，诸如系统管理总线(SMBus)，或系统I/O总线150(例如，PCI总线)。于是隔离存储器可以被总线设备160专用作程序或数据存储。在进一步的实施例中，硬件直接把存储器115分割成若干个不同的区域，并预留特定的区域供设备160专用。

为了实现存储器115的隔离，各种功能被添加给计算机系统100的组件。MCH和ICH之间的OOB信道被用作将OOB请求从ICH传送到MCH。在一个实施例中，可以用SMBus来实现这个OOB信道。例如，SMBus接口被提供在MCH 110上。因此，MCH 110实现一个SMBus从设备，以服务于由ICH 140(SMBus主设备)发起的SMBus请求。

此外，ICH 140实现SMBus主设备接口，以对MCH 110(SMBus从设备)发起SMBus请求。SMBus是一个两线接口，通过它计算机系统100内的组件可以进行通信。如果总线设备160使用SMBus技术来向ICH 140传递存储器隔离请求，则ICH 140起到SMBus从设备的作用，以服务于总线设备160的存储请求。

进一步地，通过SMBus技术隔离物理存储器的总线设备160实现了SMBus主设备接口，其与ICH 140 SMBus从接口进行通信。这使得总线设备160在初始化时进行存储器隔离请求。注意，如果使用基于PCI的技术，则设备160应该支持PCI-X/PCI-E消息处理，以传输存储器隔离请求。

根据一个实施例，在MCH 110中实施新的寄存器，包括隔离存储器寄存器(SMR)，主动态随机访问存储器寄存器(HDRAM)，以及零PCI偏移寄存器(null PCI offset register，POffset)。SMR寄存器被初始化为总存储器，其被预留以供总线设备160使用。在一个实施例中，在每个完整的电源周期，SMR寄存器都通过SMBus被初始化一次，其被初始化为由ICH 140设定的值。

因为这种设定是在硬件初始化期间执行的，所以MCH 110将不允许CPU 102修改这个寄存器。在一个实施例中，这个值被设定为总存储器115的固定百分比(如，5％)。通过ICH 140报告给CPU 102的物理存储器115的大小，将是物理存储器SMR的总大小。

HDRAM寄存器代表隔离存储器区域的开始，并等于物理存储器SMR的总大小。在一个实施例中，ICH 140基于从设备160(通过SMBus或PCI-X/E)接收的存储器隔离请求来计算该值，并通过SMBus接口传递该值给存储器控制器112。

一旦被配置，MCH 110将不再指引从HDRAM地址到物理存储器115顶部的存储器访问。MCH 110有效地将存储器115的指定地址解释为存储器115的物理顶部，并据此工作。注意，CPU 102还包括HDRAM寄存器，其与MCH 110的HDRAM寄存器相似地使用。

POffset寄存器被初始化为存储器映射区域的基地址，其通过设定它的基地址寄存器(BAR寄存器)被分配给空PCI设备。在BIOS或OS的PCI设备列举后，ICH 140传递该值给MCH 110。这是HDRAM地址以上的剩余物理存储器115将被MCH 110重新映射到其上的物理存储器起始地址。

根据一个实施例，空PCI设备在ICH 140处实施。空PCI设备是一个实现基本PCI配置空间的普通的PCI设备。ICH 140托管该空PCI设备，以处理总线150的BIOS或OS重新列举，并因此重新分配POffset基地址。POffset值被初始化为BAR值，其在总线列举之后被分配给空PCI设备。当空PCI设备被重定位和分配一个新的BAR时，POffset值被重新分配一个与新的BAR对应的新值。

空PCI设备可以实现一个存储器解码器，并从存储器115请求一定数量的存储器映射区域。在一个实施例中，该数量稍大于一个或多个设备160为了处理将来的热插拔设备160的请求所需的存储器的总数。PCI空设备不执行任何专门的设备功能，并且不实现任何其它控制或状态寄存器，因此不需要任何OS驱动器。

空PCI设备实现一个PCI存储器长度寄存器(PML)。PML值被初始化为存储器115的固定百分比(如，5％)，或在初始化时，在来自设备160的所有存储器115的存储器请求已经被累加之后，计算该PML值。一旦PML值被确定，它通过SMBus被传递到MCH 110，其中该值被存储在SMR寄存器中，其代表隔离存储器的总数。在空PCI设备被系统BIOS或OS列举期间，使用这个寄存器确定被空PCI设备请求的存储器映射区域的大小。

若干个附加的寄存器也被实现在总线设备160中。这些寄存器包括隔离存储器偏移寄存器(SMOR)和隔离存储器大小寄存器(SMSR)。SMOR将偏移保存到邻近的分配给特定设备160的预留存储器区域。在总线150通过SMBus或PCI-X/E列举后，设备160从ICH 140请求偏移值。如果ICH 140没有设置寄存器，则设备160就假定没有存储器可以被存储器控制器112分配。

SMSR代表分配给设备160的隔离存储器区域的上限。设备160提供大小由SMSR指定的ICH 140，以表示设备160所需的存储器数量。

根据一个实施例，在隔离存储器管理方案的初始化期间，出现下列过程。首先，ICH 140通过到物理存储器115的SMBus连接找出总的物理存储器大小。ICH 140设定PML寄存器为总物理存储器的某个百分比(如，5％)，或在初始化时，通过把来自总线150上的一个或多个设备160的所有存储器请求相加，来计算该值。

ICH 140托管空PCI设备，其利用总隔离存储器的值设定PML寄存器。这种配置确保当BIOS或OS列举这个空PCI设备时，存储器BAR询问(根据PCI规范)导致与隔离存储器的大小相等的大小。

随后，ICH 140传递隔离存储器的大小给MCH 110，其设定SMR寄存器与该传递的值相等。MCH 110还设定HDRAM寄存器等于总物理存储器-SMR。MCH 110的BIOS初始化时，HDRAM有效地是物理存储器115的顶部，其被报告给CPU 102，并可被CPU 102使用。注意，从CPU 102来看，PCI地址空间是从HDRAM到最大可寻址存储器(对32位地址来说是4GB)的地址范围，正如同如果系统中实际上有更少的物理存储器那样。

在总线150的BIOS扫描期间，发现ICH 140托管的空PCI设备时，BIOS将存储器映射的BAR设置到BIOS想将空设备放置在PCI地址空间的任何位置。因为空设备被托管在ICH 140内，所以ICH 140将由BIOS分配的PCI存储器映射的BAR值通知给MCH 110。ICH通过SMBus来完成这个过程，以使得MCH 110能够为隔离物理DRAM将它的POffset寄存器设置为正确的基地址。

在PCI列举之后，设备160通过SMBus或PCI-X/E从ICH 140请求SMOR的值。SMOR的值对应于到空PCI存储器映射区域的偏移(地址范围从POffset到POffset+SMR)。

图2说明了从总线设备160来看的主存储器115空间的一个实施例，而图3说明了从CPU 102来看的存储器空间的一个实施例。注意，隔离存储器空间被CPU 102假定是PCI空间的一部分。

图4-6说明了启动过程的设备细节图。图4说明了在启动隔离存储器管理时总线设备160的操作的一个实施例的流程图。在处理方框405，总线设备160使用SMBus(或PCI-X/PCI-E)，以存储器请求命令的形式，从ICH 140请求指定大小的存储器(SMSR)。在决定方框410，判断是否有错误从ICH 140返回。

如果没有错误返回，则在处理方框415，在设备160处接收到存储器起始地址，并且SMOR偏移寄存器被更新为该存储器起始地址。在处理方框420，如果与所请求的数量不同，则SMSR被更新为分配的大小。在处理方框425，访问Flash/ROM，使用DMA装载程序到存储器115的隔离部分。

如果在决定方框410返回一个错误，则在决定方框430判断该错误是否是存储器不足错误。如果该错误不是存储器不足错误，则在处理方框435，设备不能根据隔离存储器机制运行。如果该错误是存储器不足错误，则控制返回处理方框405，在处理方框405从ICH 140请求另一个SMSR。

图5说明了在启动隔离存储器管理时ICH 140的操作的一个实施例的流程图。在处理方框510，ICH 140为一个或多个设备160预留存储器区域，并更新PML寄存器为预留的存储器大小。进一步地，ICH 140通过SMBus将该值通知MCH 110。

在处理方框520，ICH 140传输PCI BAR值给MCH 110。在处理方框530，ICH 140等待来自设备160的存储器请求命令(如，图4的处理方框405)。在决定方框540，确定存储器是否可用。如果存储器可用，则在处理方框550，计算一个偏移并将该偏移返回到设备160。随后，控制返回处理方框530，在处理方框530，ICH 140等待来自设备160的存储器请求命令。

如果在决定方框540存储器不可用，则将一个错误返回到设备160，指定可用的存储器数量。随后，控制返回处理方框530，在处理方框530，ICH 140等待来自设备160的存储器请求。

图6说明了在启动隔离存储器管理时和在设备160操作期间服务于存储器访问的MCH 110的操作的一个实施例的流程图。在处理方框610，存储器控制器112等待来自ICH 140的隔离存储器大小(如，PML)。在处理方框620，SMR被更新为预留的存储器大小。在处理方框630，HDRAM被更新为总存储器-SMR。

在处理方框640，MCH 110侦听来自ICH 140的SMBus请求(如，SMBus PCIBAR值)来更新POffset。在处理方框650，POffset被更新为空设备BAR值。在一个实施例中，OS可以移动空PCI设备，从而基于PCI总线的重新扫描，改变它的存储器映射BAR值。这将需要与这些变化内联的ICH 140重新通知MCH 110(通过SMBus)，以相似地调节POffset寄存器。随后，设备160从ICH请求更新的SMOR值。

在处理方框660，MCH 110等待来自总线设备的存储器访问。在决定方框670，判断来自总线设备的访问是否在从POffset到(POffset+SMR)的范围内。如果访问在范围内，则在处理方框680，存储器访问被转送到隔离存储器范围内的相应偏移，该范围从HDRAM到(HDRAM+SMR)。

在处理方框690，存储器请求在隔离存储器范围内被适当处理。如果在决定方框670，访问不在范围内，则存储器请求在存储器115的非隔离空间内被适当处理。

MCH 140不会将对于从POffset到(POffset+SMR)的这个PCI地址区域的任何主机侧访问转送到隔离存储器区域。这对于存储器写尤其相关，以提供隔离存储器区域的保护，防止主机上运行的功能失常或恶意的软件。

上面描述的存储器隔离机制通过允许微控制器执行复杂的程序和算法，以及通过在没有附加成本的情况下共享主CPU的扩展存储器资源，增加了微控制器的性能。进一步地，该存储器隔离方法向系统总线设备提供了与局部集合大量存储器相同的安全性、独立性和自治性，用于其专门的用途。

此外，与操作系统相独立，防止OS故障或恶意软件影响微控制器的操作。这种能力具有优势，因为它为管理站点下载的远程代码提供了沙盘(sandbox)执行环境。这允许微控制器以独立和防干扰的方式运行代码。这种隔离还防止操作系统及其支持软件收回远离设备的隔离的物理存储器区域，或意外地写入那个存储器区域。对任何主机或BIOS特征的恶意修改都不会阻止这种机制发挥作用。

在阅读了前面的描述之后，对本领域的普通技术人员来说，本发明的许多替换和修改都将毫无疑问地是很明显的，可以理解，任何以举例说明的方式示出和描述的特定实施例都不是为了限制目的。因此，对不同实施例的细节的参考不是为了限制权利要求的范围，权利要求本身只是叙述关于本发明的那些特征。

Claims

1、一种方法，包括：

在芯片组确定主存储器设备的总物理大小；

隔离所述主存储器的物理部分；以及

将所述主存储器设备的隔离部分重新映射到总线设备区域，以供一个或多个总线设备专用。

2、如权利要求1所述的方法，还包括，计算所述主存储器设备的要隔离的百分比。

3、如权利要求1所述的方法，还包括：

给第一寄存器指定表示所述主存储器设备的所述隔离部分的值；

给第二寄存器指定表示所述主存储器设备的总物理大小减去所述隔离部分的值。

4、如权利要求1所述的方法，还包括，接收在所述芯片组访问所述主存储器设备的请求。

5、如权利要求4所述的方法，还包括：

确定所述访问是否具有在所述总线设备区域内的范围；

如果所述访问具有在所述总线设备区域内的范围，就将所述存储器访问转换到所述主存储器设备的所述隔离部分；以及

在所述隔离部分的范围内处理所述存储器请求。

6、如权利要求5所述的方法，还包括，如果所述访问具有不在所述总线设备区域内的范围，则在所述主存储器设备的非隔离部分的范围内处理所述存储器请求。

7、一种计算机系统，包括：

中央处理单元(CPU)；

连接到所述CPU的存储器控制设备；

连接到所述存储器控制设备的主存储器设备；

连接到所述存储器控制设备的总线；以及

连接到所述总线的一个或多个设备，其中所述主存储器设备的物理段被重新映射到所述主存储器设备的总线设备区域，以供所述一个或多个设备专用。

8、如权利要求7所述的计算机系统，其中所述物理段被所述存储器控制设备重新映射到所述总线设备区域。

9、如权利要求7所述的计算机系统，其中所述存储器控制设备包括：

连接到所述主存储器以实现存储器控制功能的存储器控制集线器(MCH)；以及

连接到所述总线的输入/输出控制集线器(ICH)。

10、如权利要求9所述的计算机系统，还包括：

连接在所述设备和所述ICH之间的第一二级总线；

连接在所述ICH和所述MCH之间的第二二级总线；以及

连接在所述ICH和所述主存储器设备之间的第三二级总线。

11、如权利要求10所述的计算机系统，其中，实现所述第一二级总线、第二二级总线和第三二级总线，以将所述主存储器的所述物理段重新映射到所述总线设备区域。

12、如权利要求10所述的计算机系统，其中，所述ICH作为主设备运行，所述MCH作为从设备运行，以服务于在所述ICH处启动的建立所述总线设备区域的请求。

13、如权利要求10所述的计算机系统，其中，所述ICH在起动所述设备时，启动所述总线设备区域的建立。

14、如权利要求9所述的计算机系统，其中，所述总线是PCI-X总线。

15、如权利要求14所述的计算机系统，其中，所述ICH通过PCI-X消息启动所述总线设备区域的建立。

16、如权利要求9所述的计算机系统，其中，所述MCH包括：表示所述总线设备区域的总数量的第一寄存器，表示所述总线设备区域的起始的第二寄存器，以及表示用于所述总线设备区域的物理存储器起始地址的第三寄存器。

17、如权利要求16所述的计算机系统，其中，所述MCH不允许所述CPU修改所述第一寄存器，以保护所述隔离存储器区域不被主机上运行的恶意或易出错的软件篡改、毁损或者错误配置。

18、如权利要求9所述的计算机系统，其中，为了请求所述主存储器的重新映射，将所述ICH实现为空设备以实现存储器解码器。

19、如权利要求18所述的计算机系统，其中，所述一个或多个设备中的每一个包括：保存所述设备的总线设备区域的偏移的第一寄存器，以及表示分配给所述设备的总线设备区域的上限的第二寄存器。

20、如权利要求18所述的计算机系统，其中，所述一个或多个设备中的每一个提供具有由所述第二寄存器指定的大小的ICH。

21、一种芯片组，包括：

存储器控制组件，用于访问主存储器设备；以及

输入/输出(I/O)组件，用于通过I/O总线从连接到所述I/O组件的一个或多个总线设备接收I/O请求，所述I/O组件还将所述主存储器设备的物理段重新映射到总线设备区域，以供所述一个或多个设备专用。

22、如权利要求21所述的芯片组系统，其中所述I/O组件在总线设备起动时启动所述总线设备区域的建立。

23、如权利要求21所述的芯片组系统，其中所述存储器控制组件包括：表示所述总线设备区域的总数量的第一寄存器，表示所述总线设备区域的起始的第二寄存器，以及表示用于所述总线设备区域的物理存储器起始地址的第三寄存器。

24、如权利要求23所述的芯片组，其中所述存储器控制组件不允许CPU修改所述第一寄存器。

25、如权利要求21所述的芯片组，其中，为了请求重新映射所述主存储器设备，将所述I/O组件实现为空设备以实现存储器解码器。