CN1916918A

CN1916918A - 通过引脚连接的宏块放置

Info

Publication number: CN1916918A
Application number: CNA2006101155838A
Authority: CN
Inventors: M·明特; D·阿蒙森; D·加布里尔森
Original assignee: LSI Logic Corp
Current assignee: LSI Corp
Priority date: 2005-08-16
Filing date: 2006-08-15
Publication date: 2007-02-21
Also published as: US20070044056A1

Abstract

一种设计工具包括第一模块、第二模块、第三模块和第四模块。第一模块可配置成响应于用户输入选择一平台用于实现集成电路设计。第二模块可配置成响应于用户输入选择要放置于平台上的宏块。宏块的描述被配置为指示宏块是否具有连接放置数据。第三模块可配置成基于宏块的描述确定宏块是否具有连接放置数据。第四模块可配置成当宏块的描述指示连接放置数据存在时基于连接放置数据自动将宏块放置于平台上。

Description

通过引脚连接的宏块放置

技术领域

本发明涉及专用集成电路(ASIC)设计，尤其涉及通过引脚连接的宏块放置的方法。

背景技术

放置宏块的常规技术包括试错过程。运行各种检查和模拟以确定宏块是否适当放置。如果放置不正确，必须重复该循环。常规方法是手动、费时和反复的。

专用集成电路(ASIC)上宏块的放置常涉及必须连接的几百甚至几千个引脚。当设计者放置宏块时，常规放置方法要观察芯片上的所有宏块引脚连接，以便直观宏块/芯片连接。设计者尝试缩短与最高数量宏块引脚的连接。在常规放置方法中，向所有宏块引脚连接提供相同的权重或优先级。然而，向所有宏块引脚连接提供相同的权重或优先级不考虑某些宏块网可能具有较高的优先级或者更关键的定时路径。采用常规方法，设计者可能没意识到宏块具有较高优先级IO。此外，在执行大量费时的检查之前，设计者可能没意识到宏块放置存在问题。

期望一种通过引脚连接的宏块放置的方法。

发明内容

本发明涉及一种设计工具，它包括第一模块、第二模块、第三模块和第四模块。第一模块可配置成响应于用户输入选择一平台用于实现集成电路设计。第二模块可配置成响应于用户输入选择要放置于平台上的宏块。宏块的描述被配置为指示宏块是否具有连接放置数据。第三模块可配置成基于宏块的描述确定宏块是否具有连接放置数据。第四模块可配置成当宏块的描述指示连接放置数据存在时基于连接放置数据自动将宏块放置于平台上。

本发明的目的、特点和优点包括提供一种用于通过引脚连接的宏块放置的方法，它可以(i)减少将宏块放置于ASIC芯片上的循环时间，(ii)提供宏块的自动放置，(iii)在宏块描述中包括放置方法信息，(iv)在宏描述中包括引脚连接信息和/或(v)提供用于每一宏块的优化放置。

附图说明

本发明的这些和其它目的、特点和优点将通过以下详细描述和所附权利要求书及附图而变得显而易见，其中：

图1是示出专用集成电路示例的框图。

图2是根据本发明较佳实施例的数据结构示例的框图。

图3是示出根据本发明较佳实施例的设计流程示例的流程图。

图4是示出根据本发明的自动放置过程示例的流程图。

具体实施方式

本发明通过便于放置过程的自动化增强了当前的设计方法。本发明可提供更精确的结果。根据本发明的宏块描述包含根据引脚连接指示宏块是否包括放置数据的新信息(例如，通过连接数据的放置)。当宏块描述通过连接数据指示放置的可用性时，该宏块描述还指定通过连接数据的放置。在一个示例中，可扩展标记语言(XML)可用于指定通过连接数据的放置。XML是可用于传递宏块连接数据的工业标准格式。然而，也可相应地实现其它标准或专用格式，而不背离本发明的精神和范围。

参考图1，示出了说明管芯(或芯片)100上的示例宏块放置的框图。在一个示例中，管芯100可实现为专用集成电路(ASIC)或专用标准产品(ASSP)。在一个示例中，管芯可实现为标准单元ASIC、半定制ASIC、全定制ASIC或结构/平台ASIC。

在一个示例中，管芯100可具有被配置为接收第一输入信号(例如，ADDIN)的许多输入引脚102，以及被配置为接收第二输入信号(例如，DATAIN)的许多输入引脚104。在一个示例中，信号ADDIN可实现为地址信号。在一个示例中，信号DATAIN可实现为数据信号。在一个示例中，信号ADDIN和DATAIN可实现为多比特信号。

管芯100还可具有可配置为提供第一输出信号(例如，DATAOUT)的许多输出引脚106，配置为提供第二输出信号(例如ENABLE)的输出引脚108，以及配置为提供第三输出信号(例如，FUNC)的输出引脚110。在一个示例中，信号DATAOUT可实现为数据信号。在一个示例中，信号ENABLE可实现为使能(或控制)信号。在一个示例中，信号FUNC可实现为功能(或控制)信号。在一个示例中，信号DATAOUT可实现为多比特信号。

在一个示例中，宏块112、地址块114和功能块116可放置于管芯100上。块112可具有提供信号DATAOUT的第一输出、可提供信号ENABLE的第二输出、配置为将宏块112耦合到地址块114(例如经由信号ADDOUT)的第一输入/输出、以及配置为将宏块112耦合到功能块116的第一输入/输出(例如经由信号CONTROL)的第二输入/输出。地址块114还可具有能接收信号ADDIN的输入以及被配置为将地址块114耦合到功能块116的第二输入/输出的第二输入/输出。功能块116还可具有提供信号FUNC的输出。在一个示例中，宏块112可包括能配置为提供信号DATAOUT的输出块120。信号ADDOUT和CONTROL可实现为单比特或多比特信号。

一般，宏块112可根据许多放置模式放置于管芯100上。在一个示例中，宏块112可使用引脚连接模式放置。在另一示例中，宏块112可使用单元连接模式放置。在引脚连接模式中，宏块112可基于有关宏块112和引脚106及108之间的连接的信息被放置。在单元连接模式中，宏块112可基于有关宏块112和地址块114及功能块116之间的连接的信息被放置。地址块114和功能块116可使用类似的方法加以放置。

在一个示例中，根据本发明可为块112、114和116实现块(或单元)描述。块描述可包含放置模式和连接信息，它可被配置为允许设计工具自动放置块112、114和116。在一个示例中，块描述可包括可扩展标记语言(XML)列表，它可用于开发用于块112、114和116的连接数据。例如，图1的宏块112可具有包括(或与之相关联)XML格式化连接放置信息的块描述，该信息与以下列表相类似：

<cellName>MacroBlock1</cellName>

<placementMethod>pinconnectivity</placementMethod>

<placementPin>DATAOUT</placementPin>

</placementPinInfo>

</placementInfo>

<Celllname>addressBlock</cellname>

<placementMethod>Cellconnectivity</placementMethod>

<placementCell>MacroBlock1</placementCell>

</placementCellInfo>

</placementInfo>

参考图2，示出了说明根据本发明较佳实施例的可用于开发连接数据的可扩展标记语言(XML)方案的示例的框图。在一个示例中，通过XML方案200可描述知识产权(IP)块。XML方案200可包括块202、块204、块206、块208、大量块210a-210n、块212和大量块214a-214n。在一个示例中，块202可包括放置信息。块204可包括单元名称信息。块206可包括放置方法信息。块208可包括放置引脚信息。块210a-210n可包括放置引脚信息。块212可包括放置单元信息。块214a-214n可包括放置单元名称信息。

在一个示例中，块202可包括描述集成电路(IC)设计内宏块(或单元)的放置规范的放置信息。块204可被配置为用放置规范指定宏单元的名称。块206可包括指定应用于特殊宏块的放置方法的信息。例如，放置方法信息块206可包括指定引脚连接、存储器放置和/或单元连接的信息，作为放置宏块的基础(或模式)。块208可包括描述可用于引脚连接模式的引脚列表的放置引脚信息。块210a-210n可包括宏块的放置中所涉及的每个引脚的放置引脚名称信息。例如，块210a-210n中的每一个都可包括被配置为描述与引脚信息一道使用的引脚名称的信息。块212可包含描述单元(或宏块)列表的放置单元信息，该单元列表可用于单元连接模式。块214a-214n可包括放置单元名称信息，它描述了可与特殊单元一道使用的单元名称。

参考图3，示出了说明根据本发明较佳实施例的放置过程300的流程图。在一个示例中，过程300可包括块302、块304、块306、块308、块310、块312、块314、块316和块318。块302可包括开发(或提取)IP连接数据。块304可包括开发(或提取)片引脚数据。块306可包括选择一特殊片用于专用集成电路(ASIC)的开发。块308可包括选择用于在选定片上的放置的宏块。块310可包括检查连接放置数据。块312可包括手动放置选定的宏块。块314可包括自动放置选定的宏块。块316可包括确定是否放置了所有宏块。块318可包括合成连线表。

在一个示例中，集成电路的设计流程可开始于IP连接数据(例如块302)和片(或平台)引脚数据(例如块304)的开发。IP连接数据和/或片引脚数据可在集成电路设计流程之前或在集成电路设计流程开始时开发。IP连接数据和片引脚数据两者可馈送入设计流程，其中设计者选择用于实现集成电路设计的片(例如块306)。在选择片后，设计者选择要包含于集成电路设计中的一个或多个宏块。根据本发明，每个宏块都可包括设计数据，它包括放置连接数据。

如这里所使用的，术语片一般表示部分制造的半导体器件，其中已制造了晶片层一直到连接层。片一般包括基底半导体晶片(例如，由硅、绝缘衬底硅、硅锗、砷化镓、其它II、III、IV和V型半导体等构成)。片一般包括其中块或硬宏元(hardmac)已扩散至半导体层中的半导体材料件。扩散半导体晶片以形成硬宏元简单地表示在晶片层制造期间，晶体管或其它电子器件已特别地排列于晶片层中以实现专门功能，诸如扩散存储器、数据收发机硬件(例如，I/O PHYs)、时钟工厂(例如PLL等)、控制I/O、可配置输入/输出(I/O)硬宏元s等。每一硬宏元s一般具有晶体管的最佳排列和密度以实现特殊功能。片还可包括晶体管织构的区域，用于使用生成工具套进行片的开发。晶体管织构一般包括规则图形中的预扩散晶体管阵列，它可以通过一个或多个金属层的放置进行逻辑配置。不同的片可包含不同量和排列的晶体管织构、不同量的扩散和/或编译存储器、固定和可配置I/O块、时钟等等，这取决于最终集成芯片的用途。

可分析选定宏块的设计数据，以确定宏块设计数据是否包含放置连接数据(例如，块310)。当宏块设计数据不包括放置连接数据时，过程300可进入手动放置模式(例如，从块310到块312的“否”路径)。在手动放置模式中，设计者尽其所能手动地将宏块放置于片上。当宏块设计数据包括放置连接数据时，过程300可进入自动放置模式(例如，从块310到块314的“是”路径)。在自动放置模式中，设计工具可配置为根据从宏块描述中提取出的连接放置信息(例如引脚连接数据等)将宏块放置于片上。

当已手动或自动地放置宏块时，过程300确定是否还有任何宏块要放置(例如块316)。当没有要放置的宏块时，过程300移到块318。在块318中，可合成连线表(例如使用常规合成工具)。当还有宏块要放置时，过程300一般返回到块308以选择用于放置的下一个宏块(例如，从块316到块308的“是”路径)。

一般，当宏块设计数据包括放置连接数据时，片引脚数据被集中(或提取)且可以进行自动放置。在一个示例中，可使用连接放置过程来进行自动放置，如以下联系图4所述的。

参考图4，示出了说明根据本发明较佳实施例的自动放置过程400的示例的流程图。过程400可包括块(或状态)402、块(或状态)404、块(或状态)406以及块(或状态)408。块402可包括跟踪期望的连接并计算种子放置位置。块404可包括找到与块404中确定的种子位置最近的正当放置位置(或位点)。块406可以包括测试局部区域中的正当位点，以找到具有最小估计路线的位点。块408可包括根据块406中找到的具有最小估计路线的位点放置宏块。

宏块的自动放置一般使用引脚连接或单元连接的指定方法进行。自动放置中的第一个步骤是找到开始种子放置位置。例如通过跟踪宏块的连线表连接来找到该开始种子放置位置，从而确定哪些其它设计单元连接到该宏块。当跟踪连接时，在搜索中只考虑与指定放置方法匹配的那些连接。

例如，宏块112具有(i)连接到管芯(或芯片)DATAOUT引脚106的输出(或引脚)DATAOUT，(ii)连接到芯片ENABLE引脚108的输出(或引脚)ENABLE，(iii)连接到块114的输入/输出(或引脚)ADDOUT，以及(iv)连接到块116的输入/输出(或引脚)CONTROL。如果使用引脚连接模式放置块112且其中放置引脚参数被设定为DATAOUT，则仅跟踪与芯片DATAOUT引脚106的连接。将忽略其它连接。

在另一示例中，块114具有(i)连接到块112的输入/输出(或引脚)ADDOUT，(ii)连接到芯片引脚102的输入(或引脚)ADDIN，以及(iii)连接到块116的输入/输出(或引脚)的输入/输出(或引脚)。如果使用单元连接模式放置块114且其中放置单元信息参数被设置为宏块1，则仅跟踪经由ADDOUT到块112的连接。

当跟踪到达指定连接的连接时，可通过对每个连接引脚位置的放置位置的坐标值求平均来计算放置种子坐标。例如，对于块112，将确定芯片DATAOUT引脚106的平均位置。采用计算出的放置种子，找到管芯上最近的正当放置位置。如这里所使用的，正当放置位置是满足管芯的放置规则(例如，制造规则、避免阻挡区域、对准电源网、有效旋转规则等)的那些位置。

当找到最近的正当位置时，搜索靠近开始位置的其它放置位置。搜索一般被配置为找到最佳放置位置。在一个示例中，最佳放置位置可确定为对于所有期望的连接具有最小估计路线长度和的位置。当确定了最佳位置时，一般将宏块放置于该最佳位置。

在一个示例中，宏块放置连接数据可提供优先化的引脚放置列表。当宏块连接数据提供了优先化的引脚放置列表时，一般优化自动放置的性能。为要放置的每个宏块重复该循环。当放置了所有宏块时，可以合成连线表。

图3-4的流程图所执行的功能可使用根据本说明书的教示编程的常规通用数字计算机来实现，如相关领域的熟练技术人员显而易见的。熟练的程序员根据本公开的教示易于准备合适的软件编码，如相关领域内的熟练技术人员显而易见的。

本发明还可通过准备ASIC、ASSP、FPGA或者通过互连常规组件电路的合适网络来实现，如这里所述的，其修改将是本领域熟练技术人员显而易见的。

因此，本发明可包括计算机产品(例如，计算机可读媒介等)，它可以是包含指令的存储媒介，这些指令可用于编程计算机以执行根据本发明的过程。存储媒介还可包括设计数据和/或可提交的信息(deliverable)。在一示例中，这里使用的可提交的信息可表示代码、逻辑、汇编代码和连线表中的一个或多个。在另一示例中，可提交的信息也可表示布局信息和一个或多个代码的微码。存储媒介可包括，但不限于，任何类型的盘，包括软盘、光盘、CD-ROM、磁光盘、ROM、RAM、EPROM、EEPROM、闪存、磁或光卡，或者任何类型的适于存储电子指令的媒体。

虽然已参考其较佳实施例特别示出并描述了本发明，本领域的熟练技术人员显见的是，可进行形式和细节上的各种改变而不背离本发明的精神和范围。

Claims

1.一种设计工具，包括：

第一模块，它被配置成响应于用户输入选择一平台用于实现集成电路设计；

第二模块，它被配置成响应于用户输入选择要放置于所述平台上的宏块，其中所述宏块的描述被配置为指示所述宏块是否具有连接放置数据；

第三模块，它被配置成基于所述宏块的所述描述确定所述宏块是否具有所述连接放置数据；以及

第四模块，它被配置成当所述宏块的所述描述指示所述连接放置数据存在时，基于所述连接放置数据自动将所述宏块放置于所述平台上。

2.如权利要求1所述的设计工具，其特征在于，还包括：

第五模块，它被配置成当所述宏块的所述描述指示不存在所述连接放置数据时，允许所述用户根据所述连接放置数据手动地将所述宏块放置于所述平台上。

3.如权利要求1所述的设计工具，其特征在于，还包括：

第六模块，它被配置成合成用于所述集成电路设计的连线表。

4.如权利要求1所述的设计工具，其特征在于，所述连接放置数据包括从由引脚连接数据和单元连接数据构成的组中选择的一种或多种类型的数据。

5.如权利要求4所述的设计工具，其特征在于，所述引脚连接数据包括优先化的引脚放置列表。

6.如权利要求1所述的设计工具，其特征在于，所述第四模块还被配置为收集用于所述平台的引脚数据。

7.如权利要求1所述的设计工具，其特征在于，还包括：

开发模块，它被配置成根据用于优化所述宏块的放置的标准，生成用于所述宏块的所述连接放置数据。

8.一种用于基于引脚连接的宏块放置的方法，包括以下步骤：

(A)选择用于实现集成电路设计的平台；

(B)选择要放置于所述平台上的宏块，其中所述宏块的描述被配置为指示所述宏块是否具有连接放置数据；

(C)基于所述宏块的所述描述确定所述宏块是否具有所述连接放置数据；以及

(D)当所述宏块的所述描述指示所述连接放置数据存在时，基于所述连接放置数据自动地将所述宏块放置于所述平台上。

9.如权利要求8所述的方法，其特征在于，对所述平台上放置的每个宏块重复步骤C和D。

10.如权利要求8所述的方法，其特征在于，还包括：

当所述宏块的所述描述指示不存在所述连接放置数据时，基于所述连接放置数据手动地将所述宏块放置于所述平台上。

11.如权利要求8所述的方法，其特征在于，还包括：

合成用于所述集成电路设计的连线表。

12.如权利要求8所述的方法，其特征在于，所述连接放置数据包括从由引脚连接数据和单元连接数据构成的组中选择的一种或多种类型的数据。

13.如权利要求12所述的方法，其特征在于，所述引脚连接数据包括优先化的引脚放置列表。

14.如权利要求8所述的方法，其特征在于，步骤D包括：

收集用于所述平台的引脚数据。

15.如权利要求8所述的方法，其特征在于，还包括：

根据用于优化所述宏块的放置的标准，开发用于所述宏块的所述连接放置数据。

16.一种包含计算机可执行指令用于引导通用计算机执行如权利要求8所述的方法的计算机可读介质。

17.如权利要求16所述的计算机可读介质，其特征在于，还包括所述宏块的所述描述。

18.一种包括计算机可读数据的计算机可读介质，其中所述数据包括：

描述一个或多个宏块的可提交的信息；

用于所述一个或多个宏块的每一个的指示符，所述指示符被配置成指示连接放置数据是否可用于所述一个或多个宏块的各个；以及

可用于所述一个或多个宏块的所述连接放置数据。

19.如权利要求18所述的计算机可读介质，其特征在于，所述数据还包括：

描述其上可以放置所述一个或多个宏块的一个或多个平台的可提交的信息；以及

用于所述一个或多个平台的引脚连接数据。