CN1901144A - 一种制造重掺杂氮化镓场效应晶体管的方法 - Google Patents

Abstract

本发明针对现有的氮化镓场效应管由于掺杂量无法提高而致使其性能不能得到改善的问题，发明一种既能对氮化镓场效应管进行重掺杂，又不会因重掺杂而引起常见的电流崩塌现象，从而能显著增大输出功率的制造重掺杂氮化镓场效应晶体管的方法，它包括首先在衬底9上生长成核层10、缓冲层11和沟道层12；然后生长AlN隔离层13和重掺杂AlGaN势垒层14，最后在生长不掺杂帽层15后经台面隔离、欧姆接触制作后光刻栅电极窗口，并用CF₄进行氟等离子体处理，控制等离子体发射功率和处理时间，以实现将夹断电压调节到设定范围的目的，再在所开窗口的势垒层上自对准淀积栅金属，制作肖特基势垒并在N₂气氛中进行退火以消除等离子体处理产生的缺陷即得本发明的重掺杂场效应晶体管。有利于增大器件的功率。

Description

一种制造重掺杂氮化镓场效应晶体管的方法

技术领域

本发明涉及一种半导体器件的制造方法，尤其是一种重掺杂变异势垒氮化镓场效应管的制造方法，具体地说是一种制造重掺杂氮化镓场效应晶体管的方法。

背景技术

GaAs HFET在势垒层中掺杂，杂质离化产生的电子转移到沟道中，形成二维电子气，达到了很好的射频性能。这种调制掺杂方法被移植到GaN HFET中，早期研究的器件都在势垒层中掺杂。然而，氮化物是一种极性半导体，在AlGaN/GaN异质界面上存在很强的极化电荷和很大的能带带阶。势垒层不掺杂就能产生10¹³/cm²量级的高电子气密度。是否还需要再在势垒层中掺杂来进一步提高电子气密度就成为大家讨论的一个热点。

GaN HFET中的电子气密度比GaAs HFET要高一个量级。高电子气密度提高了漏电流和输出功率。但是，随之而来的重要问题是如何控制这样高的电子气密度。在场效应管中，沟道电子气密度是受栅电极控制的。势垒层厚度越薄，栅电极离电子气越近，对电子气的控制力度就越大。为了提高器件的工作效率，必须尽量降低器件的静态电流。因此，大功率器件都在深AB类工作，器件的静态电流只有最大漏电流的3～5％。在射频负半周中，沟道都是被夹断的。因此，器件的夹断行为常常是影响器件性能的重要因素。随着电子气密度增大，夹断电压降低。在强负栅压下，沟道中出现很强的电场峰。电子被强电场加速后就容易跃迁到表面态，产生电流崩塌。因此大功率HFET的夹断电压都不低于-5V。为了达到这一夹断电压，必须在提高电子气密度的同时，减薄势垒层厚度，增大栅对电子气的控制力度，nW乘积成为一个常数。但是，当势垒层太薄时，沟道电子隧穿到表面态的几率大大增加，产生强电流崩塌。因而电子气的浓度不能太大，存在一个nW乘积上限。许多研究者都发现，电子气密度太高的材料不能制造出高功率的器件。目前，国内外研制的高性能GaN HFET中，nW乘积都保持在2.5～3×10⁷/cm范围内。构成电子气密度的上限。

电子气密度上限直接影响到GaN HFET中的调制掺杂问题。许多作者从实验中比较了掺杂和不掺杂势垒器件的性能。发现掺杂器件有较高的漏电流、跨导和输出功率，而且电流崩塌较弱。但是，受电子气密度上限的约束，势垒层中的掺杂量都不大于5*10¹²/cm²，掺杂仅使沟道电子气密度提高2～2.5×10¹²/cm²，远小于沟道中的电子气密度。从目前国外研究结果来看，这种有限的掺杂并没有显示出像GaAs HFET中调制掺杂那样大的作用。势垒层掺杂增大了栅金属下的电场强度，增加了栅电极的隧穿电流。同时还降低了沟道中二维电子气的迁移率和增加1/f噪声。特别是在掺杂势垒层上不能制作肖特基势垒，就不能挖槽。在许多方面都有其局限性。目前大部分高功率器件都是用不掺杂势垒制作的。如何发挥调制掺杂优势来进一步改善器件性能，成为大家关心的一个新课题。

解决调制掺杂的上述困境，首先必须深入研究栅电极对沟道的控制。图1画出了HFET的结构。1、2和3分别表示源、栅和漏。5和6分别指AlGaN和GaN层。器件工作时在栅和漏电极之间的AlGaN势垒层表面4上会积累一定的负电荷，这些电荷能影响下面沟道中的电子气密度。从而形成一个没有金属的栅，常常把它称为虚栅。栅电极和虚栅的电压是不同的，它们下面的沟道7和8中的电子气密度也是不同的。为讨论方便，把栅电极下的沟道7称为内沟道，而把虚栅下的沟道8称为外沟道。器件射频工作时，用栅电极来控制内沟道，而外沟道则希望它一直打开，尽量降低串联电阻。在高频器件中，栅长很短，外沟道比内沟道更长，在整个沟道中形成复杂的电场和电子气密度分布。理论和实验研究发现，器件的夹断行为取决于内沟道量子阱，而沟道打开时的漏电流主要受制于外沟道量子阱。如果我们在势垒层中重掺杂，外沟道势垒很低，电子气密度很高，能达到很高的漏电流。而适当提高内沟道的势垒，仍然可以把夹断电压控制在-3～-5V，不引起强电流崩塌。突破了nW乘积的制约，解决了内沟道夹断与电子气浓度间的矛盾。

但是，内、外沟道间还存在很强的相互作用。加负栅压使内沟道夹断时，外沟道中靠近栅边缘出现一个很强的电场峰。高能热电子跃迁到表面态，给虚栅充电，使外沟道部分夹断。当栅压上升内沟道打开时，虚栅上的负电荷限制了外沟道的打开，就产生电流崩塌。容易想到如果在势垒层中重掺杂，使外沟道中的电子气密度远大于现有nW乘积上限，那么外沟道就不会被夹断，电流崩塌将大大减轻。

综上所述，设计制造不同的内、外沟道势垒就成为突破上述调制掺杂中的电子气密度上限、增大器件漏电流和抑制电流崩塌的关键。

发明内容

本发明的目的是针对现有的氮化镓场效应管由于掺杂量无法提高而致使其性能不能得到改善的问题，发明一种既能对氮化镓场效应管进行重掺杂，又不会因重掺杂而引起常见的电流崩塌现象，从而能显著增大输出功率的制造重掺杂氮化镓场效应晶体管的方法。

本发明的技术方案是：

一种制造重掺杂氮化镓场效应晶体管的方法，其特征是它包括以下步骤：

首先在衬底9上生长成核层10、缓冲层11和沟道层12；然后生长AlN隔离层13和重掺杂AlGaN势垒层14，控制掺杂层14的厚度和掺杂浓度使之达到10¹³/cm²量级的高浓度掺杂，以增大外沟道中的电子气密度，提高漏电流，使外沟道在射频工作周期内不被夹断，同时利用高密度外沟道电子气来平抑沟道中的电场峰，阻止高能热电子隧穿到虚栅表面，抑制电流崩塌；最后在生长不掺杂帽层15后经台面隔离、欧姆接触制作后光刻栅电极窗口，并用CF⁴(四氟化碳)进行氟等离子体处理，控制等离子体发射功率在100-150W之间，处理时间在120-180s之间，以实现将夹断电压调节到设定范围的目的，再在所开窗口的势垒层上自对准淀积栅金属，制作肖特基势垒并在N₂气氛中进行退火以消除等离子体处理产生的缺陷即得本发明的重掺杂场效应晶体管。

本发明具有以下优点：

(1)经氟等离子体处理后制作肖特基势垒，能有效控制内沟道上的势垒高度，使内、外沟道处于不同的势垒高度下，内、外沟道中具有不同的电子气密度。沟道的夹断行为不再受制于原先的nW乘积限制。能够用强掺杂来大幅提高电子气密度，增大漏电流，提高输出功率。

(2)重掺杂势垒层提高了外沟道的电子气密度，其nW乘积提高了近一倍。在射频电压摆动下外沟道不能被夹断。此外，高电子气密度有利于平抑外沟道中的电场峰，弱化热电子隧穿，降低电流崩塌。因此，这种新颖HFET能有效抑制电流崩塌。

(3)经氟等离子体处理后制作肖特基栅，提高了势垒高度，降低了栅流。

(4)这种器件不需要特殊的挖槽和场板工艺。既简化了工艺，又减少寄生参数，提高了增益，有利于研制毫米波高频器件。

(5)外沟道中的高电子气密度降低了串联电阻，有利于提高器件的跨导、f_T和f_max。

附图说明

图1是本发明的AlGaN/GaN HFET结构图。

图1中1是源，2是栅，3是漏，4是虚栅，5是AlGaN势垒，6是GaN，7是内沟道，8是外沟道

图2是本发明的变异势垒调制掺杂GaN HFET的材料结构图。

图2中9是衬底，10是成核层，11是缓冲层，12是沟道层，13是AlN隔离层，14是掺杂AlGaN势垒层，15是不掺杂AlGaN帽层

具体实施方式

下面结构附图和实施例对本发明作进一步的说明。

如图2所示。

一种制造重掺杂氮化镓场效应晶体管的方法是首先在衬底1上生长成核层2、缓冲层3和沟道层4，然后生长AlN隔离层5和重掺杂AlCaN势垒层6，最后生长不掺杂帽层7。控制掺杂层6的厚度和掺杂浓度，达到10¹³/cm²量级的高浓度掺杂。显著增大外沟道中的电子气密度，既提高了漏电流，又使外沟道在射频工作周期内不被夹断。同时由高密度外沟道电子气来平抑沟道中的电场峰，阻止高能热电子隧穿到虚栅表面，抑制电流崩塌。内沟道的夹断特性可以用单位面积沟道电容C_c来描述。在夹断电压V_T下，电子气密度由n降为零，因此

$C_c=\frac{n}{-V_T}=\frac{{\mathrm{\ϵ\ϵ}}_0}{W}---\left(1\right)$

式中ε和ε₀分别为相对介电常数和真空介电常数。由此容易得到

$V_T=-\frac{\mathrm{nW}}{{\mathrm{\ϵ\ϵ}}_0}---\left(2\right)$

把表征现有掺杂上限的nW乘积代入计算，得到夹断电压约为～-5V。假设内沟道势垒比外沟道势垒高5V，那么外沟道的电子气密度就能比现有的掺杂上限高一倍。显著增大漏电流密度。

经台面隔离、欧姆接触制作后光刻栅电极窗口，用CF₄(四氟化碳)进行氟等离子体处理，控制等离子体发射功率在100-150W之间，处理时间在120-180秒之间，以实现将夹断电压调节到设定范围的目的，再在所开窗口的势垒层上自对准淀积栅金属，制作肖特基势垒并在N₂气氛中进行退火以消除等离子体处理产生的缺陷即得本发明的重掺杂场效应晶体管。然后在N₂气氛中退火，消除等离子体处理产生的缺陷。使用这一氟等离子体处理工艺来提高栅电极上的势垒高度，制成变异势垒HFET。

以下是利用上述方法的具体制造例：

具体制造例1：取帽层厚度d₇＝2nm，掺杂层厚d₆＝20nm，掺杂浓度为10¹⁹cm^-3，隔离层厚d₅＝1nm，势垒层的Al组份比为0.3。自洽求解薛定谔方程和泊松方程得出势垒层掺杂和不掺杂时的电子气密度分别为2.27*10¹³/cm²和1.24*10¹³/cm²。用公式(2)算得的夹断电压分别为-10.1V和-5.5V。不掺杂时夹断电压正好符合上述nW规则，沟道能正常夹断。对于掺杂势垒，使用氟等离子体处理(控制等离子体发射功率在100-150W之间，处理时间在120-180秒之间)使内沟道势垒提高5V，则内沟道的夹断电压为-5.1V。同样满足nW规则，能正常夹断。而外沟道的夹断电压为-10.1V。器件射频工作时，虚栅上的电压摆动总是小于栅电极的电压摆动。因此，在整个射频周期中外沟道都不会被夹断，不产生显著的电流崩塌。调制掺杂使外沟道电子气密度从1.24*10¹³/cm²提高到2.27*10¹³/cm²，漏电流将提高近一倍。

具体制造例2：为了降低异质结中的应变，常常制作Al组份比较低的结构。假设Al组份比为0.25。其它结构和实例1相同。则势垒层掺杂和不掺杂时的电子气密度分别为2.03*10¹³/cm²和1.01*10¹³/cm²。用公式(2)算得的夹断电压分别为-9.04V和-4.5V。不掺杂的夹断电压为-4.5V，符合上述nW规则，沟道能正常夹断。对于掺杂势垒，使用氟等离子体处理(控制等离子体发射功率在100-150W之间，处理时间在120-180秒之间)使内沟道势垒提高5V，则内沟道的夹断电压为-4.04V。同样满足nW规则，能正常夹断。而外沟道的夹断电压为-9.04V。在整个射频周期中外沟道都不会被夹断，不产生显著的电流崩塌。调制掺杂使外沟道电子气密度从1.01*10¹³/cm²提高到2.03*10¹³/cm²，漏电流将提高近一倍。

具体制造例3：当Al组份比更低时，电子气密度降低，可以适当增大势垒层厚度W来提高电子气密度。取Al组份比为0.2，掺杂层厚d₆＝25nm，掺杂浓度为8*10¹⁸cm^-3。此时，势垒层掺杂和不掺杂时的电子气密度分别为1.81*10¹³/cm²和7.88*10¹²/cm²。用公式(2)算得的夹断电压分别为-9.82V和-4.27V。不掺杂的夹断电压-4.27V也符合上述nW规则，沟道能正常夹断。势垒层掺杂后，使用氟等离子体处理(控制等离子体发射功率在100-150W之间，处理时间在120-180秒之间)使内沟道势垒提高5V，则内沟道的夹断电压为-4.82V。也在要求的nW范围内，能正常夹断。而外沟道的夹断电压为-9.82V。在整个射频周期中外沟道都不会被夹断，不产生显著的电流崩塌。调制掺杂使外沟道电子气密度从7.88*10¹²/cm²提高到1.81*10¹³/cm²，漏电流将提高近一倍。

Claims (1)

1、一种制造重掺杂氮化镓场效应晶体管的方法，其特征是它包括以下步骤：

首先在衬底(9)上生长成核层(10)、缓冲层(11)和沟道层(12)；然后生长AlN隔离层(13)和重掺杂AlGaN势垒层(14)，控制掺杂层(14)的厚度和掺杂浓度使之达到10¹³/cm²量级的高浓度掺杂，以增大外沟道中的电子气密度，提高漏电流，使外沟道在射频工作周期内不被夹断，同时利用高密度外沟道电子气来平抑沟道中的电场峰，阻止高能热电子隧穿到虚栅表面，抑制电流崩塌；最后在生长不掺杂帽层(15)后经台面隔离、欧姆接触制作后光刻栅电极窗口，并用CF₄进行氟等离子体处理，控制等离子体发射功率在100-150W之间，处理时间在120-180s之间，以实现将夹断电压调节到设定范围的目的，再在所开窗口的势垒层上自对准淀积栅金属，制作肖特基势垒并在N₂气氛中进行退火以消除等离子体处理产生的缺陷即得本发明的重掺杂场效应晶体管。