CN1858705A - 一种实现网络处理器动态加载微码的方法及网络设备 - Google Patents
一种实现网络处理器动态加载微码的方法及网络设备 Download PDFInfo
- Publication number
- CN1858705A CN1858705A CNA2006100345731A CN200610034573A CN1858705A CN 1858705 A CN1858705 A CN 1858705A CN A2006100345731 A CNA2006100345731 A CN A2006100345731A CN 200610034573 A CN200610034573 A CN 200610034573A CN 1858705 A CN1858705 A CN 1858705A
- Authority
- CN
- China
- Prior art keywords
- code
- instruction
- processing unit
- function
- internal memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
本发明涉及一种实现网络处理器动态加载微码的方法,包括以下步骤:将网络处理器中的指令代码进行分割;将分割的其中一部分指令代码存储在内存中;在网络处理器的指令空间中设置内部预留指令空间;将需要执行的指令代码从内存中取出,写入所述的内部预留指令空间并执行相应的功能。本发明利用内存容量大的特点,将一部分指令放到内存中存储,同时在指令存储器中开辟空闲的空间,在需要执行的时候,将指令从内存中调到指令存储器空闲的空间中执行,通过复用空闲的指令空间,来解决指令空间不够的问题。
Description
技术领域
本发明涉及数据通信领域,特别是涉及一种实现网络处理器动态加载微码的方法。
背景技术
目前,在数据通信领域,大容量的路由器为了提高转发效率,普遍采用分布式的转发结构。现有技术的分布式转发结构如图1所示,数据包的路由查找由转发引擎完成,不同转发引擎之间的包交换由交换网来实现。每个转发引擎对应一个接口板,占用路由器机框的一个槽位。路由计算则由独立于转发引擎和交换网的处理器来完成。这种体系结构的一个突出特点是转发层和控制层分离,因而使转发引擎的功能单一化,同时转发引擎在设计上更突出包转发的特点,使得高速大容量转发成为可能。目前业界的大容量路由器普遍采用此种体系结构。
转发引擎在实现上主要有以下三种方法:
1、逻辑芯片:这种方法转发效率比较高,但是可维护性比较差。
2、专用集成电路(Application Specific Integrated Circuit,ASIC):以这种方法实现的转发引擎转发效率非常高,缺点是成本高,开发周期长,增加新的功能困难。
3、网络处理器(Network Processor):结合ASIC和通用CPU的特点,既具有ASIC的转发效率,又支持软件编程的灵活性。以这种方法实现的转发引擎转发效率非常高,增加新功能的成本少,开发周期短。
在当今IP(Internet Protocol,网际协议)网络迅猛发展的时代,路由器的功能以及所支持的接口种类和数量都在迅速膨胀。主流路由器在IP转发和MPLS(Multi-protocol Label Switch,多协议标签交换)转发的基础上,大部分都具备了三层VPN(Virtual Private Network,虚拟专用网络)、二层VPN、IPV6(IP Version 6)、IP隧道功能,同时还需要提供POS(Packet Over SDH)、以太网、ATM(Asynchronous Transfer Mode,异步传输模式)、E1、T1、E3、帧中继、RPR(Resilient Packet Ring,弹性分组环)、通道化E1等接口。网络处理器都有一定的指令空间,它所能容纳的代码量是有限且固定的。对于使用网络处理器作为转发引擎的路由器,增加上述功能和接口意味着网络处理器软件规模的膨胀,这就对网络处理器指令空间提出了挑战。只要使用网络处理器作为转发引擎都存在着指令空间不够的问题。即使目前代码空间尚且够用,以后开发新的路由器接口类型或者开发新的特性时也可能导致代码空间不够。
为解决网络处理器指令空间不足的缺陷,现有技术中有以下的解决方法:
1、使网络处理器只提供部分路由器转发功能(若全部提供,则网络处理器法无法支持相应容量的代码),即不支持的功能所对应的软件不参与编译。但是,使用这种办法,网络处理器只能加载一部分功能编译生成的目标文件,或者说是一种裁减软件功能的方法,对于购买路由器的人来说,每个转发引擎必须放弃一部分业务功能,要实现全部的软件功能,需要购买多个转发引擎,依靠增加转发引擎数量,牺牲路由器的槽位来弥补单个转发引擎功能上的不足。
2、一个接口板上使用两个网络处理器配合工作,这两个网络处理器在逻辑上构成一个转发引擎,各自承担一部分软件功能,完成一个网络处理器无法容纳的软件功能。但是采用这种方法必然会导致路由器硬件成本的升高。
3、只使用一个网络处理器,余外使用FPGA(Field Programable Gate Array,现场可编程门阵列)来分担一部分网络处理器的功能,通过这种办法来减少网络处理器所承担的功能,相应减少了代码量。这种方法的缺点也是明显的,对于路由器制造厂商来说,会导致生产周期加长,硬件成本升高。
4、按照接口类型和需要,动态加载相应代码,不加载该网络处理器不支持的接口的代码。使用该方法在一定程度上可以暂时缓解代码空间紧张的问题,但是随着新功能的开发,代码空间不足的问题仍会出现。
综上所述,现有技术并不能很好的解决网络处理器指令空间不足的缺陷。
发明内容
本发明提供一种实现网络处理器动态加载微码的方法,用于解决现有技术中网络处理器指令空间不足的缺陷,在代码规模(机器码)超过指令空间无法下载到网络处理器的情况下保证实现其全部转发功能。
本发明提供一种网络设备,能够解决现有技术中网络处理器指令空间不足的缺陷,在代码规模(机器码)超过指令空间无法下载到网络处理器的情况下保证实现其全部转发功能。
一种实现网络处理器动态加载微码的方法,包括以下步骤:
A、将需要执行的指令代码从网络处理器的内存中读出,加载到网络处理器的内部预留指令空间;
B、执行该指令代码。
其中,步骤A包括:A1、将网络处理器中的指令代码进行分割;A2、将部分指令代码存储在网络处理器的内存中。
其中,步骤A1中,将指令代码按其所实现功能及对所述网络处理器的性能影响不同,分割成性能敏感代码和非性能敏感代码。
其中,所述的非性能敏感代码是与转发性能关系不大,对数据包的转发效率没有影响的代码。
其中,所述的性能敏感代码主要用于处理包转发;非性能敏感的代码主要用于资源的创建分配、协议报文及控制报文的处理。
其中,步骤A2中:将非性能敏感代码进一步按功能分割后,以外部存储功能单元的形式存储在内存中。
其中,所述的外部存储功能单元是指:将分割后的非性能敏感代码构造函数,各函数单独编译并以静态表的方式存储在内存中。
其中,所述的静态表的每个表项都有一个编号,分别对应一个外部存储功能单元,每个表项的大小固定,编号乘以表项的大小得到某个外部存储功能单元的偏移地址,通过将静态表的基址和某个外部存储功能单元的偏移地址相加,就可以得到该外部存储功能单元的绝对地址。
其中,所述的内部预留指令空间采用按需加载的办法,并且只加载即将被执行的指令代码,执行完指令代码后,内部预留指令空间恢复空闲状态。
其中,内部预留指令空间的代码执行完毕后需要返回调用内部预留指令空间的指令地址,可以采用函数的形式调用,这种方式将地址进行压栈处理,函数执行完成后地址自动弹出;或者在内部预留指令空间有效代码的最后面增加实现返回功能的跳转,采用从其它地址跳转到内部预留指令空间执行的方式。
其中,其特征在于,向内部预留指令空间动态写入指令代码时需要申请信号量,且指令代码在内部预留指令空间执行完毕后,再释放掉信号量。
一种网络设备,包括网络处理器,该网络处理器包括指令存储器及内存,该网络处理器中的一部分指令代码存储在内存中,该指令存储器具有一内部预留指令空间,用于动态加载存储在内存中的需要被执行的指令代码。
其中,存储在内存中的指令代码是与转发性能关系不大,对数据包的转发效率没有影响的非性能敏感代码。
其中,所述的非性能敏感代码按功能分割成外部存储功能单元,并以静态表的形式存储在内存中。
其中,所述的静态表的每个表项都有一个编号,分别对应一个外部存储功能单元外部存储功能单元。
本发明的有益效果如下:本发明是利用内存容量大的特点,将一部分指令放到内存中存储,同时在指令存储器中开辟空闲的空间,在需要执行的时候,将指令从内存中调到指令存储器空闲的空间中执行,通过复用空闲的指令空间,来解决指令空间不够的问题。
附图说明
图1为现有技术分布式转发结构示意图;
图2为本发明网络处理器的逻辑结构示意图;
图3为本发明动态加载微码的流程图。
具体实施方式
网络处理器的代码一般都是统一编译的,所有代码编译生成一个目标文件,然后全部加载到网络处理器的指令存储器的指令空间中。随着接口类型和功能的增加,实际的代码容量对于有限的指令空间来说是难以承担的。
相对于指令存储器而言,由于网络处理器需要支持多种查表和统计的功能,因此其存放数据的内存(以下简称内存)容量非常大,有片内内存也有片外内存。如果能把一部分指令放到容量相对大的内存中存储,在需要执行的时候从内存中调到指令存储器中执行,则可以复用有限的指令空间,从而解决指令空间不够的问题。
本发明是利用内存容量大的特点,将一部分指令放到内存中存储,同时在指令存储器中开辟空闲的空间,在需要执行的时候,将指令从内存中调到指令存储器空闲的空间中执行,通过复用空闲的指令空间,来解决指令空间不够的问题。
根据代码所实现功能及对网络处理器的性能影响不同,可将网络处理器中运行的代码分割为性能敏感代码和非性能敏感代码。在传统的实现方式中,非性能敏感代码也驻留在指令空间中,并且占用了比较大的空间。如果能把这些非性能敏感代码转移到代码空间之外的内存中,并按照功能的不同进行划分,分别进行存储,需要执行某种功能的代码时,将相应的代码加载到指令存储器中,则可以有效地解决代码空间不足的问题。
请参考图2,是本发明网络处理器的逻辑结构示意图。网络处理器包括一指令存储器及内存,该网络处理器的一部分指令代码存储在内存中,该指令存储器具有一预留内部空间,用于动态加载存储在内存中的需要被执行的指令代码。
指令代码按照其所实现的功能和对网络处理器的性能影响的不同,包括性能敏感代码和非性能敏感代码。性能敏感代码主要用于处理包转发,非性能敏感代码则与转发性能关系不大,对数据包的转发效率没有影响,主要用于对资源的创建分配、协议报文和控制报文的处理等。
本实施方式中,存储在内存中的指令代码是非性能敏感代码。非性能敏感代码按其所执行的功能不同,分别以外部存储功能单元的形式存储在内存中。外部存储功能单元在内存中通过静态表的形式存在,该静态表称为外部存储功能单元表,外部存储功能单元表的每个表项都有一个编号,分别对应一个外部存储功能单元,比如创建freelist的流程调用编号是8的外部存储功能单元,而创建定时器的流程调用编号是9的外部存储功能单元。每个表项的大小固定,编号乘以表项的大小得到某个外部存储功能单元的偏移地址,通过将静态表的基址和某个外部存储功能单元的偏移地址相加,就可以得到该外部存储功能单元的绝对地址。
本发明的网络处理器可以用在需要对数据进行转发的网络设备上,例如路由器等。
请参考图3,本发明网络处理器动态加载微码的过程包括以下的步骤:
1.代码的分割和存储
本实施方式中,将网络处理器中运行的代码分割为性能敏感代码和非性能敏感代码。由于在内存和指令存储器之间搬移指令会影响效率,因此本实施方式中只搬移非性能敏感代码。
非性能敏感代码需要进一步按照功能进行分割,并构造成函数。各个函数单独编译,生成的指令代码以静态表的方式存放在内存中,本发明中将这些函数称为外部存储功能单元。需要执行哪个外部函数时,将相应的指令从内存中读出,并加载到指令空间中特定的位置。
外部存储功能单元在内存中通过静态表的形式存在,这个表称为外部存储功能单元表,该表的每个表项都有一个编号,分别对应一个外部存储功能单元,比如创建freelist的流程调用编号是8的外部存储功能单元,而创建定时器的流程调用编号是9的外部存储功能单元。每个表项的大小固定,编号乘以表项的大小得到某个外部存储功能单元的偏移地址,通过将静态表的基址和某个外部存储功能单元的偏移地址相加,就可以得到该外部存储功能单元的绝对地址。
在指令空间中预留出一部分代码空间,称为内部预留指令空间,以供动态加载外部存储功能单元所使用。内部预留指令空间采用按需加载的办法,并且只加载即将被执行的外部存储功能单元,执行完外部存储功能单元后,内部预留指令空间恢复空闲状态。在以本实施方式所述方法动态加载代码的过程中,所有的外部存储功能单元就是利用这段指令空间实现指令空间复用的。
2.根据外部存储功能单元的编号读出外部存储功能单元的内容,加载到网络处理器的内部预留指令空间,并执行内部预留指令空间加载的代码。
网络处理器需要执行外部存储功能单元对应的功能时,从内存中取出相应要执行的函数,写到内部预留指令空间,然后调用该函数。为了节省指令空间,可以通过编写一个公共的函数实现这个过程。
3.从内部预留指令空间的代码返回
内部预留指令空间的代码执行完毕后需要返回调用内部预留指令空间的指令地址,可以采用函数的形式调用,这种方式将地址进行压栈处理,函数执行完成后地址自动弹出。如果不支持函数调用的方式,可以采用从其它地址跳转到内部预留指令空间执行的方式,但是需要在内部预留指令空间有效代码的最后面增加实现返回功能的跳转。
对于多线程并行处理的网络处理器,为了防止多个线程同时访问内部预留指令空间而造成冲突的状况,需要使用信号量进行保护。因此,对于此类网络处理器,向内部预留指令空间动态搬移代码时需要申请信号量,且在外部存储功能单元执行完毕后,再释放掉信号量。
本发明实现了网络处理器通过动态加载非性能敏感代码来复用部分指令空间,从而使全部代码量超过指令空间时,实现全部功能。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (15)
1、一种实现网络处理器动态加载微码的方法,包括以下步骤:
A、将需要执行的指令代码从网络处理器的内存中读出,加载到网络处理器的内部预留指令空间;
B、执行该指令代码。
2、如权利要求1所述的方法,其特征在于,步骤A包括:
A1、将网络处理器中的指令代码进行分割;
A2、将部分指令代码存储在网络处理器的内存中。
3、如权利要求2所述的方法,其特征在于,步骤A1中,将指令代码按其所实现功能及对所述网络处理器的性能影响不同,分割成性能敏感代码和非性能敏感代码。
4.如权利要求3所述的方法,其特征在于,所述的非性能敏感代码是与转发性能关系不大,对数据包的转发效率没有影响的代码。
5、如权利要求4所述的方法,其特征在于,所述的性能敏感代码主要用于处理包转发;非性能敏感的代码主要用于资源的创建分配、协议报文及控制报文的处理。
6、如权利要求3所述的方法,其特征在于,步骤A2中:将非性能敏感代码进一步按功能分割后,以外部存储功能单元的形式存储在内存中。
7、如权利要求6所述的方法,其特征在于,所述的外部存储功能单元是指:将分割后的非性能敏感代码构造函数,各函数单独编译并以静态表的方式存储在内存中。
8、如权利要求7所述的方法,其特征在于,所述的静态表的每个表项都有一个编号,分别对应一个外部存储功能单元,每个表项的大小固定,编号乘以表项的大小得到某个外部存储功能单元的偏移地址,通过将静态表的基址和某个外部存储功能单元的偏移地址相加,就可以得到该外部存储功能单元的绝对地址。
9、如权利要求1所述的方法,其特征在于,所述的内部预留指令空间采用按需加载的办法,并且只加载即将被执行的指令代码,执行完指令代码后,内部预留指令空间恢复空闲状态。
10、如权利要求1所述的方法,其特征在于,内部预留指令空间的代码执行完毕后需要返回调用内部预留指令空间的指令地址,可以采用函数的形式调用,这种方式将地址进行压栈处理,函数执行完成后地址自动弹出;或者在内部预留指令空间有效代码的最后面增加实现返回功能的跳转,采用从其它地址跳转到内部预留指令空间执行的方式。
11、如权利要求1至10任一权利要求所述的方法,其特征在于,向内部预留指令空间动态写入指令代码时需要申请信号量,且指令代码在内部预留指令空间执行完毕后,再释放掉信号量。
12、一种网络设备,包括网络处理器,该网络处理器包括指令存储器及内存,其特征在于,该网络处理器中的一部分指令代码存储在内存中,该指令存储器具有一内部预留指令空间,用于动态加载存储在内存中的需要被执行的指令代码。
13、如权利要求12所述的网络设备,其特征在于,存储在内存中的指令代码是与转发性能关系不大,对数据包的转发效率没有影响的非性能敏感代码。
14、如权利要求13所述的网络设备,其特征在于,所述的非性能敏感代码按功能分割成外部存储功能单元,并以静态表的形式存储在内存中。
15、如权利要求14所述的网络设备,其特征在于,所述的静态表的每个表项都有一个编号,分别对应一个外部存储功能单元外部存储功能单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100345731A CN100365575C (zh) | 2006-03-18 | 2006-03-18 | 一种实现网络处理器动态加载微码的方法及网络设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100345731A CN100365575C (zh) | 2006-03-18 | 2006-03-18 | 一种实现网络处理器动态加载微码的方法及网络设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1858705A true CN1858705A (zh) | 2006-11-08 |
CN100365575C CN100365575C (zh) | 2008-01-30 |
Family
ID=37297614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100345731A Expired - Fee Related CN100365575C (zh) | 2006-03-18 | 2006-03-18 | 一种实现网络处理器动态加载微码的方法及网络设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100365575C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101729428A (zh) * | 2010-01-07 | 2010-06-09 | 中兴通讯股份有限公司 | 微码切换方法和装置 |
CN102292705A (zh) * | 2010-08-30 | 2011-12-21 | 华为技术有限公司 | 网络处理器的指令处理方法和网络处理器 |
CN108241516A (zh) * | 2018-02-09 | 2018-07-03 | 深圳科立讯通信有限公司 | 嵌入式系统程序加载方法、装置、计算机设备和存储介质 |
CN108762810A (zh) * | 2017-12-27 | 2018-11-06 | 北京时代民芯科技有限公司 | 一种基于并行微引擎的网络报文头处理器 |
US10630584B2 (en) | 2015-09-30 | 2020-04-21 | Huawei Technologies Co., Ltd. | Packet processing method and apparatus |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112995069A (zh) | 2019-12-16 | 2021-06-18 | 华为技术有限公司 | 一种指令写入方法、装置及网络设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965922B1 (en) * | 2000-04-18 | 2005-11-15 | International Business Machines Corporation | Computer system and method with internal use of networking switching |
US6973102B2 (en) * | 2000-07-31 | 2005-12-06 | Telefonaktiebolaget Lm Ericsson (Publ) | Jitter reduction in differentiated services (DiffServ) networks |
JP4079764B2 (ja) * | 2002-12-20 | 2008-04-23 | Necインフロンティア株式会社 | ルータ装置 |
CN1328890C (zh) * | 2004-02-10 | 2007-07-25 | 中兴通讯股份有限公司 | 一种用网络处理器实现分组控制功能的方法 |
-
2006
- 2006-03-18 CN CNB2006100345731A patent/CN100365575C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101729428A (zh) * | 2010-01-07 | 2010-06-09 | 中兴通讯股份有限公司 | 微码切换方法和装置 |
CN102292705A (zh) * | 2010-08-30 | 2011-12-21 | 华为技术有限公司 | 网络处理器的指令处理方法和网络处理器 |
CN102292705B (zh) * | 2010-08-30 | 2013-12-18 | 华为技术有限公司 | 网络处理器的指令处理方法和网络处理器 |
US10630584B2 (en) | 2015-09-30 | 2020-04-21 | Huawei Technologies Co., Ltd. | Packet processing method and apparatus |
US11184281B2 (en) | 2015-09-30 | 2021-11-23 | Huawei Technologies Co., Ltd. | Packet processing method and apparatus |
CN108762810A (zh) * | 2017-12-27 | 2018-11-06 | 北京时代民芯科技有限公司 | 一种基于并行微引擎的网络报文头处理器 |
CN108762810B (zh) * | 2017-12-27 | 2021-01-08 | 北京时代民芯科技有限公司 | 一种基于并行微引擎的网络报文头处理器 |
CN108241516A (zh) * | 2018-02-09 | 2018-07-03 | 深圳科立讯通信有限公司 | 嵌入式系统程序加载方法、装置、计算机设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN100365575C (zh) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1858705A (zh) | 一种实现网络处理器动态加载微码的方法及网络设备 | |
CN102882810B (zh) | 一种报文快速转发方法及装置 | |
US9952975B2 (en) | Memory network to route memory traffic and I/O traffic | |
CN110768994B (zh) | 一种基于dpdk技术的提高sip网关性能的方法 | |
US20140122560A1 (en) | High Performance, Scalable Multi Chip Interconnect | |
US20090282139A1 (en) | Emulating A Computer Run Time Environment | |
US8117620B2 (en) | Techniques for implementing a communication channel with local and global resources | |
EP2221721A1 (en) | Packet processing by multiple processor cores | |
CN103312720A (zh) | 一种数据传输方法、设备及系统 | |
CN1529459A (zh) | 面向高端交换机的主备倒换实现方法 | |
CN1351791A (zh) | 带迁移字段缓冲的结构路由器 | |
US20220052901A1 (en) | System and method for memory access in server communications | |
CN1859313A (zh) | 一种多机服务器系统中双向负载均衡机制的实现方法 | |
US7428730B2 (en) | Software development environment | |
JP2007026435A (ja) | 時間起動型システムにおける通信コントローラを介して交換されるデータフレームの処理 | |
US20130290667A1 (en) | Systems and methods for s-list partitioning | |
US20240045869A1 (en) | A method and device of data transmission | |
WO2011069381A1 (zh) | 路由表的维护方法与装置 | |
CN100442768C (zh) | 一种在网络处理器中加载指令代码的方法和路由设备 | |
JP2003271448A (ja) | スタック管理方法及び情報処理装置 | |
CN113126911A (zh) | 基于ddr3 sdram的队列管理方法、介质、设备 | |
CN116055446B (zh) | 跨网络的报文转发方法、电子设备及机器可读存储介质 | |
CN105512075A (zh) | 高速输出、输入接口电路及数据传输方法 | |
US6684300B1 (en) | Extended double word accesses | |
CN1902611A (zh) | 数据处理系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080130 Termination date: 20120318 |