CN1828550A - 一种内存访问信息实时捕获装置及访存信息捕获方法 - Google Patents

Abstract

本发明公开了一种内存访问信息实时捕获装置及访存信息捕获方法，该装置包括内存信号捕获逻辑单元、数据缓冲区单元、高速数据接口单元、嵌入式处理器单元及配置缓冲区单元，这些逻辑单元利用高速IO、大容量RAM和嵌入式处理器，实现高速内存接口和数据发送接口，并对数据进行预处理，所述内存访问信息实时捕获装置接收内存控制器信号。由于采用了并联的DDR内存接口作为捕获接口，以高速FIFO和高速IO进行数据存储、传送，由操作系统补丁和工具软件作为支持实现的。本发明所提供的装置能够在不修改原有系统硬件、对系统性能影响很小的情况下，实现实时、高速的访存信息捕获。

Description

一种内存访问信息实时捕获装置及访存信息捕获方法

技术领域

本发明涉及高性能计算领域，尤其涉及一种内存访问信息实时捕获装置及访存信息捕获方法。

背景技术

访存信息的跟踪获取(profiling)传统上用于程序的编译优化，用以提高程序性能。同时，在高性能计算机的研究和实现中，远程分布式存储是一种重要的方式，特别是利用光互连，可以将本地内存拉到远端，实现内存和处理器的松耦合。为了隐藏远程内存延迟，预取是一种重要而有效的方式，但是高效的预取策略需要对访存模式的了解作为基础。

现有的访存信息捕获与跟踪(profiling)方法可以分为软件方法、硬件方法和软硬结合的方法。

大多数profiling方法为软件方法，通过在代码中需要的地方插入特定的指令或者模块来获取信息，具有很大灵活性。但是得到的是处理器所看到的信息，而不是针对的物理内存访存信息，即物理内存端所看到的真实模式。如果想获取它们，必须要有硬件支持，因此纯软件方法不能完成本发明的目标。而且软件方法开销大、实时性差、对系统性能影响很大，还需要对应用进行重新编译。

硬件支持的profiling技术可以在一定程度上克服开销问题的影响。Pentium等现代处理器内部有用于性能统计的寄存器，可以通过软件工具读取。但是这些寄存器只提供累计的统计结果，例如高速缓存不命中次数等，不能提供详细的过程记录和分布，而且要通过特殊指令或者中断来获取信息，对系统性能影响很大。逻辑分析仪等方法可以采集到实时信息，但是易用性很差，代价很高。

发明内容

本发明所要解决的技术问题是提供一种能够在不修改原有系统硬件、对系统性能影响很小的情况下，实时、高速、低开销的内存访问信息实时捕获装置，该装置采用并联的DDR内存接口作为捕获接口，以高速FIFO和高速IO进行数据存储、传送，由操作系统补丁和工具软件作为支持；以及提供一种利用该装置进行内存访问信息实时捕获的方法；同时，对系统性能的影响和对软硬件的修改很小，易用性很高。

为了解决上述技术问题，本发明提供一种内存访问信息实时捕获装置，包括内存信号捕获逻辑单元10、数据缓冲区单元20、高速数据接口单元30、嵌入式处理器单元40及配置缓冲区单元50，这些逻辑单元利用高速IO、大容量RAM和嵌入式处理器，实现高速内存接口和数据发送接口，并对数据进行预处理，所述内存访问信息实时捕获装置接收内存控制器信号；

其中，内存信号捕获逻辑单元10实现了JEDEC DDR RAM规范的子集，对DDR内存的命令进行解析，对地址和数据进行识别和捕获；

数据缓冲区单元20包括高速FIFO缓冲区和相关控制逻辑，内存信号捕获逻辑单元10将捕获的信息写入该FIFO；FIFO提供空、满、计数器等，供流量控制使用；

高速数据接口单元30用于将数据送往主机，或者接收主机传来的控制和配置命令传给配置缓冲区单元50；

配置缓冲区单元50通过内存信号捕获逻辑单元10接收捕获规则，用以对信息进行过滤，并将过滤后的信息传给内存信号捕获逻辑单元10。

在上述方案中，内存控制器所控制的若干DDR内存插槽之间，除了片选信号线以外，其他信号线以总线形式共享，通过监听内存总线来获取处理器的访存信息。

在上述方案中，内存访问信息实时捕获装置使用USB2.0接口或多通道的Xilinx专用高速IO通道实现捕获数据的传送。

在上述方案中，动态配置配置缓冲区单元50。

在上述方案中，内存信号捕获逻辑单元10由配置缓冲区单元50中的规则控制。

本发明还提供一种访存信息捕获方法，包括以下步骤：

a)内存访问信息实时捕获装置接收处理器通过主板的DDR插槽发来的访存信号；

b)内存信号捕获逻辑单元10捕获到访存信息；

c)配置缓冲区单元50通过内存信号捕获逻辑单元10接收的捕获规则，过滤访存信息，并将过滤后的信息传给内存信号捕获逻辑单元10；

d)内存信号捕获逻辑单元10将过滤过的访存信息存入数据缓冲区单元20；

e)嵌入式处理器单元40对数据缓冲区单元20中的数据进行处理；

f)处理过的数据由数据缓冲区单元20送入高速数据接口单元30；

g)嵌入式处理器单元40控制高速数据接口单元30，将处理过的数据送出。

由上可知，本发明采用了并联的DDR接口作为捕获接口，用高速FIFO和高速IO进行数据存储、传送，由操作系统补丁和工具软件作为支持；本发明所提供的装置能够在不修改原有系统硬件、对系统性能影响很小的情况下，实现实时、高速的访存信息捕获，能够获取包括时间和空间分布的全频谱的访存记录。

附图说明

图1是本发明内存访问信息实时捕获装置的工作模式。

图2是本发明的内存访问信息实时捕获装置的结构图。

图3是本发明访存信息捕获方法的流程图。

具体实施方式

下面参照附图详细说明本发明的技术方案。

如图1所示，内存访问信息实时捕获装置和普通DDR内存并联插在DDR内存插槽上。加粗信号线为共享的总线，带箭头线为分离的片选信号线；内存控制器所控制的若干DDR内存插槽之间，除了片选信号以外，其他信号线以总线形式共享的，通过监听内存总线来获取处理器的访存信息。捕获装置可以接收到处理器和普通内存条间的通信，但由于处理器无法访问它，它的片选信号线不会被选通。

如图2所示，内存访问信息实时捕获装置包括内存信号捕获逻辑单元10、数据缓冲区单元20、高速数据接口单元30、嵌入式处理器单元40及配置缓冲区单元50。所述的这些单元由Xilinx公司的VirtexII Pro FPGA实现。该型号FPGA带有高速IO、大容量RAM和嵌入式处理器，可以实现高速DDR内存接口、高速数据收发接口和数据预处理功能，还可以根据不同需要对功能逻辑进行重构，从而增加系统功能，降低系统成本。

其中，内存信号捕获逻辑单元10实现了JEDEC DDRRAM规范的子集，能够对DDR内存的命令进行解析，对地址和数据进行识别和捕获。

数据缓冲区单元20包括一个高速FIFO缓冲区，内存信号捕获逻辑单元10将捕获的信息写入FIFO。FIFO提供空、满、计数器等，供流量控制使用。

高速数据接口单元30用于将数据送往主机，或者接收主机传来的控制和配置命令传给配置缓冲区单元50。

配置缓冲区单元50通过内存信号捕获逻辑单元10接收捕获规则，用以对信息进行过滤，并将过滤后的信息传给内存信号捕获逻辑单元10。

如图3所示，一种访存信息捕获方法包括以下步骤：

步骤10，内存访问信息实时捕获装置接收处理器通过主板的DDR插槽发来的访存信号；

步骤20，内存信号捕获逻辑单元10捕获到访存信息；

步骤30，配置缓冲区单元50通过内存信号捕获逻辑单元10接收的捕获规则，过滤访存信息，并将过滤后的信息传给内存信号捕获逻辑单元10；

步骤40，内存信号捕获逻辑单元10将过滤过的访存信息存入数据缓冲区单元20；

步骤50，嵌入式处理器单元40对数据缓冲区单元20中的数据进行处理；

步骤60，处理过的数据由数据缓冲区单元20送入高速数据接口单元30；

步骤70，嵌入式处理器单元40控制高速数据接口单元30，将处理过的数据送出。

本发明还可以包括支持该卡的操作系统补丁和软件工具。

操作系统补丁通过用户的设置，对指定的应用程序的物理内存使用情况进行监测，获取其物理地址空间，并对访存信息实时捕获装置的配置缓冲区进行设置，使之针对这些特定的物理地址范围进行捕获。操作系统补丁还可通过操作系统的内存映射系统调用(mmap)将捕获装置所占用的物理内存空间映射到用户空间，从而可以访问配置缓冲区单元。软件工具是用户和操作系统补丁的接口，用户用它来指定需要捕获的应用、设置捕获规则。

访存信息实时捕获装置的关键点是由DDR(Double Data Rate)内存接口实现。利用DDR接口有两方面优势：

首先，内存控制器所控制的若干DDR内存插槽之间，除了片选信号以外，其他信号线以总线形式共享的，因此，可以通过监听内存总线来获取处理器的访存信息，不会对系统性能产生影响，同时不用修改原有系统硬件；

其次，直接利用DDR接口，有足够带宽和处理能力来捕获和传送收集到的数据，即实时性能够得到满足。通过工具和模拟器对SPEC2000有关测试程序进行了统计，得到了访存地址信息的数量级。在二级高速缓存不命中、高速缓存块较大的情况下，DDR200以上有足够能力来记录和传送这些信息。

本发明的访存信息实时捕获装置插在主机板空闲的DDR内存插槽上。该卡实现了JEDEC DDR RAM规范，能够通过内存总线上出现的内存控制器信号，识别命令、地址和数据。

防止捕获卡对内存总线产生干扰是一个关键问题。在DDR接口规范中，除了DQ，DQS等信号是双向外，其余信号都是由内存控制器端向插槽端传送。实际上在做捕获时，得到单向的信号就可以，因此在实现时，不向控制器方传送这些信号，所以不会对其他内存模块和内存控制权产生干扰。

访存信息的数量级很大，为了保证实时性，需要分别做一些处理。地址信息的捕获是本发明最重要的目标，在高速缓存不命中、启动访存操作的情况下，只需要记录高速缓存块的首地址，这样就可以大大减小需要采集和传送的数据量。

为了进行实时高速数据传送，逻辑内部提供高速数据FIFO作为缓冲区。另一端通过高速数据接口将数据送到主机。高速数据接口要有与数据实时获取相匹配的高速带宽。对于地址捕获，USB2.0的带宽即可满足要求，如果是数据捕获，需要更高带宽。本发明使用USB2.0接口或Xilinx专用高速IO通道实现捕获数据的传送，其它类型高速数据访问接口也可适用。

本发明中，访存信息实时捕获装置可以捕获全部的访存信息。但是，可能用户只对某些特定的应用的访存信息感兴趣。本发明提供操作系统补丁，可以获取不同应用的物理地址空间，并对捕获卡的地址窗口进行设置。利用软件工具，用户可以对要捕获的目标进行设置。软件工具还包括接收程序，用于接收捕获卡来的数据。

以上所述仅为本发明技术构思下的一些基本说明，而依据本发明的技术方案所做的任何等效变换，均应属于本发明的保护范围，例如针对SDRAM的系统，不利用内存插槽而是利用主板总线或内存控制器输出等的方法等均是保护对象。

最后应说明的是：以上实施例仪用以说明而非限制本发明的技术方案，尽管参照上述实施例对本发明进行了详细说明，本领域的普通技术人员应当理解：依然可以对本发明进行修改或者等同替换，而不脱离本发明的精神和范围的任何修改或局部替换，其均应涵盖在本发明的权利要求范围当中。

Claims (7)

1、一种内存访问信息实时捕获，包括内存信号捕获逻辑单元10、数据缓冲区单元20、高速数据接口单元30、嵌入式处理器单元40及配置缓冲区单元50；这些逻辑单元利用高速IO、大容量RAM和嵌入式处理器，实现高速内存接口和数据收发接口，并对数据进行预处理，所述内存访问信息实时捕获装置接收内存控制器信号；

其中，内存信号捕获逻辑单元10实现了JEDEC DDR RAM规范的子集，对DDR内存的命令进行解析，对地址和数据进行识别和捕获；

数据缓冲区单元20包括高速FIFO缓冲区和相关控制逻辑，内存信号捕获逻辑单元10将捕获的信息写入该FIFO；FIFO提供空、满、计数器，供流量控制使用；

高速数据接口单元30用于将数据送往主机，或者接收主机传来的控制和配置命令传给配置缓冲区单元50；

配置缓冲区单元50通过内存信号捕获逻辑单元10接收捕获规则，用以对信息进行过滤，并将过滤后的信息传给内存信号捕获逻辑单元10。

2、如权利要求1所述的一种内存访问信息实时捕获装置，其特征在于，内存访问信息实时捕获装置通过内存总线上出现的内存控制器信号，识别命令、地址和数据。

3、如权利要求1所述的一种内存访问信息实时捕获装置，其特征在于，内存访问信息实时捕获装置使用USB2.0接口或Xilinx专用高速IO通道实现捕获数据的传送。

4、如权利要求1所述的一种内存访问信息实时捕获装置，其特征在于，高速数据接口单元30将数据缓冲区单元20中的数据打包，通过USB接口或高速串行通道发送到主机进行存储和分析，数据缓冲区单元20、高速数据接口单元30和上层驱动程序共同配合，进行流量控制。

5、如权利要求1所述的一种内存访问信息实时捕获装置，其特征在于，动态配置配置缓冲区单元50。

6、如权利要求1所述的一种内存访问信息实时捕获装置，其特征在于，内存信号捕获逻辑单元10由配置缓冲区单元50中的规则控制。

7、一种应用权利要求1所述的内存访问信息实时捕获装置进行访存信息捕获的方法，包括以下步骤：

a)内存访问信息实时捕获装置接收处理器通过主板的DDR插槽发来的访存信号；

b)内存信号捕获逻辑单元10捕获到访存信息；

c)配置缓冲区单元50通过内存信号捕获逻辑单元10接收的捕获规则，过滤访存信息，并将过滤后的信息传给内存信号捕获逻辑单元10；

d)内存信号捕获逻辑单元10将过滤过的访存信息存入数据缓冲区单元20；

e)嵌入式处理器单元40对数据缓冲区单元20中的数据进行处理；

f)处理过的数据由数据缓冲区单元20送入高速数据接口单元30；

g)嵌入式处理器单元40控制高速数据接口单元30，将处理过的数据送出。

Images