CN1777900A - 用于密码应用的电子电路装置 - Google Patents

用于密码应用的电子电路装置 Download PDF

Info

Publication number
CN1777900A
CN1777900A CNA2004800108307A CN200480010830A CN1777900A CN 1777900 A CN1777900 A CN 1777900A CN A2004800108307 A CNA2004800108307 A CN A2004800108307A CN 200480010830 A CN200480010830 A CN 200480010830A CN 1777900 A CN1777900 A CN 1777900A
Authority
CN
China
Prior art keywords
circuit
current
electric current
secret information
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800108307A
Other languages
English (en)
Other versions
CN100378756C (zh
Inventor
F·佩索拉诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1777900A publication Critical patent/CN1777900A/zh
Application granted granted Critical
Publication of CN100378756C publication Critical patent/CN100378756C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H04L2209/125—Parallelization or pipelining, e.g. for accelerating processing of cryptographic operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)
  • Power Sources (AREA)
  • Near-Field Transmission Systems (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

电子电路根据秘密信息执行操作。通过汲取附加的电源电流来掩盖电源电流对秘密信息的相关性。多个处理电路(102，106)根据秘密信息执行相应部分的操作。活动监控电路(12a，b，14)被耦合以接收输入到相应处理电路和从相应处理电路中输出的处理信号对，活动监控电路从每对处理信号中导出活动信息。活动监控电路(12a，b，14)生成组合的活动信号，其表示将由处理电路(102，106)根据处理信号消耗的电源电流之和。连接到电源连接的电流汲取电路由活动监控电路(12a，b，14)进行控制，以汲取由组合活动信号控制的掩盖电流，使得在掩盖电流和由处理电路(102，106)汲取的电流之和中掩盖取决于秘密信息的电源电流变化。

Description

用于密码应用的电子电路装置
技术领域
本发明涉及电子电路装置，并且特别涉及被安排为执行密码计算的诸如智能卡的集成电路装置。
最近，已经实现：当在集成电路中处理秘密信息时，由集成电路消耗的电源电流的时间相关性的分析可以用来识别该秘密信息，诸如解密密钥。相应地，人们已经提出各种解决方案来掩盖(cloak)秘密信息对电源电流消耗的影响。
背景技术
WO 00/26746公开了与秘密信息相关电源电流并行使用一种负载电路来汲取(draw)附加电源电流。提议除了汲取秘密信息相关电源电流的电路(这将被称为功能电路)之外还使用互补电路。互补电路和功能电路包含类似的电路元件，并且互补电路具有对应于功能电路中的电路节点的互补电路节点。
在每个时钟周期中，当功能电路中电路节点的逻辑电平不改变的时候，使互补电路中相应节点的逻辑电平改变，并且反之亦然，当功能电路中电路节点的逻辑电平改变时，使互补电路中对应节点的逻辑电平不改变。因而，在功能电路和互补电路的组合中，逻辑电平改变的次数不取决于秘密信息。结果，功能电路和互补电路的电源电流消耗之总和恒定，而与秘密信息无关。
其它文献说明使用反馈回路来保持电源电流恒定的电源电流调整技术。这在平均电源电流上与使用互补转换具有相同的结果，但是这并不掩盖电源电流中脉冲的差异。WO 00/19366公开了一种先进的解决方案，其中通过从电容式内部电源节点中汲取秘密信息相关的电源电流来消除这些脉冲差异，所述电容式内部电源节点大部分时间从外部电源连接中断开。只在由于电源电流的累积电荷消耗使之必要时，内部电源节点才被连接到外部电源，以便充电。为了掩盖秘密信息对总的电源消耗的影响，必须将电源消耗调整到一个恒定的电平。
但是，将电源保持在恒定电平上以掩盖秘密信息的缺点在于：必须维持相当高的电源电流电平。其它技术寻求克服这个问题。美国专利号6,419,159公开了附加随机的电源电流波动，而不仅仅是互补电源电流波动。这减小了秘密信息和电源电流波动之间的相关性。WO00/63827公开了利用随机可变的电源电压的电源电压调整，以掩盖由秘密信息引起的电源电流变化。但是，这种类型的掩盖仍然可能对于分析秘密信息的统计技术是敏感的。
发明内容
特别地，本发明的一个目的是用于掩盖秘密信息对集成电路的电源电流的影响，其响应于秘密信息的实际影响，但是本发明比使用互补节点更加灵活。
在权利要求1中阐述依照本发明的集成电路。在该集成电路中，使用活动监控器，该监控器使用输入到处理秘密信息的处理电路和从从这些处理电路中输出的处理信号对。不同处理电路的活动的测量结果被求和，并且该和被用于控制从电源汲取的掩盖电流，以掩盖对秘密信息的依赖关系。
通过使用活动之和，比其中为功能电路中的每个节点提供互补节点的现有技术方案更灵活的掩盖是有可能的。这减小了掩盖所要求的电源电流，因为功能电路的一些电路中的转换可以补偿功能电路的其他电路中转换的缺乏，而不必为功能电路中其中没有发生转换的每个节点生成互补转换。使用活动测量使之有可能实现比利用电源电流调整更快和更准确的掩盖。
应当指出，在一个实施例中，由电流汲取电路汲取的掩盖电流不必具有与处理电路所汲取的电流相同的符号。当处理电路为了给逻辑电路的输出节点充电而汲取净充电电流的时候，电流汲取电路可以供应净放电电流，用于对逻辑电路的输出节点放电，并且反之亦然。另外，掩盖电流可以包括具有恒定符号的分量。在另一个实施例中，整个掩盖电流总是具有相同的符号。
在依照本发明的集成电路的一个实施例中，该电路被计时，并且利用时钟信号同步提供活动相关的掩盖电源电流。因此，也可以掩盖电源的脉冲模式。
在依照本发明的集成电路的另一个实施例中，集成电路被流水线化(pipeline)，并且每个流水线级提供用于汲取掩盖电流的电流汲取电路。因而，可以掩盖秘密信息上流水线级特定的相关性。
在另一个实施例中，只在接收到触发或伴随集成电路中秘密信息相关处理的执行的触发信号时，才启用掩盖电流。因此，避免了对于掩盖并不需要的电源电流汲取。
在另一个实施例中，响应于触发信号而生成时间相关参考模式，并且改变掩盖电流，使得由处理电路消耗的电源电流和掩盖电流之总和作为参考模式而变化。因此，可以模拟伪造的秘密信息的处理。
附图说明
将利用以下附图阐述本发明的这些和其它目的以及有利方面。
图1示出一种集成电路。
图2示出一种具有时钟电路的集成电路。
图3示出一种具有流水线结构的集成电路。
具体实施方式
图1示出一种集成电路，包括处理单元10、活动检测电路12a，b、活动求和电路14、参考模式生成器15、减法器16和电流汲取电路18。处理单元10显示为包括多个互连的处理电路。两个处理电路102，106具有将这些处理电路连接到其它处理电路的输入110，114和输出112，116。第一处理电路的输入110和输出112被耦合到第一活动检测电路12a的输入。第二处理电路106的输入114和输出116被耦合到第二活动检测电路12b的输入。活动检测电路12a，b的输出被耦合到活动求和电路14。减法器16具有输入耦合到活动求和电路14和参考模式生成器15的输出，并且减法器具有输出耦合到电流汲取电路18。电流汲取电路18和处理电路102，106从电源连接Vdd和Vs s接收电源电流。
在操作中，活动检测电路12a，b根据处理电路102、106的输入和输出信号的值确定处理电路102、104的活动量。活动测量本身是公知的，并因此仅将简要描述。活动量A表示处理电路102、106是否必须生成逻辑电平转换。当活动发生时，处理电路102、106消耗的功率增加。在一个实施例中，处理电路102、106是寄存器。在这种情况下，活动发生，此时寄存器被计时，并且输入数据将使输出数据不等于测量的输出数据。在此一种情况中，活动A是从逻辑低转换到逻辑高的寄存器的第一数目Nup和从逻辑高转换到逻辑低的寄存器的第二数目Ndown之间的差Nup-Ndown。一旦接收到进行这些转换的时钟信号时，寄存器消耗电源电流脉冲，这些脉冲提供与A成固定比例的电荷。在另一个实施例中，处理电路102、106是逻辑门。在这种情况下，同样在该门的输入数据引起输出数据与测量的输出数据不相等时，活动发生。这里，电流必须提供与Nup-Ndown成比例的电荷。在这种情况中，不能直接利用时钟信号启动转换。
活动求和电路14对由不同的活动检测电路12a，b确定的活动量求和，并且将由不同的活动检测电路12a，b测量的活动的净和传送给减法器16。参考模式生成器生成通过电源连接Vdd、Vss的总的电源电流的时间相关模式(或时间无关模式)，所述电源连接Vdd、Vss应该在集成电路的外部可观测到。在一个简单示例中，该模式要求恒定的时间无关的电流。减法器16生成控制信号，以使电流汲取电路18汲取的电流量实际上等于所要求的电流减去从活动求和电路14指示的求和的测量电流量中得到的电流。
在一个实施例中，活动检测电路12a，b均生成与输入和输出信号之间的差值成比例的电流。在这个实施例中，活动求和电路14形成这些电流的模拟净和电流，并且使用来自参考生成器15的参考电流和净和电流之间的差来控制电流汲取电路18所汲取的电流。但是，不偏离本发明，活动检测电路可以生成数字差信号，所述差信号在活动求和电路14中被数字求和。如果其活动被测量的所有处理电路102、106被设计为在数据转换上消耗相同的电源电流，那么可以利用相等的加权对所有活动求和。
如果处理电路具有相互不同设计的电流消耗，则应该根据电流设计的消耗(其以已知方式取决于所牵涉的晶体管的宽度/长度比)在和中对不同电路的活动加权。当处理电路102、106是寄存器时，通常确定输入和输出信号之间的差就足以检测活动。在处理电路是逻辑门的情况下，可能需要输入和输出信号的一些以前的逻辑操纵来确定活动，或者可能需要一个以上的输入和输出信号来确定一个逻辑电路的活动。
在数字实施例中，电流汲取电路18可以例如具有任何形式的数字-模拟转换器(本身已知)，其例如通过有选择地激活具有预定电流强度的电流源，将数字编码的值转换为所需大小的模拟电源电流。
在另一个数字实施例中，电流汲取电路18可以包括例如多个逻辑门诸如反相器(未示出)，其输入由信号减法器16进行控制，并且具有相互相等的输出电容。在一个实施例中，减法器16控制那些其输出被从各自的逻辑电平转换到另一逻辑电平的逻辑门的数目Nup，Ndown，使得这些数目Nup，Ndown中的每一个与在处理电路102、106中进行相同转换的门的数目之和等于由参考模式生成器15指定的数目。在这个实施例中，活动检测电路确定用于不同逻辑电平的逻辑电平转换数目的相应和Nup与Ndown。
在另一个数字实施例中，减法器16控制被转换的逻辑门输出的净数目Nnet＝Nup-Ndown，使得这个净数目和在处理电路102、106中进行同样操作的被转换的逻辑门的净数目之和等于由参考模式生成器15规定的数目。因此，电流汲取电路16中门的输出节点上电容式电荷的放电可以用来提供电流给处理电路102、106中的门的输出电容充电，并且反之亦然，这导致较小的电源电流消耗。在这个实施例中，活动检测电路需要仅确定不同逻辑电平的逻辑电平转换数目的净和Nnet＝Nup-Ndown；不需要分别地确定各个数目Nup、Ndown。
优选地在电流汲取电路18中使用具有相互相等的输出电容的门，这样只有该数目与转换的门相关。在另一个实施例中，使用具有相互不同的输出电容的门，例如由于类似2的整根数R的幂的因数而相异的输出电容。在这种情况下，每当电流汲取电路必须转换具有特定输出电容的R个逻辑门时，它可以替代转换一个具有大于R倍的输出电容的逻辑门。能够减少逻辑门的这个数目。
将意识到，不必检测所有处理电路的活动。测量实质上受秘密信息影响的那些电路的活动就足够了。甚至在那些电路中，只检测最受秘密信息影响的电路的活动就够了，或者仅检测其活动已知为与其它电路的活动成比例的电路的活动就足够了，而其他电路的活动不单独进行测量。例如，当组合逻辑电路中的活动从寄存器的活动中得出时，可能只需要测量在流水线式处理单元中寄存器的活动。
图2示出了集成电路的另一个实施例。图2示出时钟电路20，耦合到处理电路102、106(在这个实施例中是寄存器)和电流汲取电路18。在工作中，活动检测电路12a，b指示：寄存器102、106的输入信号是否使得存储值的转换将在寄存器102，106中根据时钟信号而发生。也就是说，如果寄存器102、106将其输入复制到其输出，活动检测电路检测输入和输出之间的差值，但是如果寄存器将输入的逆复制到输出，则确定输出和输入的逆之间的差值。
电流汲取电路18汲取掩盖电流脉冲，其中总的电荷量取决于将进行向上转换的寄存器102、106的净数目Nup-Ndown。电流汲取电路18在由时钟信号确定的时间点上汲取具有脉冲的这个电流，以使该电流脉冲实质上同寄存器中由于转换引起的脉冲相一致，其中转换也是由时钟信号触发的。
图2还示出了在处理单元10的电路之一和参考模式生成器15之间的连接，以触发参考模式的生成，另外还示出了从时钟电路20到参考模式生成器15的连接。在工作中，处理单元10执行其至少一部分涉及秘密信息的指令的程序。由时钟电路20对连续指令的执行进行计时。程序包含在执行时触发参考模式生成器的指令。参考模式生成器包含需要的时间相关电源电流的已编程的时间(temporal)模式，并且在被触发时开始生成这个模式的连续步骤，使得该模式的步骤与程序中跟随在触发模式生成的指令之后的连续指令的执行同步发生。这些连续指令处理秘密信息。
因此，通过使用指令来触发模式，可以保证掩盖秘密信息的影响。在一个实施例中，已编程的时间模式等于当处理器利用秘密信息的给定值(除了实际值之外)执行指令时将发生的活动的模式，使得从总的电源电流中显现：给定值被处理。尽管图2一起显示了至参考模式生成器15的连接以及电流汲取电路18的计时和到寄存器102、106的活动的应用，但应理解这两个变化可以相互独立地加以应用。
类似地，应理解本发明并不局限于程序的执行。在集成电路中被某一信号触发之后，可以以任何方式(例如借助于程序或专用硬件)执行秘密信息相关的处理。响应于这个触发信号或伴随着处理的某一信号，参考模式生成器15被触发，以便利用秘密信息相关处理的执行分步骤生成参考模式，以限定总的需求电流。在另一个实施例中，所述模式仅仅是恒定电流，但是电流汲取电路18中的掩盖电路仅在为响应触发信号而开始的许多时钟周期的时间窗口期间被激活，因此在没有秘密信息被处理的时候，电流汲取电路18不是有源的或只略微有源的。将理解在后面的情况中，不需要图2的准确结构：在特定时钟周期中禁用/启用掩盖电流的禁用/启用信号可以被施加到掩盖电路中的任何地方，例如电流汲取电路18中或活动测量电路中。
图3示出了另一种集成电路，其中处理单元包括多个流水线级，每一流水线级具有组合逻辑电路300、304、308。每一对连续的流水线级的组合逻辑电路被用于并行存储一个或多个位的寄存器302、306分隔开。相应寄存器302、306限定连续流水线级之间的边界。对于每个边界，提供活动测量电路30，32、参考模式生成器330，334、减法器332，336和电流汲取电路320，322。活动测量电路30、32被耦合到寄存器302、306的输入端和输出端，或至少被耦合到传送事先已知其可能依赖于秘密信息的数据比特的那些输入和输出。
尽管只示出了具有伴随掩盖电路的三级的逻辑组合电路300、304、308和两个寄存器302、306，但是将理解可以存在更多的流水线级以及插入寄存器，每个具有其自己的掩盖电路。
在操作中，每个活动测量电路30、32测量在相应流水线级对之间的边界上的寄存器302、306的多比特输入310、314和多比特输出312、316之间的差值。每个活动测量电路30、32的输出被馈送给各自的减法器332、336，这些减法器比较活动和来自为相关流水线级的寄存器生成(由流水线级特定的参考模式生成器330、334生成)的参考活动模式的值。比较的结果被馈送给特定级的电流汲取电路320、322，以使电流汲取电路汲取的电流掩盖该流水线级所汲取的电源电流的秘密信息。因而，每个流水线级实现了掩盖。
在一个实施例中，与流水线级中导致秘密信息相关电流被汲取的指令的执行同步触发参考模式生成器330、332。如所述的，这例如可以通过响应于开始秘密信息相关处理或伴随该处理的触发信号而激活掩盖电路来实现。在这个情况中，用于各流水线级的参考模式生成器330、332优选地实质上只为这样一些时钟周期生成参考模式，在这些时钟周期中处理导致相关流水线级中秘密信息相关的电源电流。(或者反而，可以为特定流水线级的掩盖电流生成禁用/启用信号)。因而，在每个特定流水线级执行秘密信息相关操作时，仅需要对于该每个特定流水线级汲取附加的掩盖电流。这减少了电源消耗。
每个流水线级的电流汲取电路320、322优选地靠近用于流水线级的寄存器302、306定位，其中对于这些寄存器，电流汲取电路掩盖电源电流，例如比耦合在非相邻流水线级之间的寄存器更靠近这些寄存器。因此，抑制了集成电路中秘密信息相关电流的位置相关性，这使之更难以重建秘密信息。
尽管每个流水线级示出了掩盖电路，但应理解也可以为每个均构成流水线级的子集的流水线级组提供掩盖电路，或者如图2的实施例中为流水线级整体提供掩盖电路。

Claims (7)

1.用于根据秘密信息执行操作的一种电子电路装置，该电子电路装置包括：
-电源连接(Vdd，Vss)；
-处理单元(10)，包括用于根据秘密信息执行相应部分的操作的多个处理电路(102，106)，这些处理电路(102，106)被从电源连接(Vdd，Vss)中馈电；
-活动监控电路(12a，b，14)，被耦合以接收输入到相应处理电路(102，106)和从相应处理电路(102，106)中输出的处理信号对，活动监控电路(12a，b，14)被安排为导出从每对处理信号中导出的活动信息，并且从活动信息中导出组合活动信号，该组合活动信号表示将由处理电路根据处理信号消耗的电源电流之和；
一电流汲取电路(18)，连接到电源连接(Vdd，Vss)并由活动监控电路(12a，b，14)进行控制，以汲取由组合活动信号控制的掩盖电流，使得在掩盖电流和由处理电路(102，106)汲取的电流的组合中掩盖取决于秘密信息的电源电流变化。
2.依照权利要求1的电子电路装置，其中处理单元包括时钟电路(20)、组合逻辑电路以及寄存器(102，106)，其中寄存器由时钟电路(20)进行计时并且连接在组合逻辑电路的相应部分之间，处理信号对包括寄存器(102，106)的输入与输出信号对，电流汲取电路(18)被安排为在利用时钟电路(20)同步的时刻根据寄存器(102，106)的活动来调节掩盖电流的值。
3.依照权利要求2的电子电路装置，被组织为组合电路的连续部分的流水线，每对连续部分通过相应一个或相应多个寄存器(102，106)进行耦合，该电子电路包括：
-多个活动监控电路(30，32)，每一个被耦合以接收在组合电路的相应连续部分对之间的相应一个或多个寄存器(102，106)的输入与输出信号对，并且从输入输出信号对中导出组合活动信号；
-连接到电源连接的多个电流汲取电路(320，322)，每一个都由相应的活动监控电路(30，32)之一进行控制，以汲取由那个相应的活动监控电路之一导出的组合活动信号控制的掩盖电流。
4.依照权利要求3的电子电路装置，被安排为：当相应的流水线级处理秘密信息时，在选择的时钟周期内激活电流汲取电路(320，322)。
5.依照权利要求1的电子电路装置，具有耦合到电流汲取电路(18)的触发输入，被安排为仅在接收到触发或伴随电子电路中秘密信息相关处理的执行的触发信号时，才启动掩盖电流的汲取。
6.依照权利要求1的电子电路装置，包括参考电流模式生成器(15)，电流汲取电路(18)被安排为调节掩盖电流的值，使得掩盖电流和由处理电路汲取的电流之和实质上等于由参考电流模式生成器(15)生成的时间参考电流模式。
7.在电子电路中根据秘密信息执行操作的一种方法，该方法包括：
-给处理电路(102，106)提供电源电流；
-利用处理电路(102，106)，执行取决于秘密信息的相应部分的操作；
-接收输入相应处理电路和从相应处理电路(102，106)中输出的处理信号对；
-从每对处理信号中导出活动信息；
-从活动信息中导出组合活动信号，该组合活动信号表示将由处理电路根据处理信号消耗的电源电流之和；
-汲取由组合活动信号控制的掩盖电流，并且组合那个掩盖电流和由处理电路汲取的电流，使得在掩盖电流和由处理电路汲取的电流的组合中掩盖取决于秘密信息的电源电流变化。
CNB2004800108307A 2003-04-22 2004-04-21 用于密码应用的电子电路装置 Expired - Fee Related CN100378756C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101094 2003-04-22
EP03101094.5 2003-04-22

Publications (2)

Publication Number Publication Date
CN1777900A true CN1777900A (zh) 2006-05-24
CN100378756C CN100378756C (zh) 2008-04-02

Family

ID=33305772

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800108307A Expired - Fee Related CN100378756C (zh) 2003-04-22 2004-04-21 用于密码应用的电子电路装置

Country Status (7)

Country Link
US (1) US8209765B2 (zh)
EP (1) EP1620829B1 (zh)
JP (1) JP2006524387A (zh)
CN (1) CN100378756C (zh)
AT (1) ATE441159T1 (zh)
DE (1) DE602004022795D1 (zh)
WO (1) WO2004095366A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004020576B4 (de) * 2004-04-27 2007-03-15 Infineon Technologies Ag Datenverarbeitungsvorrichtung mit schaltbarer Ladungsneutralität und Verfahren zum Betreiben einer Dual-Rail-Schaltungskomponente
CN101084506A (zh) * 2004-12-20 2007-12-05 皇家飞利浦电子股份有限公司 数据处理设备及操作这种数据处理设备的方法
US8595274B2 (en) * 2007-12-31 2013-11-26 Intel Corporation Random number generator
GB2524335A (en) * 2014-03-22 2015-09-23 Primary Key Associates Ltd Methods and apparatus for resisting side channel attack
WO2022029443A1 (en) 2020-08-07 2022-02-10 Pugged Code Limited Method and apparatus for reducing the risk of successful side channel and fault injection attacks

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5446333A (en) * 1977-09-20 1979-04-12 Toshiba Corp Inverter device
FR2776410B1 (fr) * 1998-03-20 2002-11-15 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
DE19822220B4 (de) * 1998-05-18 2018-01-25 Giesecke+Devrient Mobile Security Gmbh Zugriffsgeschützter Datenträger
DE19828936A1 (de) * 1998-05-29 1999-12-02 Siemens Ag Verfahren und Vorrichtung zum Verarbeiten von Daten
DE59914771D1 (de) 1998-09-30 2008-07-10 Nxp Bv Datenverarbeitungseinrichtung und verfahren zu deren spannungsversorgung
DE19850721A1 (de) 1998-11-03 2000-05-18 Koninkl Philips Electronics Nv Datenträger mit Verschleierung des Stromverbrauchs
DE19907575A1 (de) * 1999-02-23 2000-08-24 Philips Corp Intellectual Pty Schaltungsanordnung zum Liefern eines Speisestromes
WO2000063827A1 (de) * 1999-04-15 2000-10-26 Infineon Technologies Ag Integrierte schaltung mit steuerbarem spannungsregler
FR2793904B1 (fr) * 1999-05-21 2001-07-27 St Microelectronics Sa Procede et dispositif de gestion d'un circuit electronique
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry
DE10000503A1 (de) * 2000-01-08 2001-07-12 Philips Corp Intellectual Pty Datenverarbeitungseinrichtung und Verfahren zu dessen Betrieb
US20040049698A1 (en) * 2002-09-06 2004-03-11 Ott Allen Eugene Computer network security system utilizing dynamic mobile sensor agents

Also Published As

Publication number Publication date
US8209765B2 (en) 2012-06-26
ATE441159T1 (de) 2009-09-15
JP2006524387A (ja) 2006-10-26
EP1620829A1 (en) 2006-02-01
WO2004095366A1 (en) 2004-11-04
EP1620829B1 (en) 2009-08-26
DE602004022795D1 (de) 2009-10-08
CN100378756C (zh) 2008-04-02
WO2004095366A8 (en) 2004-12-09
US20060288239A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
Benosman et al. Event-based visual flow
US20160077667A1 (en) Scan method for a touch panel and touch device
US11474130B2 (en) Voltage glitch detection in integrated circuit
Geng et al. O3BNN-R: An out-of-order architecture for high-performance and regularized BNN inference
Ma et al. Spendthrift: Machine learning based resource and frequency scaling for ambient energy harvesting nonvolatile processors
EP3851933A1 (en) Non-linear clamp strength tuning method and apparatus
JP3819872B2 (ja) 論理演算装置
Xu et al. Toward self-tunable approximate computing
CN111817559B (zh) 用于实现具有省电模式的降压转换器的装置和方法
Wang et al. Error-adaptive classifier boosting (EACB): Exploiting data-driven training for highly fault-tolerant hardware
CN100378756C (zh) 用于密码应用的电子电路装置
US11823052B2 (en) Configurable MAC for neural network applications
WO2017189107A1 (en) Ratio-metric self-capacitance-to-code convertor
US5047673A (en) High speed output structure suitable for wired-OR structure
CN105447363B (zh) 指纹识别装置和电子设备
US7089437B2 (en) Apparatus for determining power consumed by a bus of a digital signal processor using counted number of logic state transitions on bus
Verma et al. Local Binary Patterns Based on Neighbor‐Center Difference Image for Color Texture Classification with Machine Learning Techniques
US11879938B2 (en) Method for detecting perturbations in a logic circuit and logic circuit for implementing this method
CN110503914B (zh) 显示设备、降低显示设备的功耗的方法和计算机可读介质
CN111817560B (zh) 改进的强臂比较器
WO2021061255A1 (en) Oscillator based neural network apparatus
Johnson et al. Comparison of a spiking neural network and an MLP for robust identification of generator dynamics in a multimachine power system
EP1331541A1 (en) Data processor
CN116505919B (zh) 一种脉冲信号捕获电路、微处理芯片
CN103777736B (zh) 省电装置及其省电方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071109

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071109

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080402

Termination date: 20130421