CN1753302A - 用于发射机的功率放大器 - Google Patents

Abstract

用于发射机的功率放大器包括串联和交替连接的多个不同类型的CMOS放大器，以及用于匹配不同类型的CMOS放大器间的阻抗差异的匹配电路。

Description

用于发射机的功率放大器

技术领域

本发明涉及移动通信系统的终端，以及更具体地说，涉及用于移动通信终端的发射机的功率放大器。

背景技术

移动通信终端的发射机通常包括功率放大器。CMOS(互补金属氧化物半导体)技术允许片上(on-chip)集成功率放大器，其有助于最小化BOM(构建材料(build on materials))以及用于安装器件的面积(例如占地面积)。同时，功率放大器的片上集成技术不仅允许用于通过完全微分(伪)结构，消除其上的衬底和公用模式噪声需求，而且降低PAPR(峰值与平均功率比)，例如3dB的电压和6dB的功率。除此之外，通过片上集成技术，仍可以当电压电平相等时(即相等消耗功率)，最小化受PAPR影响引起的非线性。

除片上集成技术外，用作天线接口的片上平衡/不平衡变换器(balun transformer)可以应用于功率放大器。与通常安装在外面中的分立器件相比，这允许进一步降低损耗。

难以通过COMS技术，实现传统的功率放大器，因为基于CMOS技术的功率放大器要求用于获得所需增益的相对更大的电流。然而，近年来，当根据降低CMOS中的通道长度，阻抗中的ωC大大地增加，使用CMOS型的功率放大器正在无线LAN和移动通信(用于高频)领域中增加。

现有技术中的其他类型的功率放大器由与CMOS型相比，要求相当小的电流的GaAs(MESFET)和InPGaAs型的功率放大器组成，但由于其较低成品率，因此很昂贵。还难以实现以Si片上系统的形式的GaAs型和InPGaAs型的放大器，因为它们通过使用非硅材料制造。还存在用在GaAs和InGaAs中的微分结构采用结构外的分立平衡不平衡变换器，其增加占地面积和损耗的另一问题。

如上所述，GaAs型和InPGaAs型的传统功率放大器很昂贵以及具有低成品率。在CMOS型的传统功率放大器中，由于其低跨导，难以获得用于相关电流的所需增益。此外，传统的功率放大器生成相当大的激励(spur)(例如谐波和IM-互调)，尽管它们是平方低(square-low)的设备。同样，传统的功率放大器具有单端(天线接口)结构，因此，基于固定的电源电压，传统的功率放大器不具有足够的电压摆动，从而不能向最终输出负载提供有效的电力。

根据CMOS技术中的通道间隔降低，CMOS中的可用频率逐步增加，因此，可以提供足够的电力(不超出其0.35um)，以及通过CMOS工艺，以片上的形式设计和实现功率放大器。

图1是根据现有技术，使用CMOS技术的传统功率放大器的示意图。CMOS型的传统功率放大器包括至少一个同种类型的差动放大器20至23。差动放大器20-23与非常公知的现有差动放大器类似。传统的功率放大器包括连接到放大器的输出并对应于差动放大器20至23的变压器10至13。通过变压器10至13，累积在电容器30至33中充电的电压，生成所需输出电平的CMOS型的传统功率放大器要求至少四个差动放大器20至23。传统的功率放大器通过变压器10至13，将差动放大器的每个输出(电流)转换成电压(差动到单端)，代替典型的级联级，然后将其增加到在作为每个变压器的一部分的电感器中累积的电压上。

然而，CMOS型的传统功率放大器的输出不足以满足在移动通信终端中所需的设计规格。另外，在现今单入/出型的功率放大器盛行的情况下，能直接应用于输入级收发器(以IC的形式)的输出的差动型的功率放大器也有问题，因为电压摆动可减少一半，因此，饱和电压可减少一半(half-reduce)。

发明内容

因此，做出了本发明以至少解决在现有技术中出现的上述问题，以及本发明的目的是提供用于发射机的功率放大器，其能解决现有技术的上述问题。

本发明的另一目的是提供用于发射机的功率放大器，其能满足相对于其输出，在移动通信终端中所需的设计规格，能以固定电源电压，有效地获得足够的电压摆动，能使在差动放大器中的每一级的输出信号中生成的ACLR(相邻信道泄漏比)和失真显著地降低以获得更高线性，以及能实现片上平衡-不平衡变换器或其等效。

为实现该目的，提供一种用于发射机的功率放大器，包括以级联连接的方式，交替互连的多个不同类型的CMOS放大器；以及用于匹配不同类型的CMOS放大器间阻抗差异的匹配电路。

根据本发明的另一方面，提供一种功率放大器，包括第一级的NMOS放大器；第二级的PMOS放大器；以及第三级的NMOS放大器，其中，以级联连接的方式，顺序地互连第一级、第二级以及第三级的放大器。

附图说明

从下述结合附图的详细描述，本发明的上述和其他目的、特征和优点将更显而易见，其中：

图1是由根据现有技术的CMOS实现的功率放大器的示意图；

图2是用于根据本发明的一个实施例的发射机的功率放大器的示意图；

图3是在根据本发明的一个实施例的功率放大器中，每一级的示意图；

图4A和4B是用于比较根据现有技术和本发明的一个实施例的功率放大器中的电压摆动的图；

图5是连接到根据本发明的一个实施例的功率放大器的输出的级的放大器的示意图；

图6是示例说明当功率放大器与其所连的DC 2.5V的电源一起操作时，根据本发明的一个实施例的功率放大器的性能的图；以及

图7是示例说明当功率放大器与其所连的DC3.3V的电源一起操作时，根据本发明的一个实施例的功率放大器的性能的图。

具体实施方式

在下文中，将参考附图，描述本发明的优选实施。在下述描述中，将省略包含在其中的已知功能和结构的详细描述，当它会使本发明的主题变得不清楚时。

图2是用于根据本发明的一个实施例的发射机的功率放大器的示意图，以及图3是根据本发明的一个实施例的功率放大器中的每一级的示意图。

本发明提供具有Si-CMOS伪差动结构的功率放大器。参考图2，根据本发明的实施例的功率放大器包括三个伪差动放大器100、110和120，其对应于NMOS放大器100、PMOS放大器110和NMOS放大器120。这三个放大器100、110和120以级联连接的形式互连。参考图3，第一和第三级的NMOS放大器100和120具有与第二级的PMOS放大器110相反的极性。NMOS放大器100和120以及PMOS放大器110交替排列的原因是这种结构能有效地防止功率放大器的每一级中的电压摆动。因此，能在本发明的功率放大器中，最小化输出波形的任何失真。

参考图4，将本发明的功率放大器中的电压摆动与传统的功率放大器的电压摆动进行比较。图4a表示传统功率放大器中的电压摆动，以及图4B表示本发明的功率放大器中的电压摆动。由于图1所示的传统功率放大器具有相同类型的NMOS放大器20至23，每次传统的功率放大器的输入信号通过每一级的NMOS放大器时，它们经历对应于每个NMOS放大器的晶体管两端的阈值电压大小的程度的最终波形的失真。更具体地说，参考图4A，只要任何输入信号通过NMOS放大器，其最终输出信号具有仅集中在DC电源电压的正极和负极的一端(负极端)上的失真。

相反，本发明的功率放大器具有交替排列的不同类型的MOS放大器。即，第二级的PMOS放大器110具有与第三级的NMOS放大器120相反的极性。因此，当功率放大器的输入信号通过PMOS放大器110和NMOS放大器120时，其最终输出信号具有平均分布在DC电源电压的正极和负极端的失真，如图4B所示。

图4A和4B简单地示例说明在常数的可变图中，输入信号和输出信号间的关系。特别地，然而，当功率放大器的输入信号通过其级时，在不仅由晶体管的阈值电压，而且由其互调和谐波引起的更复杂图中，它们经受进一步失真。因此，根据本发明的不同类型的MOS放大器的交替排列能非常有助于降低其每一级中生成的失真。因此，本发明的功率放大器在抑制最终输出信号的失真方面，优于现有技术的功率放大器。

参考图2，本发明的功率放大器包括连接在输入vinp和vinn和NMOS放大器100间的匹配电路90，以及连接在NMOS放大器120和输出Pout间的匹配电路130。本发明的功率放大器进一步包括连接在第一级的NMOS放大器100和第二级的PMOS放大器110间的匹配电路102，以及连接在第二级的PMOS放大器110和第三级的NMOS放大器120间的匹配电路112。MOS放大器100、110和120的每一个从电源210接收电力。特别地，MOS放大器100、110和120的每一个从用于提供正DC电源的至少一个DC电源220接收正输入vbp1至vbp3，以及从用于提供负DC电源的至少一个DC电源230接收负输入vbn1至vbn3。根据本发明的一个实施例，功率放大器具有不要求通常包括在现有技术的发射机中的分立、基于非片上的平衡/不平衡变换器设备的第三级的NMOS放大器120。图5示例说明第三级的这种NMOS放大器120。

参考图5，第三级的NMOS放大器120包括由电容器和电感器组成的电路。

假定流过NMOS放大器120的负载的电流为ip+in，其值用方程式1表示：

i_p+i_n＝2i_p-3i_c-i_LC                     ........(1)

用于最大化整个输出电流的条件能如方程式2所示。

$-3i_c-i_{\mathrm{LC}}=\mathrm{0,3}\·\mathrm{j\ωC}=-\frac{1}{\mathrm{j\ωL}+\frac{1}{\mathrm{j\ωC}}},{\mathrm{\ω}}^2\mathrm{LC}=2,$

ω²(LC)′＝1，(LC)′＝0.5·(LC)        ........(2)

通过方程式2，可以获得用于与例如2.35GHZ的频率共振的所需值，诸如电感器和电容器的值。同时，能计算对应于LC积的一半的这些值的一半。因此，通过最小化电容器值，能获得输出电流ip+in的最大值。因此，本发明的最后(第三)级的放大器能通过组合至少一个电感器和至少一个电容器，提供所需输出，而在其外部没有分立平衡/不平衡变换器。

本发明的上述实施例采用用于CMOS工艺的TSMC(位于台湾的foundry专门公司)的所谓的“0.25um，1-聚5-金属”技术和可在2.5VDC功率操作的功率放大器。图6是示例说明根据本发明的一个实施例的功率放大器的性能的图，当功率放大器与所连的DC 2.5V电源一起操作时。当本发明的功率放大器在DC 2.5V操作时，需要227mA的电流，用于获得2.35GHz和21.5dBm的输出。用于它的功率增加效率(PAE)将是24％。同时，其互调(IM)具有-21dBc的线性。用于满足10dB(差动4dB)的PAPR(峰值平均功率比)的值P_1dB额定为8dBm(基于4dBm的参考输入)，然而，作为仿真结果，被降低2dB以便真正变为6dBm。用于PAPR的P_1dB的降低值的问题能通过在本发明的功率放大器中，使用3.3V的DC输入电压来解决。图7是示例说明根据本发明的一个实施例的功率放大器的性能的图，当该功率放大器与所连的DC3.3V的电源一起操作时。参考图7，当在DC 3.3V操作时，功率放大器消耗的电流为361mA，比在DC 2.5V情况下大120mA。然而，饱和功率Psat在高于参考输入点4dB的点出现，其能充分地满足其标准需求，以便在4dB PAPR内的IM3范围在本发明的功率放大器的25dBm的输出点处显著地达到约-20dBc。

根据如上构造的本发明的功率放大器，在可以为通常在移动通信终端中提供的DC2.5至3.6V的固定或恒定电源电压处，令人满意和确定地获得电压摆动。同时，本发明能提供用于解决由差动结构引起的PAPR(峰值平均功率比)问题，以及在OFDM系统中出现的3dB(6dB)更小电压或电源摆动的解决方案。本发明能解决由WCDMA定义为PA线性的标准需求的ACLR(相邻信道泄漏比)问题。以及根据本发明，能排除在传统的功率放大器中，位于外部，用于差动-单端的开关的分立平衡/不平衡变换器以便简化片上功率放大器，以及最小化其损耗。

而且本发明的功率放大器能维持所需线性，因为它具有差动结构和N-P-N结构的组合，用于有效地使其自己适合相对更高的PAPR信号。最后，根据本发明，由于能将平衡/不平衡变换器或其等效安装在芯片上，能减少外部中的多个分立设备。

尽管参考其某些优选实施例示出和描述了本发明，本发明的技术人员将理解到在不背离如由附加权利定义的本发明的精神和范围的情况下，可以在形式和细节方面做出各种改变。

Claims (8)

1.一种功率放大器，包括：

至少两个不同类型的多个CMOS放大器，其以交替方式串联连接；以及

匹配电路，用于阻抗匹配至少两个不同类型的CMOS放大器。

2.如权利要求1所述的功率放大器，其中，所述CMOS放大器是伪差动放大器。

3.如权利要求1所述的功率放大器，其中，直接连接到所述功率放大器的输出的所述CMOS放大器的一个包括至少一个电容器和至少一个电感器，用于生成所需电压，作为用于所述功率放大器所需的输出。

4.如权利要求2所述的功率放大器，其中，所述CMOS放大器由NMOS和PMOS放大器组成。

5.如权利要求1所述的功率放大器，其中，所述功率放大器包括三级。

6.一种功率放大器，包括：

第一级的NMOS放大器；

第二级的PMOS放大器；以及

第三级的NMOS放大器，

其中，串联连接所述第一级、第二级以及第三级的放大器。

7.如权利要求6所述的功率放大器，其中，所述CMOS放大器是伪差动放大器。

8.如权利要求6所述的功率放大器，其中，所述第三级的NMOS放大器包括用于差动-单端的开关的电容器和电感器。

Images