CN1731371A - 数字信号处理系统中访问存储单元的方法及其处理系统 - Google Patents
数字信号处理系统中访问存储单元的方法及其处理系统 Download PDFInfo
- Publication number
- CN1731371A CN1731371A CN 200510098796 CN200510098796A CN1731371A CN 1731371 A CN1731371 A CN 1731371A CN 200510098796 CN200510098796 CN 200510098796 CN 200510098796 A CN200510098796 A CN 200510098796A CN 1731371 A CN1731371 A CN 1731371A
- Authority
- CN
- China
- Prior art keywords
- storage unit
- zone
- address
- bit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Storage Device Security (AREA)
Abstract
一种数字信号处理系统中访问存储单元的方法及其处理系统,用于完成对单位地址数据宽度为N1比特的存储单元进行N2比特的访问,该方法包括:(1)建立存储单元与逻辑空间的映射关系a1:在逻辑空间上设置Q个区域,Q=N1/N2;a2:存储单元的每一地址单元分别与步骤a1的每个区域中一地址建立对应关系;a3:存储单元与所述Q个区域建立映射关系:该存储单元的每一地址单元的[N2×(X-1),N2×X-1]位与逻辑空间的第X个区域的对应地址单元存在映射关系;(2)当对存储单元进行N2比特访问时,先判断访问地址位于哪一个区域X,然后从存储单元对应地址单元的[N2×(X-1),N2×X-1]位读出数据/写入数据。本方法不仅克服了浪费DSP资源的缺陷,而且还提高存储资源的利用率。
Description
技术领域
本发明涉及数字信号处理系统(DSP)中访问存储单元的方法及其数字信号处理系统,尤其涉及16位DSP支持8比特访问寻址的方法及其数字信号处理系统。
背景技术
DSP系统,也称数字信号处理器(DSP芯片),它是一种具有特殊结构的微处理器。DSP芯片的内部采用程序和数据分开的哈佛结构,具有专门的硬件乘法器,广泛采用流水线操作,提供特殊的DSP指令,可以用来快速地实现各种数字信号处理算法。自20世纪80年代初DSP芯片诞生以来,DSP芯片在20多年时间里得到了飞速的发展,DSP芯片的性能价格比不断提高,开发手段越来越完善。DSP芯片已经在通信与电子系统、信号与信息处理、自动控制、雷达、军事、航空航天、医疗、家用电器等许多领域得到广泛的应用。
请参阅图1,其为现有的一种嵌入式DSP系统的内部结构示意图。它包括DSP内核11、存储器管理单元12以及用于存储DSP指令和数据的存储单元13。其中,DSP内核11是DSP系统的核心单元,通过预先编程的指令来完成数据信号处理。通常,对其进行操作的指令及指令操作的对象(如数据)来自于DSP系统的外部设备或外部芯片。DSP内核11将对DSP操作的外部数据映射为虚拟的逻辑空间后进行处理,即,通过逻辑空间将外部数据读入DSP内核后处理。
存储器管理单元12用于建立逻辑空间和存储单元13的物理存储地址之间的映射关系,完成DSP内核11从存储单元13读取数据及将数据写入存储单元13的功能。另外,存储器管理单元12还用于完成DSP访问管理和存储单元组织两部分功能。
比如:由于DSP是一个高性能处理系统,因此需要高速的从存储单元13中存取数据。通常,高性能的DSP一般含有多个数据端口,由此保证DSP内部流水线的顺畅。而这多个数据端口需要访问同一个逻辑空间,该些数据端口访问逻辑空间时的排队、访问冲突的管理、访问数据的缓存一般都通过存储器管理单元完成。同时,存储单元管理系统还负责对指令和数据单元的组织。
请参阅图2,在存储器管理单元12中建立的逻辑空间和存储单元(如存储数据的RAM)13之间的一一映射关系的示例图。假定真实的RAM总容量有64K,其宽度为16比特,具体配置格式不限。而逻辑空间的容量为128K,其宽度也为16比特。逻辑空间的0-64K分别与存储单元的0-64K建立一一映射关系。即,访问指令为访问逻辑空间0~64K的某一地址时,返回的是与之对应的存储单元的值;如果访问指令为访问逻辑空间64K~128K的某一地址时,返回的是空值。
DSP对存储单元13的访问是通过DSP指令集内的数据存取指令来实现的。数据读取(load)指令将外部数据读入到内部的通用寄存器中,数据写指令(store)将内部通用寄存器的数据写到存储单元13中(如RAM)。16位DSP其内部的通用寄存器一般都是16位的。假设存储单元13的宽度也为16比特,则DSP至少支持对存储单元13进行16比特的访问。为了满足DSP的数据吞吐率,DSP的指令集中一般具有更为丰富的数据存取指令,比如:支持对存储单元13进行32比特甚至到64比特的访问,即一条指令可以存取多个数据。但有些DSP,如LSI公司的ZSP系统,其数据存储器的地址单位为16比特,在其指令集内没有支持对存储单元的8比特访问指令。
也就是说,在通信和图像处理的应用中,其数据格式往往为8比特。这样DSP在处理这些应用时,如果采用将两个字节合成到一个16比特存储在存储单元13,则在读出某一8比特数据时,由于存储单元是以16比特为单位进行存储的,因此需要先将包含该8比特数据的16比特存储内容先读入到某一内部存储单元,然后再将该16比特存储内容中取出该8比特数据,最后放入通用寄存器。这种访问存储单元的方法会耗费DSP处理资源,由此造成资源浪费。若将数据以8字节为单元存储在存储单元中,很显然,存储单元的宽度为16比特,由此造成大量的存储资源的浪费。
也就是说,对于一些DSP系统,其存储单元的单位地址数据宽度为N1比特(即数据存储的宽度为N1比特),需要完成对存储单元进行N2比特访问,但是现有指令集内未有支持对数据存储单元进行N2比特的访问(N2<N1),在这种情况下,对存储单元进行N2比特的访问的现有方案将会造成DSP处理资源浪费或者造成DSP存储资源浪费。
发明内容
本发明的目的在于提供一种数字信号处理系统中访问存储单元的方法及其数字信号处理系统,以解决现有技术中需要对存储单元完成更低颗粒的访问,但指令集不支持这种访问时,如何完成对存储单元的访问而不影响DSP资源浪费的技术问题。
为解决上述问题,本发明公开一种数字信号处理系统中访问存储单元的方法,用于完成对单位地址数据宽度为N1比特的存储单元进行N2比特的访问,包括:(1)建立存储单元与逻辑空间的映射关系:a1:在逻辑空间上设置Q个区域:第一个区域、第二个区域...第Q个区域,其中,Q=N1/N2;a2:存储单元的每一地址单元分别与步骤a1的每个区域中一地址建立对应关系;a3:存储单元与所述Q个区域建立映射关系:该存储单元的每一地址单元的[N2×(X-1),N2×X-1]位与逻辑空间的第X个区域的对应地址单元存在映射关系,X∈[1,Q];(2)当对存储单元进行N2比特访问时,先判断访问地址位于哪一个区域X,然后从存储单元对应地址单元的[N2×(X-1),N2×X-1]位读出数据/写入数据,其中,N1>N2。
步骤a2之前还包括:将存储单元划分为特殊访问区域和普通访问区域,其中,普通访问区域的每一地址单元与逻辑空间的一地址单元存在一一对应的映射关系;步骤a2、步骤a3和步骤(2)中所述存储单元是指存储单元的特殊访问区域。
步骤a2之前还包括:预先设置一标志位,用于标识对特殊访问区域是进行N2比特的访问还是进行指令集支持的访问。步骤(2)还包括:访问存储单元时,先检测标志位,若标志位表明对特殊访问区域不进行N2比特的访问,则对特殊访问区域进行指令集支持的访问。
通过设置Low_add、High_add两个变量将存储单元分为特殊访问区域和普通访问区域,其中,位于[Low_add,High_add)的存储单元为特殊访问区域。
若存储单元的存储容量为JKB时,则步骤a1中第一个区域为[Low_add,High_add),第二区域为[Low_add+JKB,High_add+JKB),...第Q个区域为[Low_add+JKB×(Q-1),High_add+JKB×(Q-1));步骤a2中存储单元的特殊访问区域的每一地址单元add分别与第X区域中的add+JKB×(X-1)地址存在一一映射关系,X∈[1,Q]。
其中本发明中N1为16,N2为8。
本发明还公开了一种数字信号处理系统,用于完成对单位地址数据宽度为N1比特的存储单元进行N2比特的访问,包括DSP内核、存储器管理单元和存储单元,存储器管理单元分别连接DSP内核和存储单元,存储器管理单元还包括映射子单元和访问子单元,其中,所述映射子单元:存储单元的每一地址单元分别与逻辑空间预先设置的Q个区域的每个区域中一地址存在对应关系,并且存储单元与逻辑空间的Q个区域建立映射关系:该存储单元的每一个地址单元的[N2×(X-1),N2×X-1]位与逻辑空间第X个区域的对应地址单元存在映射关系,X∈[1,Q];访问子单元:连接映射子单元,用于接收到对存储单元进行N2比特访问的命令时,先判断访问地址位于哪一个区域k,然后从存储单元对应地址单元的[N2×(X-1),N2×X-1]位读出数据/写入数据。
映射子单元中保存的是存储单元的特殊访问区域的每一地址单元分别与逻辑空间预先设置的Q个区域的每个区域中一地址存在的对应关系,并且保存存储单元的特殊访问区域与逻辑空间的Q个区域建立的映射关系,访问子单元是从存储单元的特殊访问区域对应地址单元的[N2×(X-1),N2×X-1]位读出数据/写入数据。
与现有技术相比,本发明具有以下优点:本发明通过重新建立存储单元与逻辑空间的映射关系来实现DSP内核对存储单元完成更低颗粒的访问,并且这种访问并不浪费DSP的处理资源。
这种方法还可以扩展内存空间。比如,当内存内的数据只有N2个有效位时,采用本发明能扩充更多的地址空间,进而提高了资源的利用率。
附图说明
图1是现有的一种嵌入式DSP系统的内部结构示意图;
图2是在存储器管理单元中建立的逻辑空间和存储单元之间的一一映射关系的示例图;
图3为本发明数字信号处理系统中访问存储单元的方法的流程图;
图4为本发明中特殊访问区域和普通访问区域与逻辑空间的映射关系图;
图5为特殊访问区域与逻辑空间的区域[low_addr,high_addr)和区域[low_addr+0x10000,high_addr+0x10000)的映射关系图;
图6为8位读/8位写的一实例图;
图7为8位读/16位写的一实例图。
具体实施方式
以下结合附图,具体说明本发明。
本发明在不改变原有的存储单元(如RAM)的配置方式,也不增加DSP内核的指令,而是通过改变存储器管理单元中存储单元与逻辑空间的映射关系,来达到访问存储单元的目的。
请参阅图3,其为本发明数字信号处理系统中访问存储单元的方法的流程图。该方法主要用于完成对单位地址数据宽度为N1比特的存储单元进行N2比特的访问,N1是N2的若干倍数。它包括以下步骤:
S110:建立存储单元与逻辑空间的映射关系:
S210:在逻辑空间上设置Q个区域:第一个区域、第二个区域...第Q个区域,其中,Q=N1/N2;
S220:存储单元的每一地址单元分别与步骤S210的每个区域中一地址建立对应关系;
S230:存储单元与所述Q个区域建立映射关系:该存储单元的每一地址单元的[N2×(X-1),N2×X-1]位与逻辑空间的第X个区域的对应地址单元存在映射关系,X∈[1,Q];
S120:当对存储单元进行N2比特访问时,先判断访问地址位于哪一个区域X,然后从存储单元对应地址单元的[N2×(X-1),N2×X-1]位读出数据/写入数据,其中,N1>N2。
一、说明步骤S110的具体实现
为了访问更为灵活,可以将存储单元划分为两个区域:特殊访问区域和普通访问区域,其中,普通访问区域和逻辑空间还是存在一一对应的映射关系,而特殊访问区域则支持对存储单元进行N2比特的访问。当然,本发明也可以不对存储单元进行分区。
在分区时,可以将整个存储单元静态地划分为两个区域。假如存储单元的存储容量为JKB,比如,[0,M)区域为特殊访问区域,[M,JKB)区域为普通访问区域。但是考虑到后续数据存储的灵活性,可以通过设置Low_add、High_add两个变量将存储单元分为特殊访问区域和普通访问区域。Low_add、High_add这两个变量都位于区域[0,JKB)范围内。其中,位于[Low_add,High_add)的存储单元为特殊访问区域的存储单元,不位于该区域内的存储单元为普通访问区域的存储单元。变量Low_add、High_add可以有DSP动态指定,随时可以根据需求进行更改。
首先,在逻辑空间上至少设置Q个区域:第一个区域、第二个区域...第Q个区域,其中Q=N1/N2。若存储单元的存储容量为JKB,则第一个区域为[Low_add,High_add),第二区域为[Low_add+JKB,High_add+JKB),...第Q个区域为[Low_add+JKB×(Q-1),High_add+JKB×(Q-1)),即第X个区域为[Low_add+JKB×(X-1),High_add+JKB×(X-1)),其中X∈[1,Q]。
然后,建立存储单元的特殊访问区域的每一地址单元分别与Q个区域的每个区域中的一地址建立对应关系。比如,每一地址单元add分别与第一个区域的add、第二个区域的add+JKB地址、...、第Q个区域的add+JKB×(Q-1)地址建立映射关系,即存储单元的特殊访问区域的每一地址单元add分别与第X区域中的add+JKB×(X-1)地址存在映射关系,X∈[1,Q]。
随后,Q个区域与特殊访问区域的数据建立映射关系:第一区域的每一地址与特殊访问区域的对应地址单元的[0,N2-1]位存在映射关系,第二区域的每一地址与特殊访问区域的对应地址单元的[N2,N2×2-1]位存在映射关系,...第Q个区域的每一地址与特殊访问区域的对应地址单元的[N2×(Q-1),N2×Q-1]位存在映射关系。即,存储单元的特殊访问区域与所述Q个区域建立映射关系:第X个区域的每一地址与特殊访问区域的对应地址单元的[N2×(X-1),N2×X-1]位存在映射关系,X∈[1,Q]。
当存储单元不分区时,存储单元的每一地址单元分别与步骤a1的每个区域中一地址建立对应关系;S230:存储单元与所述Q个区域建立映射关系:与该存储单元的每一地址单元的[N2×(X-1),N2×X-1]位与逻辑空间的第X个区域的对应地址单元存在映射关系,X∈[1,Q]。
二、说明步骤S120的具体实现
当对存储单元进行N2比特访问时,先判断访问地址位于哪一个区域X,然后从存储单元对应地址单元的[N2×(X-1),N2×X-1]位读出数据/写入数据,其中,N1>N2。
若存储单元预先分为两个区域,特殊访问区域和普通访问区域,则先判断访问的逻辑空间地址是否位于逻辑空间的这Q个区域,若是,则可以对其进行N2比特的访问,否则,可以是对其进行普通访问。对存储单元进行N2比特读取数据时,先判断访问地址位于哪一个区域k,然后从特殊访问区域对应地址单元的[N2×(k-1),N2×k-1]位读出数据。对存储单元进行N2比特写入数据时,先判断访问地址位于哪一个区域k,然后将数据写入特殊访问区域对应地址单元的[N2×(k-1),N2×k-1]位中。
若存储单元预先设置一标志位,先检测标志位,若标志位表明对特殊访问区域不进行N2比特的访问,则对特殊访问区域进行指令集支持的访问。所述标志位用于标识对特殊访问区域是进行N2比特的访问还是进行指令集支持的访问。
基于本发明的访问方法,本发明对现有的DSP系统进行改造。
一种数字信号处理系统,用于完成对单位地址数据宽度为N1比特的存储单元进行N2比特的访问,包括DSP内核、存储器管理单元和存储单元,存储器管理单元分别连接DSP内核和存储单元,存储器管理单元还包括映射子单元和访问子单元,其中,
所述映射子单元:存储单元的每一地址单元分别与逻辑空间预先设置的Q个区域的每个区域中一地址存在对应关系,并且存储单元与逻辑空间的Q个区域建立映射关系:该存储单元的每一个地址单元的[N2×(X-1),N2×X-1]位与逻辑空间第X个区域的对应地址单元存在映射关系,X∈[1,Q];
访问子单元:连接映射子单元,用于接收到对存储单元进行N2比特访问的命令时,先判断访问地址位于哪一个区域k,然后从存储单元对应地址单元的[N2×(X-1),N2×X-1]位读出数据/写入数据。
存储单元包括特殊访问区域和普通访问区域,其中,映射子单元中保存的是存储单元的特殊访问区域的每一地址单元分别与逻辑空间预先设置的Q个区域的每个区域中一地址存在的对应关系,并且保存存储单元的特殊访问区域与逻辑空间的Q个区域建立映射的关系,访问子单元是从存储单元的特殊访问区域对应地址单元的[N2×(X-1),N2×X-1]位读出数据/写入数据。
对存储器管理单元的改造,通常是通过软件来实现的。
以下就以对单位地址数据宽度为16比特的存储单元进行8比特的访问为例,具体说明本发明。假设存储单元的容量为64K,则在本发明的存储器管理单元中,改变现有的一对一的映射关系。在应用中总是有一些应用数据是以16位以上的单位来组织,而另一部分是以8位来组织的,为了保持灵活性,将数据存储空间RAM分为两个区域:特殊访问区域和普通访问区域,该两个区域与逻辑空间的映射方案如图4所示。其中普通访问区域还保持原有的一对一映射关系,在图4的灰色区域。特殊访问区域为图4的阴影区域,通过不同的映射配置支持读写各种不同灵活的访问类型。特殊访问区域由参数low_addr和high_addr指定。
在实现过程中,参数low_addr和high_addr可以有DSP动态指定,随时可以根据需求更改。同时设定一个变量byte_en,当此变量为1时,特殊访问区域有效;若byte_en=0,则所有的64K数据RAM空间都按正常的一对一关系来映射。
特殊访问区域对应于逻辑空间的区域[low_addr,high_addr)和区域[low_addr+0x10000,high_addr+0x10000)。此两个区域对应于特殊访问区域的物理空间[low_addr,high_addr)。其映射关系如图5所示。
若逻辑空间地址addr满足addr∈[low_addr+0x10000,high_addr+0x10000),则addr的[7:0]比特映射到物理空间地址addr-0x10000的[15:8]比特;若逻辑空间地址addr满足addr∈[low_add,high_addr),则addr的[7:0]比特映射到物理空间地址addr[7:0]。
因此,在存储器管理单元中,本发明采用了两种映射方式:一般映射方式和特殊映射方式。对于普通访问区域,采用一般映射方式,DSP按照原来的方式访问数据存储器。对于特殊访问区域,读和写可分别选择采用一般映射方式和特殊映射方式,因此组合起来特殊访问方式可分为3种。8位写,8位读;16位写,8位读;8位写16位读。
若特殊写操作定义为8位写,当一个写操作地址addr在(low_addr,high_addr)区间内时,数据的低8位写入数据RAM addr地址的低8位,其高8位保持不变;当一个写操作地址addr在(0x10000+low_addr,0x10000+high_addr)时,数据的低8位写入对应RAM地址(addr-0x10000)的高8位,其低8位数据保持不变。
同理,若特殊区域读操作定义为8位读,当读操作地址addr在[low_addr,high_addr]区间内时,假设数据RAM在地址addr存储的数据为ram[15:0],则读回的数据为{0x00,ram[7:0]};当读地址在[0x10000+low_addr,0x10000+high_addr]时,读回的数据为{0x00,ram[15:8]}。
当内存内的数据只有8个有效位时,采用此模式可以有效的利用存储资源,此时对于DSP来说,相当于在[0x10000+low_addr,0x10000+high_addr]地址空间内增加了一个8比特的RAM。
实施例
本发明可用于和外部数据的交换,可以方便的完成拆包操作。在图像处理等应用中,数据经常为8位并紧密的排列在DSP外部的数据存储器中。当数据调入DSP的内部RAM时,必须采用16位写以保证数据的正确性。此时采用8位读的方式,只需简单的load指令就可以完成数据的拆包,即将高8位和低8位分别读入到不同的通用寄存器中,如图6所示。
16位读/8位写
与8位读/16位写类似,此模式应用于和DSP的外部存储器进行数据交换,可以方便的完成组包操作,如图7所示。DSP将数据从存储单元中以16位方式读出,并以8位的方式写入。
以上公开的仅为本发明的几个具体实施例,但本发明并非局限于此,任何本领域的技术人员能思之的变化,都应落在本发明的保护范围内。
Claims (9)
1、一种数字信号处理系统中访问存储单元的方法,用于完成对单位地址数据宽度为N1比特的存储单元进行N2比特的访问,其特征在于,包括:
(1)建立存储单元与逻辑空间的映射关系
a1:在逻辑空间上设置Q个区域:第一个区域、第二个区域…第Q个区域,其中,Q=N1/N2;
a2:存储单元的每一地址单元分别与步骤a1的每个区域中一地址建立对应关系;
a3:存储单元与所述Q个区域建立映射关系:该存储单元的每一地址单元的[N2×(X-1),N2×X-1]位与逻辑空间的第X个区域的对应地址单元存在映射关系,X∈[1,Q];
(2)当对存储单元进行N2比特访问时,先判断访问地址位于哪一个区域X,然后从存储单元对应地址单元的[N2×(X-1),N2×X-1]位读出数据/写入数据,其中,N1>N2。
2、如权利要求1所述的数字信号处理系统中访问存储单元的方法,其特征在于,
步骤a2之前还包括:将存储单元划分为特殊访问区域和普通访问区域,其中,普通访问区域的每一地址单元与逻辑空间的一地址单元存在一一对应的映射关系;
步骤a2、步骤a3和步骤(2)中所述存储单元是指存储单元的特殊访问区域。
3、如权利要求2所述的数字信号处理系统中访问存储单元的方法,其特征在于,步骤a2之前还包括:预先设置一标志位,用于标识对特殊访问区域是进行N2比特的访问还是进行指令集支持的访问。
4、如权利要求3所述的数字信号处理系统中访问存储单元的方法,其特征在于,步骤(2)还包括:访问存储单元时,先检测标志位,若标志位表明对特殊访问区域不进行N2比特的访问,则对特殊访问区域进行指令集支持的访问。
5、如权利要求2所述的数字信号处理系统中访问存储单元的方法,其特征在于,通过设置Low_add、High_add两个变量将存储单元分为特殊访问区域和普通访问区域,其中,位于[Low_add,High_add)的存储单元为特殊访问区域。
6、如权利要求5所述的数字信号处理系统中访问存储单元的方法,其特征在于,若存储单元的存储容量为JKB时,则
步骤a1中第一个区域为[Low_add,High_add),第二区域为[Low_add+JKB,High_add+JKB),…第Q个区域为[Low_add+JKB×(Q-1),High_add+JKB×(Q-1));
步骤a2中存储单元的特殊访问区域的每一地址单元add分别与第X区域中的add+JKB×(X-1)地址存在一一映射关系,X∈[1,Q]。
7、如权利要求1或6所述的数字信号处理系统中访问存储单元的方法,其特征在于,其中,N1为16,N2为8。
8、一种数字信号处理系统,用于完成对单位地址数据宽度为N1比特的存储单元进行N2比特的访问,包括DSP内核、存储器管理单元和存储单元,存储器管理单元分别连接DSP内核和存储单元,其特征在于,存储器管理单元还包括映射子单元和访问子单元,其中,
所述映射子单元:存储单元的每一地址单元分别与逻辑空间预先设置的Q个区域的每个区域中一地址存在对应关系,并且存储单元与逻辑空间的Q个区域建立映射关系:该存储单元的每一个地址单元的[N2×(X-1),N2×X-1]位与逻辑空间第X个区域的对应地址单元存在映射关系,X∈[1,Q];
访问子单元:连接映射子单元,用于接收到对存储单元进行N2比特访问的命令时,先判断访问地址位于哪一个区域X,然后从存储单元对应地址单元的[N2×(X-1),N2×X-1]位读出数据/写入数据。
9、如权利要求8所述的数字信号处理系统,其特征在于,存储单元包括特殊访问区域和普通访问区域,其中,映射子单元中保存的是存储单元的特殊访问区域的每一地址单元分别与逻辑空间预先设置的Q个区域的每个区域中一地址存在的对应关系,并且保存存储单元的特殊访问区域与逻辑空间的Q个区域建立的映射关系,访问子单元是从存储单元的特殊访问区域对应地址单元的[N2×(X-1),N2×X-1]位读出数据/写入数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200510098796XA CN100351813C (zh) | 2005-09-07 | 2005-09-07 | 数字信号处理系统中访问存储单元的方法及其处理系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200510098796XA CN100351813C (zh) | 2005-09-07 | 2005-09-07 | 数字信号处理系统中访问存储单元的方法及其处理系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1731371A true CN1731371A (zh) | 2006-02-08 |
CN100351813C CN100351813C (zh) | 2007-11-28 |
Family
ID=35963729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200510098796XA Active CN100351813C (zh) | 2005-09-07 | 2005-09-07 | 数字信号处理系统中访问存储单元的方法及其处理系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100351813C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104021086A (zh) * | 2014-05-26 | 2014-09-03 | 西安交通大学 | 一种8位单片机读写16位存储单元ram的实现方法 |
WO2020103568A1 (zh) * | 2018-11-23 | 2020-05-28 | 中兴通讯股份有限公司 | Dsp处理器、系统以及外部存储空间访问方法 |
CN112363959A (zh) * | 2021-01-14 | 2021-02-12 | 北京欣博电子科技有限公司 | 一种数据寻址方法、存储装置、芯片和数据存储系统 |
CN115827787A (zh) * | 2023-02-15 | 2023-03-21 | 仁通融合(南京)信息技术有限公司 | 一种互联网云智库管理方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3181307B2 (ja) * | 1991-04-25 | 2001-07-03 | 株式会社東芝 | 命令処理装置 |
JPH0934866A (ja) * | 1995-07-18 | 1997-02-07 | Nec Corp | マイクロコンピュータ |
US6189090B1 (en) * | 1997-09-17 | 2001-02-13 | Sony Corporation | Digital signal processor with variable width instructions |
-
2005
- 2005-09-07 CN CNB200510098796XA patent/CN100351813C/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104021086A (zh) * | 2014-05-26 | 2014-09-03 | 西安交通大学 | 一种8位单片机读写16位存储单元ram的实现方法 |
CN104021086B (zh) * | 2014-05-26 | 2016-12-07 | 西安交通大学 | 一种8位单片机读写16位存储单元ram的实现方法 |
WO2020103568A1 (zh) * | 2018-11-23 | 2020-05-28 | 中兴通讯股份有限公司 | Dsp处理器、系统以及外部存储空间访问方法 |
US11782846B2 (en) | 2018-11-23 | 2023-10-10 | Zte Corporation | Digital signal processor, DSP system, and method for accessing external memory space |
CN112363959A (zh) * | 2021-01-14 | 2021-02-12 | 北京欣博电子科技有限公司 | 一种数据寻址方法、存储装置、芯片和数据存储系统 |
CN115827787A (zh) * | 2023-02-15 | 2023-03-21 | 仁通融合(南京)信息技术有限公司 | 一种互联网云智库管理方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100351813C (zh) | 2007-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7669033B2 (en) | Pretranslating input/output buffers in environments with multiple page sizes | |
US8799621B2 (en) | Translation table control | |
US20100030997A1 (en) | Virtual memory management | |
JP5868429B2 (ja) | 領域に基づくガベージ・コレクタを用いてクラスを漸進的にアンロードするための方法、コンピュータ・プログラム製品、および装置 | |
AU2007239066B2 (en) | Describing and querying discrete regions of flash storage | |
US20080098195A1 (en) | Memory system including flash memory and mapping table management method | |
US20090222618A1 (en) | Memory system and block merge method | |
CN1717645A (zh) | 用于多线程处理器性能控制的装置和方法 | |
EP2941707B1 (en) | Shared and managed memory unified access | |
US9697111B2 (en) | Method of managing dynamic memory reallocation and device performing the method | |
US7260674B2 (en) | Programmable parallel lookup memory | |
CN100351813C (zh) | 数字信号处理系统中访问存储单元的方法及其处理系统 | |
WO2024036985A1 (zh) | 存储系统及其计算存储处理器、固体硬盘和数据读写方法 | |
US9262162B2 (en) | Register file and computing device using the same | |
US20050022192A1 (en) | Apparatus and method for simultaneous multi-thread processing | |
WO2006080897A1 (en) | Improvements in and relating to memory updating | |
KR100463205B1 (ko) | 시퀀셜 버퍼를 내장하여 디에스피의 데이터 억세스 성능을향상시키는 컴퓨터 시스템 및 그 컴퓨터 시스템의 데이터억세스 방법 | |
CN1269043C (zh) | 内存地址的重新映射方法 | |
CN110362509B (zh) | 统一地址转换方法与统一地址空间 | |
CN1551232A (zh) | 用于增强高速数据存取中刷新操作的半导体存储装置 | |
JP2001256104A (ja) | 情報処理装置 | |
US20230140158A1 (en) | Integrated circuit and configuration method thereof | |
US11442643B2 (en) | System and method for efficiently converting low-locality data into high-locality data | |
CN114063917B (zh) | 快速读取程序数据的方法和微控制器 | |
JP5958195B2 (ja) | 仮想記憶管理システム、仮想記憶管理装置、仮想記憶初期化方法および仮想記憶初期化プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |