CN1710810A

CN1710810A - 并联重叠频域数字滤波器阵列

Info

Publication number: CN1710810A
Application number: CN 200510014242
Authority: CN
Inventors: 苏飞
Original assignee: Tianjin Tongguang Samsung Electronics Co Ltd
Current assignee: Tianjin Samsung Electronics Co Ltd
Priority date: 2005-06-30
Filing date: 2005-06-30
Publication date: 2005-12-21

Abstract

本发明提供了一种并联重叠频域数字滤波器阵列，其特征是由带延迟窗的重叠频域数字滤波器单元并联组成。信号输入并经过每个滤波器单元后直接得到各个单元的输出。阵列的每一级单独构成重叠数字滤波器单元，每个单元由延迟单元、乘法器和加法器构成，系统的传输特性是由每个子单元特性组成的阵列所决定。该滤波器可广泛应用于数字信号处理领域，尤其是在数字图象处理方面，可提供更为精确的频带划分。特别适用于数字电视中后处理单元，尤其对数字图象的边缘检测，频谱分析，数据压缩处理等方面效果非常显著。充分开发了器件的高性能特性，从而可减少电路设计中原有器件的数量，简化电路，降低成本。

Description

并联重叠频域数字滤波器阵列

技术领域

本发明涉及一种数字电子设备中广泛应用的滤波器阵列，特别涉及一种由带延迟窗重叠频域数字滤波器并联组成的阵列。

背景技术

数字滤波器组在语音编码和多路复用中有着广泛的应用，其后由于多速率信号处理理论的发展和子带编码技术的广泛应用，滤波器组理论在三十多年的时间里得到了充分的发展，许多新的理论和设计方法不断涌现。在数字滤波器组设计中，对如何消除这些失真人们已作了大量的研究，其中完全消除混叠失真是个重要任务。最初有关滤波器组的研究多集中在正交镜像及半边带FIR滤波器组的设计和实现，采用窗函数或时域法来实现，但这些方法很难控制滤波器组的重建误差。这主要是在设计滤波器组的过程中，无法有效控制滤波器传输特性，电路中使用的器件数和复杂度就会增加，成本相应上升。本申请人已在申请的中国专利200420029635.6、200420029634.1、200420029633.7中公开了带延迟窗的重叠频域数字滤波器，在一定程度上解决了滤波器衰减小和过渡带宽的问题，但在实际应用中为了得到不同特性的信号输出需要进行多次滤波操作，故对于某些应用要求较高的场合仍存欠缺。

发明内容

本发明的目的在于克服上述不足之处，提供一种可以控制各单元特性的并联重叠频域数字滤波器阵列，各单元将通带和阻带内波纹数目降至更低；并降低波纹幅度，减少频谱渗漏；减少旁瓣干扰，增强谱分解能力；在同样阶数的条件下得到很窄的过度带宽度，减少频谱遗漏。

为实现上述目的本发明所采用的技术方案是：一种并联重叠频域数字滤波器阵列，其特征在于由N个带延迟窗的重叠频域数字滤波器单元并联组成；其中每个单元有相同的信号输入，不同特性的信号输出；每个单元有各自的延迟D_i，延迟时间可以相同也可以不同，任何时刻的输入x(n)经过阵列的总体延迟

处理后得到对应的输出；每个单元有各自的传输特性H_i。

所述N个重叠频域数字滤波器单元可以集成在一个芯片中。

所述N个重叠频域数字滤波器单元可以是串联重叠频域数字滤波器阵列。

所述每个重叠频域数字滤波器单元延迟窗由无窗、单窗或中心对称时间窗卷积生成。

所述对经过N个并联重叠频域数字滤波器单元的处理方法称为重叠串行处理并简记为P-O。

所述N个重叠频域数字滤波器单元可以集成在一个芯片中SFPO，芯片有1个信号输入PIN，N个信号输出PIN，一个同步控制PIN用于对称延迟窗的生成，并有时钟控制PIN且有Nmax{M_i}个控制窗单元序列的寄存器单元。

所述各单元传输特性组成的传输特性阵列可以单独集成在一个模块中实现，控制每个单元传输特性的信号包括一个表征滤波器类别的PIN，一个表征滤波器特性的PIN，一个表征滤波器阶数的PIN。

本发明的有益效果是：由于采用并联结构，它所具有的重要特性是并联的每个单元可以采用串联阵列提高系统性能，以保证在过渡带宽度没有改变的情况下，阻带最小衰减比非阵列重叠数字滤波器的最小衰减得到改善，改善的幅度正比于滤波器阶数；其次可以方便地设计不同并联单元的传输特性，同时并行得到多路不同特性输出，方便用户根据需要进行选择。

附图说明

图1是2阶并联无窗重叠频域数字滤波器阵列结构示意图；

图2是2阶并联无窗重叠频域数字滤波器阵列低通特性曲线图；

图3是2阶并联无窗重叠频域数字滤波器阵列高通特性曲线图；

图4是2阶并联单窗重叠频域数字滤波器阵列结构示意图；

图5是2阶并联单窗重叠频域数字滤波器阵列低通特性曲线图；

图6是2阶并联单窗重叠频域数字滤波器阵列高通特性曲线图；

图7是2阶并联双窗重叠频域数字滤波器阵列结构示意图；

图8是2阶并联双窗重叠频域数字滤波器阵列低通特性曲线图；

图9是2阶并联双窗重叠频域数字滤波器阵列高通特性曲线图；

图中：Z^-1是延迟单元，是乘法单元，是加法单元，H_i，j，i＝0，1，2；j＝0，1，2，3；是第i单元的传输特性。

具体实施方式

以下结合附图和较佳实施例，对依据本发明提供的具体实施方式、结构、特征详述如下：

参见图1至图9，一种并联重叠频域数字滤波器阵列，其特征在于由N个带延迟窗的重叠频域数字滤波器单元并联组成，输入为1，输出为N；其中每个单元有相同的信号输入，不同特性的信号输出；每个单元有各自的延迟D_i，延迟时间可以相同也可以不同；每个单元有各自的传输特性H_i。每个单元由加法器、乘法器、延迟单元、DFT变换单元和延迟窗组成的重叠频域数字滤波器。H_i是单元系统传输特性，可根据需要分别设置为0或1以决定需要的信号频率成分及不需要的部分，滤波器的分辨率由单元阶数M来决定。

并联重叠频域数字滤波器阵列，N个重叠频域数字滤波器单元可以集成在一个芯片SFPO中。

并联重叠频域数字滤波器阵列中的单元，可以是无窗、单窗或双窗重叠数字数字滤波器。对于带延迟窗重叠频域数字滤波器输入信号要先进行延迟窗和间隔N点相加单元处理，且延迟窗可以改变。理论和实验已证明，为保持滤波器线性特性，要求延迟窗由两个相同的中心对称的三角窗卷积生成。

为保持最小的均方误差，延迟窗单元是中心对称的类余弦窗。

芯片SFPO有1个信号输入PIN，N个信号输出PIN，一个同步控制PIN用于对称延迟窗的生成，并有时钟控制PIN且有Nmax{M_i}个控制窗单元序列的寄存器单元。

各单元传输特性组成的传输特性阵列可以单独集成在一个模块中实现，控制每个单元传输特性的信号包括一个表征滤波器类别的PIN，一个表征滤波器特性的PIN，一个表征滤波器阶数的PIN。

理论和实验证明，为了保持滤波器的线性性和最小误差，系统各单元应该具有相同的延迟窗结构。对图7中的延迟窗应由两个相同的中心对称三角窗卷积生成，延迟窗关于中心对称，延迟窗的形状应为类余弦形状。系统的实现可以用一片芯片完成，包含两个模块：N个并联单元集成在模块SFPO中，模块有1个输入和N个输出；集成H单元处理，用于控制每个单元滤波器类别，滤波器特性和滤波器阶数；并带有用于扩展功能的接口。

由于初始状态各个延迟单元的值为零，所以从系统运行开始到第N-2系统单位时间得到的N-2输出都是不准确，因此应舍去不用。从第N-1时刻开始，系统将产生正确的输出。直到最后N个数据时，又会产生不正确输出。为减少边界误差，理论已证明，采用偶对称的方式来进行延迟单元的初始化。

由图2、图3、图5、图6、图8和图9特性曲线可以看出，并联重叠频域数字滤波器阵列带内的波纹明显减少，从而降低了频率遗漏，波纹主要集中在过渡带边缘，且提供了方便的特性选择以形成滤波器组。

并联重叠频域数字滤波器阵列在对需要实时切换或改变滤波器频率响应的场合，例如频率自适应滤波，自适应图象隐错等方面有重要意义。在信号内插、数据压缩和除噪等领域都有良好的应用前景。例如：

(1)图像内插

可以证明重叠法比非重叠法恢复的亚奈采样图象有更高的信噪比；带窗模板的特性优于无窗模板；当图象的高频成分较少时，利用重叠法模板可以很好地恢复图象，图象信噪比提高近10dB；当高频成分丰富时，恢复得到的图象信噪比较低，但利用加窗模板使得结果得到改善。

(2)频谱分析

传统加窗谱分析中只有矩形窗可以分辨出两个频率正弦信号，而P-O方法可以做分辨，尽管幅度估计误差都大于矩形加窗，但P-O方法得到的两谱几乎彻底分开而传统方法得到的两谱几乎不可以分开。另一方面，P-O方法得到的噪声谱的均值和方差都小于传统方法，因此降低了噪声的影响同时对噪声的谱也有了较好的估计。

(3)自适应信号处理

并联重叠频域数字滤波器阵列是将并联重叠滤波思想和LMS算法相结合的P-O LMS算法。采用P-O LMS得到信号的稳态误差小于传统方法。

(4)信号滤波

在传统频率域数字滤波器中，对长输入信号采用分段处理方式，即分段的输入产生分段的输出。这样处理的方法一般有两种：重叠相加法和重叠保留法。由于信号的分段输入和输出，频域中的系数特性并不能表示系统的整体传输特性。物理意义的不明显很难根据要求设计所需的滤波器，而且在信号的分段处会出现较大的混叠失真，重叠保留法在一定意义上减小了这种误差，但要以消耗内存为代价。另一方面，信号分段长度的选择也必须兼顾计算量大小和处理效果两方面。本发明是一种新的可连续输入输出的频率域滤波器。

(5)在SCALER和DNIE中的应用

在SCALER和DNIE中，滤波器得到广泛应用，如对数字图象的高低频分解，图象的自适应除噪，图象增强等对要设计滤波器的使用，因此采用并联重叠频域数字滤波器阵列代替传统的数字滤波器效果非常显著。

Claims

1、一种并联重叠频域数字滤波器阵列，其特征在于由N个带延迟窗的重叠频域数字滤波器单元并联组成；其中每个单元有相同的信号输入，不同特性的信号输出；每个单元有各自的延迟D_i，延迟时间可以相同也可以不同，任何时刻的输入x(n)经过阵列的总体延迟

处理后得到对应的输出；每个单元有各自的传输特性H_i。

2、根据权利要求1所述的并联重叠频域数字滤波器阵列，其特征在于所述N个重叠频域数字滤波器单元可以集成在一个芯片中。

3、根据权利要求1所述的并联重叠频域数字滤波器阵列，其特征在于所述N个重叠频域数字滤波器单元可以是串联重叠频域数字滤波器阵列。

4、根据权利要求1所述的并联重叠频域数字滤波器阵列，其特征在于所述每个重叠频域数字滤波器单元延迟窗由无窗、单窗或中心对称时间窗卷积生成。

5、根据权利要求1所述的并联重叠频域数字滤波器阵列，其特征在于所述对经过N个并联重叠频域数字滤波器单元的处理方法称为重叠串行处理并简记为P-O。

6、根据权利要求1所述的并联重叠频域数字滤波器阵列，其特征在于所述N个重叠频域数字滤波器单元可以集成在一个芯片中SFPO，芯片有1个信号输入PIN，N个信号输出PIN，一个同步控制PIN用于对称延迟窗的生成，并有时钟控制PIN且有Nmax{M_i}个控制窗单元序列的寄存器单元。

7、根据权利要求1或6所述的并联重叠频域数字滤波器阵列，其特征在于所述各单元传输特性组成的传输特性阵列可以单独集成在一个模块中实现，控制每个单元传输特性的信号包括一个表征滤波器类别的PIN，一个表征滤波器特性的PIN，一个表征滤波器阶数的PIN。