CN1710567A - 时序电路等价验证的方法 - Google Patents

Abstract

本发明属于超大规模集成电路技术领域，具体为一种时序电路等价验证的方法。本发明利用可满足问题算法作为引擎，以时间帧展开的验证算法为框架，结合了数学归纳法、不可满足子集提取和结构不动点等验证技术。步骤包括：生成初始结构不动点集合、对电路组合部分按时间帧展开、对结构不动点的验证等。其中，帧展开过程中采用了准动态约束生成算法，验证过程中采用了改进的可满足问题算法，大大提高了时序电路等价验证的效率。

Description

时序电路等价验证的方法

技术领域

本发明属于超大规模集成电路技术领域，具体涉及一种超大规模集成电路中时序电路的等价验证方法。

背景技术

超大规模集成电路发展到现在，单个芯片上已经能集成几百万门甚至千万门的电路。设计这样的电路是个十分复杂的问题，要验证其正确性更是个十分困难的问题。大家知道做一次芯片试制要花费几万至几十万美元。如果不能验证其100％的正确，只要有一、二个错误的芯片，就去进行试制，不仅造成经济上的巨大损失，也带来上市时间的损失。所以完成设计后的大规模集成电路芯片必须验证其正确性，只有做到100％正确，才能进行试制性投片。目前验证所需要的时间大约是设计时间的二倍，其难度可想而知。这里所说的验证是功能验证，学术上称之为形式验证。即检查设计的电路功能是否就是原来设想要实现的功能。

时序电路等价验证是形式验证领域的瓶颈问题之一。电路的等价验证主要分组合电路的等价验证和时序电路的等价验证。组合电路的等价验证虽然从理论上也是属于NP完全问题，但是由于在实际应用中，待比较电路存在相似性，组合电路等价验证的复杂性可以大大降低。然而时序电路等价验证不同，所涉及的难点也比较多。除了待验证电路同步问题，多时钟问题之外，最主要困难在于时序电路的状态问题。从理论上说，时序电路的状态数目随着电路的寄存器(存储单元)数目增长而呈指数增长。往往状态数目比电路本身的元件数目要大很多。因此到目前为止，受到可处理状态数目的限制，时序电路的可验证规模(指电路的元件数目)远小于组合电路的可验证规模。近年来，由于验证引擎的快速发展，如可满足性问题算法的发展，改变了原先传统时序电路的验证方法，使时序电路的可验证规模得到了进一步的提高。

时序电路的等价定义可以有很多种，本发明所涉及的时序电路的等价定义是建立在有限状态机上的所谓等价初始状态对定义。一个时序电路的有限状态机通常用一个六元组表示M＝(I，O，S，s⁰，δ，λ)，其中I和O分别代表输入和输出变量集，S是状态集合，s⁰为初始状态集，δ和λ则代表状态转移关系和输出函数。所谓初始状态对等价，是指对于待验证的两个电路的初始状态对s₁ ⁰和s₂ ⁰，在任意输入序列π下，输出始终相等：λ₁(s₁，π)≡λ₂(s₂，π)。其等价的推论是，对于待验证电路的所有初始状态可达的状态，输出在任意输入下始终相等。目前国际上对于求解时序电路等价验证的算法大致可以分成两种类型，一是基于状态遍历的算法，另一类是基于状态搜索的算法。基于状态遍历的算法属于传统的时序电路等价验证算法。其基本原理是利用有限状态机的传输函数不断计算从初始状态出发的所有可达状态集合。并将集合用布尔函数形式加以保存。然后根据计算得到的可达状态集合，验证输出是否相等。然而该算法下，传输函数的建立、下一状态集合计算、状态集合的保存等三个重要步骤上，都会遇到内存爆炸问题。这是因为传统的三个步骤所使用的引擎是二分决策图(BDD，Binary Decision Diagram)。随着算法的发展，前两个步骤都逐步的使用其他引擎加以代替，但是状态集合的保存始终是一个瓶颈问题。而最近由于可满足性算法引擎的发展，基于状态搜索的算法逐步成为时序电路等价验证的主流算法。其基本思想在于，对于所有使输出不想等的状态，时序地搜索它们是否是初始状态可达的。在算法过程中，一般不用保留状态集合，与基于状态遍历的算法相比，大大降低了算法的空间复杂性。使用可满足性算法引擎的基于状态搜索的算法首先在模型检查中提出，用于等价验证的研究不是很多。考虑到逻辑层等价验证的特殊性，如何利用逻辑层等价验证时电路的相似性降低算法的时间复杂性，便能进一步的提高时序电路可验证的规模。

发明内容

本发明的目的在于提出一种可以处理规模较大的时序电路等价验证的方法。

本发明提出的时序电路等价验证方法，是利用可满足性算法作为引擎问题，以时间帧展开的验证算法为框架，结合了数学归纳法、不可满足子集提取和结构不动点这三个验证技术。

其步骤如下：

(1)生成初始结构不动点集合。通过时序电路的模拟过程生成，其步骤为：

(a)将待验证的两个电路的输入对应相连，构成所谓的乘积电路(见附图1(a))；

(b)在对应输入上加入随机产生的向量；

(c)根据输入向量，计算电路各个内部节点的逻辑值。根据节点逻辑值的变化，将具有相同变化的节点分在一个组，并删去只有一个节点的组，就构成了初始结构不动点集合。

(2)帧展开，将电路的组合部分按寄存器节点的输入输出进行时间帧展开，其步骤为：

(a)将电路组合部分向前展开一帧，即新展开的一帧为第一帧，以前展开的第一帧就为第二帧，依次类推。将该帧对应的组合逻辑转换成合取范式加入到可满足问题算法引擎中；

(b)将初始状态对应的合取范式从原来的第一帧加到这个新产生的第一帧中；

(c)将结构不动点构成的合取范式也同电路组合逻辑一样复制一份加入到可满足问题算法引擎中；

(d)利用状态约束生成算法，生成新的状态约束加入到可满足算法引擎中；

(e)在可满足问题算法引擎中，撤销最后一帧中的结构不动点构成的合取范式。

(3)结构不动点验证，其步骤为：

(a)将帧展开后所形成的合取范式分组，

(b)将结构不动点中取出一对需要验证的等价点，构成合取范式，并赋予临时的组别，加入到可满足问题算法引擎中；

(c)调用可满足问题算法引擎；

(d)根据可满足问题算法引擎的结果，区分验证的节点是否需要从结构不动点中删除；

(e)穿插在上述过程中的初始状态无关节点对的分离。

本发明所采用的数学归纳法、不可满足子集提取和结构不动点技术，都体现在对每个结构不动点中的节点验证的过程中。当所有的节点都符合初始状态无关的条件后，时序电路的验证结果也就产生了。即当所有的输出配对点都在结构不动点中时，验证表明电路是等价的。如果有输出配对点不在结构不动点中，则表明电路是不等价的。同时可以根据可满足的结果，给出不等价的一组赋值，这表明的使电路不等价的输入输出及和寄存器的关系。

附图说明

图1为时间帧展开示意图。其中图1(a)为待验电路构成的乘积电路示意图，图1(b)为乘积电路组合部分按时间帧展开图示。

图2为两种方法随帧展开长度的运行时间比较。

具体实施方式

下面进一步描述本发明的实施方式

本发明主要包含有如下一些过程：

1、初始结构不动点生成过程

要验证电路输出是否时序等价，必须利用电路内部的相似性。就是所谓的结构不动点，也称为电路内部的等价点。所以验证一开始，必须先生成结构不动点的初始集合，以便在后面的验证过程中逐步删除不等价的节点，直至最后验证成功。这个初始集合主要是通过时序电路的模拟过程获得。又可以分成以下几个步骤：

(a)将待验证的两个电路的输入对应相连，构成所谓的乘积电路(见附图1(a))；

(b)在对应输入上加入随机产生的向量；

(c)根据输入向量，计算电路各个内部节点的逻辑值。根据节点逻辑值的变化，将具有相同变化的节点分在一个组，并删去只有一个节点的组，就构成了初始结构不动点集合。

2、帧展开过程

在验证过程中，电路的组合部分根据需要，必须按寄存器节点的输入输出进行时间帧的展开。电路展开的示意图可见附图1(b)。这中间包含的步骤有：

(a)将电路组合部分向前展开一帧，即新展开的一帧为第一帧，以前展开的第一帧就为第二帧，依次类推。将该帧对应的组合逻辑转换成合取范式加入到可满足问题算法引擎中；

(b)将初始状态对应的合取范式从原来的第一帧加到这个新产生的第一帧中；

(c)将结构不动点构成的合取范式也同电路组合逻辑一样复制一份加入到可满足问题算法引擎中；

(d)利用准状态约束生成算法，生成新的状态约束加入到可满足算法引擎中；

(e)在可满足问题算法引擎中，撤销最后一帧中的结构不动点构成的合取范式。

3、结构不动点验证过程

帧展开完毕后，就需要对结构不动点中的节点进行新一轮的验证。该过程是本方法中的重点，它主要步骤为：

(a)将帧展开后所形成的合取范式分组。具体可作如下分组：由每个帧的组合逻辑转换形成的可满足性问题子句分别对应成组；每个帧中(除了新展开的帧)的等价点对转换形成的子句分别对应成组；初始状态转换形成的子句对应成组；独立状态约束转换形成的子句对应成组，并且这个组不参加不可满足子集的提取；

(b)将结构不动点中取出一对需要验证的等价点，构成合取范式，并赋于临时的组别，加入到可满足问题算法引擎中；

(c)调用可满足问题算法引擎。本发明可采用对原可满足问题算法的修改算法，该算法的修改之处在于简化它的提取不可满足子集的功能。即①修改了其中的变量的决策顺序，将变量决策顺序按其在电路中的帧数来定。帧数高的变量优先选择，同帧数的变量按原来引擎的策略定。②并根据子句组别记录学习子句的依赖关系。这样，引擎计算得到的不可满足子集是以组别形式给出的。

(d)根据可满足性问题算法引擎的结果，区分验证的节点是否需要从结构不动点中删除。验证的节点对可以分成三类：①结果是可满足的。这表示验证的节点对是不等价的，必须将他们从结构不动点中分离；②结果是不可满足的，但不可满足子集包含初始状态子句组。称之为初始状态相关节点对。它表示在当前展开的帧数下，节点对是等价的；③结果是不可满足的，且不可满足子集不包含初始状态子句组。称之为初始状态无关节点对。它表示在当前结构不动点约束下，节点对是时序等价的。

(e)最后一个是穿插在上述过程中的初始状态无关节点对的分离过程。具体来说就是将初始状态无关节点对从验证节点对中分离开来，在以后帧展开过程中先暂时不验证这些节点对，直到结构不动点中所有节点对都是初始状态无关节点对。然后对这些节点对再进行验证。

4、准动态约束生成过程

上述过程2中提到动态约束生成算法，在本发明中可采用准动态约束生成算法，以进一步提高验证速度，具体来说就是根据寄存器节点的配对情形逐步加入约束子句。即对于暂时认为等价的寄存器，只选择其中的一个寄存器的节点加入到唯一状态约束中来。比如((latch₁，latch₂，latch₃)∈Q)，表示这三个寄存器是暂时认为等价的。那么只需要选择其中一个寄存器的节点(如latch₁)加入到唯一状态约束中就能满足要求。随着在验证过程中结构不动点的逐渐细化，如果有寄存器节点从结构不动点中分出(如(latch₁，latch₃) Q)，这时再将相关的寄存器节点(latch₃)增加到唯一状态的约束中来。

独立状态约束是帧展开算法中不可少的约束。但是由该约束所形成的可满足性问题的子句数目随着展开帧数的增加而平方增长。其增长的速度和所形成子句的规模都影响了可满足性算法引擎的验证速度。采取准动态约束策略后，虽然约束本身还是平方增长的，但是由于节点数目的降低，也可以大大减少所形成的子句数目。对于一般的验证环境，如果寄存器配对确实存在，则所形成的子句规模比不采用该策略时要小一倍以上。

根据上述描述，本发明方法的算法伪代码如下，我们将算法用C编程语言实现，并结合在时序电路验证工具VIS上。

算法：改进的基于时间帧展开的时序电路等价验证算法

输入：待比较电路C1，C2；Sat_solver：

输出：电路是否时序等价；

{

  /^*严利用模拟得到初始的匹配点集合^*/

1  Q₀＝SequentialSimulation(C1，C2)；Q_fix＝φ；

2  将初始状态加入SAT；

3  k＝1；

4  while(true)(

5    将电路扩展到k帧加入SAT；

6    将CNF(Q_k)和CNF(Q_fix)放入各帧中；

7     根据措施二以及Q_k和Q_fix选择寄存器节点，产生唯一状态约束并加入SAT；

8     foreach(x₁，x₂)∈Q_k(

9        Q_tmp＝φ；

10       DumpToSAT(Sat_Solver，CNF(x₁≠x₂)，2^*k+2)；

11       SAT_SOLVE(Sat_Solver)；

12       if初始状态无关{

               /^*措施三，初始状态无关匹配点分离^*/

13             Q_tmp＝Q_tmp∪{(x₁，x₂)}；

            }

14          else if可满足{

15            Q_k＝Q_k-{(x₁，x₂)}；

            }

         }

16       if Q_k有变化continue；

17       Q_fix＝Q_fix∪Q_tmp；

18       Q_k+1＝Q_k-Q_fix；

$19----\mathrm{if}((o_{c1}^k,o_{c2}^k)\∉Q_k$ 或 $(o_{c1}^k,o_{c2}^k)\∉Q_{\mathrm{fix}})\mathrm{return\; DIFF};$

20       if Q_k+1＝φbreak；

21       k++；

      }

$22----\mathrm{if}((o_{c1}^k,o_{c2}^k)\∉Q_{\mathrm{fix}})\mathrm{return\; DIFF};$

23    return EQUAL；

}

对于评价算法的效果，除了选择国际上通用的测试实例集合(ISCAS89)外，还需要区别待验证电路之间的关系。一般是将原电路做一定的优化，将所得到的优化后电路与原电路进行等价验证以显示算法效果。然而优化有很多种类。为了体现时序电路的优化特点，我们使用综合优化工具SIS中的两个命令对电路进行时序优化。这样优化，即使将两个电路的寄存器按命名对应连接，也不能使用组合等价验证工具进行验证。本发明提出的方法记做FESD和FESDI。由于没有可共对比的公开程序，我们根据数学归纳法思想同样实现了等价验证算法共对比。运用的典型算例和运行结果见下表。

	IB	IBSD	FESD	FESDI
					s1196	3.54	2.22	1.04	1.06
s1238	3.76	2.45	1.2	1.31
					s1488	22.56	6.96	22.01	10.32
s1494	26.4	2.71	12.07	14.17
					s208	0.8*	0.09	0.04	0.04
s27	0.02	0.01	0.01	0
					s298	28.87*	1.34	0.68	0.69
s298gate	29.32*	1.34	0.64	0.7
					s344	1.01	0.92	1.45	1
s349	1	0.86	2.02	1.08
					s382	10.12*	70.37*	9.6*	1.2
s386	3	0.34	0.56	0.41
					s400	11.1*	73.82*	10.03*	0.95
s420	2.27*	1.43	0.45	0.44
					s444	17.99*	59.98*	10.28*	1.23
s499	0.24	1.74	2.14	2.11
					s510	6.83	2.2	3.21	1.91
s526	14.23*	76.54*	10.84*	2.88
					s526n	14.1*	87.05*	10.68*	4.04
s641	＞2000	1.23	0.25	0.24
					s713	＞2000	1.37	0.26	0.23
s820	1056.03	4.24	3.9	2.64
					s832	1159.69	4.09	3.61	3.01
s953	0.02	0.25	0.03	0.04
					s967	＞2000	4.33	5.16	3.24
s991	61.33*	1.51	0.68	0.76

附图2是对于其中一个例子进行验证时随着帧展开的数目，运行时间的变化。由此本发明的算法运行时间增长比基于数学归纳法的算法要缓和得多。

因此，使用本发明方法，在验证逻辑层的时序电路等价问题时效率大大提高了。

Claims (4)

1、一种时序电路等价验证的方法，其特征在于具体步骤如下：

(1)生成初始结构不动点集合，通过时序电路的模拟过程生成，其步骤为：

(a)将待验证的两个电路的输入对应相连，构成所谓的乘积电路；

(b)在对应输入上加入随机产生的向量；

(c)根据输入向量，计算电路各个内部节点的逻辑值，根据节点逻辑值的变化，将具有相同变化的节点分在一个组，并删去只有一个节点的组，就构成了初始结构不动点集合。

(2)帧展开，将电路的组合部分按寄存器节点的输入输出进行时间帧展开，其步骤为：

(a)将电路组合部分向前展开一帧，即新展开的一帧为第一帧，以前展开的第一帧就为第二帧，依次类推；将该帧对应的组合逻辑转换成合取范式加入到可满足问题算法引擎中；

(b)将初始状态对应的合取范式从原来的第一帧加到这个新产生的第一帧中；

(c)将结构不动点构成的合取范式也同电路组合逻辑一样复制一份加入到可满足问题算法引擎中；

(d)利用状态约束生成算法，生成新的状态约束加入到可满足算法引擎中；

(e)在可满足问题算法引擎中，撤销最后一帧中的结构不动点构成的合取范式；

(3)结构不动点验证，其步骤为：

(a)将帧展开后所形成的合取范式分组，

(b)将结构不动点中取出一对需要验证的等价点，构成合取范式，并赋予临时的组别，加入到可满足问题算法引擎中；

(c)调用可满足问题算法引擎；

(d)根据可满足问题算法引擎的结果，区分验证的节点是否需要从结构不动点中删除；

(e)穿插在上述过程中的初始状态无关节点对的分离。

2、根据权利要求1所述的方法，其特征在于所述可满足问题算法引擎采用原可满足问题算法的改进算法：

(1)将变量决策顺序按其在电路中的帧数来定，帧数高的变量优先选择，同帧数的变量按原来引擎的策略定；

(2)根据子句组别记录学习子句的依赖关系。

3、根据权利要求1所述的方法，其特征在于在结构不动点验证过程中，对验证的节点对分为3类：①结果是可满足的，这表示验证的节点对是不等价的，必须将他们从结构不动点中分离；②结果是不可满足的，但不可满足子集包含初始状态子句组，称之为初始状态相关节点对，它表示在当前展开的帧数下，节点对是等价的；③结果是不可满足的，且不可满足子集不包含初始状态子句组，称之为初始状态无关节点对，它表示在当前结构不动点约束下，节点对是时序等价的。

4、根据权利要求1所述的方法，其特征在于所述的帧展开过程中的动态约束生成算法采用准动态约束生成算法：根据寄存器节点的配对情形逐步加入约束子句，即对于暂时认为是等价的寄存器，只选择其中一个寄存器的节点加入到唯一状态约束中来；随着验证过程中结构不动点的逐渐细化，如果有寄存器节点从结构不动点中分离出，这时再将相关的寄存器节点增加到唯一状态的约束中来。

Images