CN1652075A - 用于有限域的有效vlsi结构的系统和方法 - Google Patents

Abstract

本发明涉及用于执行算术运算的方法和系统。根据本发明的结构在对偶基上的合成域执行算术运算。基域运算是在对偶基下执行的。因此，所提出的结构具有合成域和对偶基处理的优点、区域效率和时间效率。而且，如果通过位串行运算执行基域GF(2ⁿ)运算，那么合成域GF((2ⁿ) ^k)运算的总处理量将会是在有限域GF(2^m)(m＝n·k)中所实现运算之处理量的两倍。

Description

用于有限域的有效VLSI结构的系统和方法

本申请要求2003年7月3日申请的美国临时申请第60/484,312号的权益，该申请在此被全部引用作为参考。

技术领域

本发明一般地涉及一个用于有限域算术算符(arithmetic operator)的结构。更具体地，本发明涉及一个用于适合实现VLSI的有限域乘法器和除法器(求幂运算器)的结构。

背景技术

有限域算法已经在数字通信系统中广泛应用，包括密码术和信道编码。例如，有限域算法可以使用在纠错应用中，如DVD、CD-ROM、千兆以太网、ADSL/VDSL、电缆调制解调器、以及在信道均衡中处理误差。可选择地，有限域可以使用在安全应用中，例如椭圆曲线密码术。

图1是一个传统有限域GF(2^m)的示意图。有限域GF(2^m)130包括2^m个元素。GF(2^m)是素域GF(2)110的扩域，它具有元素0和1。所有的有限域在与其相关的GF(2)上包含一个零元素、一个单位元素、一个本原元素α和至少一个本原不可约多项式120，p(x)＝x^m+p_m-1x^m-1+p_m-2x^m-2+……+p₁x+p₀。正如在本申请中所使用的那样，下列运算“+”和“.”分别表示逻辑XOR和AND运算。

本原元素α生成GF(2^m)的所有非零元素，并且是本原多项式p(x)的根，使得GF(2^m)＝＞p(α)＝0。GF(2^m)的非零元素可以以两种形式表示，即指数形式和多项式形式。在指数形式(例如幂表示法)中，它们可以表示为本原元素α的幂，即

$\mathrm{GF}\left(2^m\right)=\{0,{\mathrm{\α}}^1,{\mathrm{\α}}^2,\·\·\·{,\mathrm{\α}}^{2^m-2}\}$

可以将本原多项式p(x)写作p(x)＝x^m+P(x)，其中P(x)＝p_m-1x^m-1+P_m-2x^m-2+…+p₁x+p₀。因为α是本原多项式p(x)的根，所以

α^m＝p_m-1α^m-1+p_m-2α^m-2+…+p₁α+p₀，

这相当于α^m＝P(α)。因此，通过对α^k(0≤k≤2^m-2)执行模p(α)运算，也可以将GF(2^m)的元素表示为比m低一级的α的多项式。这种形式此后作为多项式形式：

GF(2^m)＝{A|A＝a_m-1x^m-1+a_m-2x^m-2+…+a₁x+a₀，a_i∈GF(2)，0≤i≤m-1}。

表1示出了指数表示法和多项式表示法中m＝3的GF(2^m)的示范结构。这里，GF(2³)有一个G(2)中具有根α的本原元素，定义α，使得α³+α+1＝0＝＞α³＝α+1。同样，正如以上所述，标准基或者多项式基是{1，α，α²，…，α^m-1}。在指数和多项式表示法中构造伽罗瓦(Galois)域GF(2³)，产生下面的表：

        表1.指数表示法和多项式表示法

指数表示	多项式表示	向量
			0	0	000
α0	1	001
			α1	α	010
α2	α2	100
			α3	α+1	011
α4	α2+α	110
			α5	α3+α2＝α2+α+1	111
α6	α2+1	101
			α7	1	001

有限域中的加法算术运算是相对简单的运算。一般地，多项式表示法通常用于有限域算术运算，并且使用位独立(bit-independent)的异或运算来实现加法。使用表1，一个示范性的有限域中的算术加法运算如下所示：α²+α⁵＝(α²)+(α²+α+1)＝α+1＝α³。同样注意：在向量形式中，坐标和坐标的相加：α+1＝(100)+(111)＝(011)或α³。

然而，乘法、求逆、除法以及求幂的算术运算是较为复杂(并且低效率)的运算。例如，乘法是使用多项式乘法和模运算来实现的。幂表示法对于有限域乘法、除法和求幂是有效率的，其中这些运算可以通过加、减或乘以指数模2^m-1来实现。

例如，参照用于构造GF(2³)的表1，考虑下面的多项式α⁴和α⁵的乘法：α⁴·α⁵＝(α^{9mod(2^(3)-1})＝α²。

与加法相同，执行除法：a/b＝α^{(i-j)mod(2^(m)-1)}。

更具体地，使用双向对数和反对数转换表来计算除法和求幂，或使用转换电路来把运算数从多项式表示法转换成幂表示法，按模加、减或乘以运算数的指数，并且然后把结果从幂表示法转换成多项式表示法。

这样，为了进行乘法或除法运算，需要一个加法器、一个模运算器和一个存储对数的查找ROM表。ROM表的大小大约是2^m。当m很大时，ROM表的大小将影响电路的面积。

图2是一个传统位串行标准基乘法器结构的示意图。该结构示出了元素A和B的乘法，其都是标准基形式。因而，

A＝a_m-1α^m-1+a_m-2α^m-2+…+a₁α+a₀

B＝b_m-1α^m-1+b_m-2α^m-2+…+b₁α+b₀

$C=A\·B\stackrel{\mathrm{\Δ}}{=}\mathrm{AB}\mathrm{mod}p\left(\mathrm{\α}\right)$

$=b_{0}A+b_1\left(\mathrm{A\α}\mathrm{mod}p\left(\mathrm{\α}\right)\right)+b_2\left(A{\mathrm{\α}}^2\mathrm{mod}p\left(\mathrm{\α}\right)\right)+\·\·\·+b_{m-1}\left(A{\mathrm{\α}}^{m-1}\mathrm{mod}p\left(\mathrm{\α}\right)\right)$

$\frac{a_{m-1}{\mathrm{\α}}^m+a_{m-1}{p}_{m-1}{\mathrm{\α}}^{m-1}+\·\·\·+a_{m-1}{p}_1\mathrm{\α}+a_{m-1}{p}_0}{(a_{m-2}+a_{m-1}{p}_{m-1}){\mathrm{\α}}^{m-1}+\·\·\·+(a_0+a_{m-1}{p}_1)\mathrm{\α}+a_{m-1}{p}_0}$

这样，有限域中的标准基乘法需要乘法运算，并因而需要算子。对于如图2中所示的串行乘法，标准基需要2m(m+m＝2m)个与门210和2m-1(m-1+m＝2m-1)个异或门220以及2m位DFFs。对于并行乘法，标准基需要m*(m-1)+m*m＝2m²-m个与门和(m-1)(m-1)+m*m＝2m²-2m+1个异或门。

因为对于高速通信系统所设计的高速低复杂性解码器来说，良好设计的有限域乘法器是一个重要的因素，所以当前需要一个具有低复杂性、低运算延迟和高处理速度的VLSI设计的有限域乘法器结构。

现有技术中提出了许多方法和结构来执行有限域乘法和求幂。标准基、对偶基、正规基中不同的多项式表示法、标准基上幂表示法以及合成域被用来获得一些有益的构造。

例如，在S.T.J.Fenn，M.Benaissa，D.Taylor：“在对偶基上的GF(2^m)乘法和除法”(IEEE Transactions on Computers，Vol.45，No.3，1998年3月，pp.319-327)(以下称为“Fenn等人”)中提出了对偶基算法结构，同样在R.Furness，M.Benaissa，S.T.J.Fenn：“用于设计里德-所罗门编解码器的通用三角基乘法器”(IEEE Proceedings-Computers and Digital Techniques，1997，pp.202-211)(以下称为“Furness等人”)中提出对偶基算法结构。设B＝{β₀，β₁，…，β_m-1}是GF(2^m)的基。B的对偶基{γ₀，γ₁，…，γ_m-1}是满足下式的基：

$T_r\left({\mathrm{\β\α}}^i{\mathrm{\γ}}_j\right)=\left\{\begin{array}{cc}1& i=j\\ 0& i\≠j\end{array}\right.$

其中β可以被近似地选择，以简化标准基和对偶基之间的转换。这里对于每个基都存在一个对偶基。迹函数T_r(γ)被定义为 在对偶基表示法中，a_i＝Tr(βAαⁱ)，0≤i≤m-1。

Furness等人公开了：对于p(x)＝x^m+x^k+1(三项式)形式的本原多项式，标准基向对偶基的转换是基元素的简单变换。对于p(x)＝x^m+x^k+1+x^k+x^k-1+1(1＜k＜m-1，五项式)形式的本原多项式，标准基到对偶基的转换可以通过使用简单异或门和基系数的简单再排序来执行。

图3是传统位串行对偶基乘法器结构的示意图，如Fenn等人所公开的那样。该结构是通过在执行乘法运算之前把元素A从标准基转换成对偶基而实现的，例如：

A＝a₀+a₁α+a₂α²+…+a_m-1α^m-1      在标准基中

B＝b₀λ₀+b₁λ₁+b₂λ₂+…+b_m-1λ_m-1  在相应的对偶基中

p(x)＝p₀+p₁x+p₂x²+…+p_m-1x^m-1+x^m且p(α)＝0

$b_{m+k}=\underset{j=0}{\overset{m-1}{\mathrm{\Σ}}}{p}_j{b}_{j+k}$

对于图3所示的串行乘法，对偶基可能需要2m(m+m＝2m)个与门310和2m-2(m-1+m-1＝2m-2)个异或门320和m位DFFs。对于并行乘法，对偶基需要m*(m-1)+m*m＝2m²-m个与门和(m-1)(m-1)+(m-1)m＝2m²-3m+1个异或门。与标准基乘法器相比，对偶基乘法器可以具有较少的异或门。在一个实施例中，可以有一个较长的路径，如图3中所示的两个异或链。

使用图2中所示的标准基的乘法器结构或图3中所示的对偶基的乘法器结构，可以实现反相器(inverter)和求幂运算器(exponentiator)的结构。

图4是标准基或对偶基结构的传统反相器/除法器的示意图。特别地，可以将多项式a410的求逆运算表示为： $a^{-1}=a^{2^m-2}=a^2\·a^4\·a^8\·\·\·\·\·\·a^{2^{m-1}}.$ 同样地，多项式b420除以a的除法操是 $b/a=b\·a^{-1}=b\·a^{2m-2}=b\·a^2\·a^4\·a^8\·\·\·\·\·\·a^{2^{m-1}}.$ 这样，反相器/除法器400可以使用多个乘法器430、寄存器440和多路转换器480来处理求逆和除法运算，以将多项式b和a^-1相乘。

图5是标准或对偶基结构的传统求幂运算器的示意图。在图5中，多项式a510被升高到幂N520。这里，N＝n_m-12^m-1+n_m-22^m-2+…+n₁2+n₀，使得，

$a^N=a^{n_{m-1}\·2^{m-1}+n_{m-2}\·2^{m-2}+...+n_1\·2+n_0}={\left(a\right)}^{n_0}{\left(a^2\right)}^{n_1}{\left(a^4\right)}^{n_2}\·\·\·\·\·\·\·{\left(a^{2^{m-1}}\right)}^{n_{m-1}}.$

与对偶基方法相比，合成域允许减少运算的复杂性，由此改善了硬件的效率和软件的实现。例如，在Christof Paar“Efficient VLSI Architectures forbit parallel Computation in Galios Fields”，PhD Thesis，1994(以下称为“Paar”)中提出了标准基上的合成域的算法结构。

如果m＝n·k，那么有可能通过确定域GF(2ⁿ)上的GF(2^m)而得到合成域。如Paar中所述，当GF((2ⁿ)^k)可以用于表示合成域时，GF(2ⁿ)被称为基域。

如以下所示，实现包括多项式A、B和C的GF((2ⁿ)²)乘法器的结构：

对于GF((2ⁿ)²)，P(x)＝x²+x+p₀，其中p₀∈GF(2ⁿ)

A(x)＝a₁x+a₀，B(X)＝b₁x+b₀，其中a₀，a₁，b₀，b₁∈GF(2ⁿ)

C(x)＝A(x)B(x)mod P(x)＝[a₁b₁x²+(a₀b₁+a₁b₀)x+a₀b₀]mod P(x)＝(a₀b₁+a₁b₀+a₁b₁)x+(a₀b₀+p₀a₁b₁)＝c₁x+c₀ ³。乘法项a₀b₀、a₁b₁、a₀b₁、a₁b₀和p₀a₁b₁在基域GF(2ⁿ)内。

对于串行乘法，合成域需要2*(m/2)*4个与门和[2*(m/2)-1]*4+3＝4m-1个异或门和4m位DFFs。对于并行乘法，合成域需要[2*(m/2)²-(m/2)]*4＝2*(m²)-2m个与门和[2*(m/2)²-2*(m/2)+1]*4+(m/2)*3＝2*(m²)+(5/2)*m+4个异或门。因此，在一个实施例中，用于串行乘法的门比用于标准基和对偶基的多。然而处理量由于2位串行运算而加倍。此外，对于并行乘法，合成域可能会需要比标准基和对偶基少的与门以及比标准基少的异或门。在一个实施例中，上述与门的数量不包括p0*(a1b1)的运算，因为其依赖于选择的p0。例如，p0可以被选择用于使该运算的门的数量最小。例如m＝8时，p0可以选择为w¹⁴，该运算仅仅需要1个附加的异或门。

这样，为了执行GF((2ⁿ)²)的求逆算术运算，对求逆等式的C(x)求解：C(x)＝1/B(x)mod P(x)＝c₁x+c₀＝(b₁/Δ)x+[(b₀+b₁)/Δ]。

同样地，为了执行GF((2ⁿ)²)的除法算术运算，对除法等式的C(x)求解：C(x)＝[A(x)/B(x)]mod P(x)＝c₁x+c₀＝[(a₀b₁+a₁b₀)/Δ]x+{[a₀(b₀+b₁)+p₀a₁b₁]/Δ}，其中Δ＝b₀(b₀+b₁)+p₀b₀ ²C(x)＝[A(x)/B(x)]mod P(x)。这样，再排列多项式的各项得到：A(x)＝B(x)C(x)modP(x)＝(b₀c₁+b₁c₀+b₁c₁)x+(b₀c₀+p₀b₁c₁)＝a₁x+a₀＝[b₁c₀+(b₀+b₁)c₁]x+(b₀c₀+p₀b₁c₁)。通过Cramer定律，求解c₀和c₁：

a₀＝b₀c₀+p₀b₁c₁，

a₁＝b₁c₀+(b₀+b₁)c₁，

那么，c₀＝[a₀(b₀+b₁)+p₀a₁b₁]/Δ，c₁＝(a₀b₁+a₁b₀)/Δ。

合成方法的一个缺点是其是一个半串行和折衷的方案。

这样，对偶基方法和合成域方法都有某些缺点，其对VLSI设计有不利的影响。需要创建一个低复杂性、低计算延迟和高处理速率的VLSI结构设计，以用于乘法、反相、除法和求幂，这在硬件实现的实践中是令人关心的。

发明内容

根据本发明的一种执行算术运算的方法，包括接收在一个合成域上定义的第一数据流，并且接收在该合成域上定义的第二数据流。使用对偶基算法，对第一和第二数据流执行一个算术运算。

本发明的方法可进一步包括：共享硬件，以实现共同的输入系数。

在本发明的方法中，该算术运算可以是基域乘法、基域除法、或基域求幂中的任一种。

在本发明的方法实施例中，第一数据流是一个属于GF((2ⁿ)^k)的扩域A(x)，并且由GF(2ⁿ)上的一个本原多项式p(x)生成；第二数据流是一个属于GF((2ⁿ)^k)的扩域B(x)，并且由GF(2ⁿ)上的一个本原多项式p(x)生成；该算术运算是在对偶基中对p(x)取模。

根据本发明的一种用于执行算术运算的系统，包括：第一接收器，用于接收在一个合成域上定义的第一数据流；第二接收器，用于接收在该合成域上定义的第二数据流；以及模算术电路，用于使用对偶基算法，对第一和第二数据流执行一个算术运算。

本发明的系统可进一步包括：共享的硬件，用于实现共同的输入系数

附图说明

图1是传统有限域GF(2^m)的示意图。

图2是传统位串行标准基乘法器结构的示意图。

图3是传统位串行对偶基乘法器结构的示意图。

图4是在标准或对偶基结构中传统反相器/除法器的示意图。

图5是在标准或对偶基结构中传统求幂运算器的示意图。

图6是根据本发明一个实施例的乘法器结构的示意图。

图7是根据本发明一个实施例的反相器结构的一方面的示意图。

图8是根据本发明一个实施例的除法器结构的示意图。

图9是根据本发明一个实施例的求幂运算器结构的示意图。

具体实施方式

本发明结合了对偶基和合成域中的有限域算法的元素，以设计了一个高速和区域高效的乘法器、除法器和求幂运算器。这些元素可以用于但不限于例如Reed-Solomn编码器/解码器、校验子计算、Berlekamp算法、Chien搜索算法和Forney算法。

本发明所有运算在对偶基上的合成域中执行。换句话说，对于GF((2ⁿ)^k)合成域，基域GF(2ⁿ)中的算法是在对偶基上执行的。因为标准基到对偶基的转换是简单的系数(在GF(2)中)变换，所以基数转换开销是最小的。

图6是根据本发明一个实施例的乘法器结构的示意图。乘法器600基于合成域GF((2ⁿ)²)，其中基域GF(2ⁿ)中的算法是在对偶基上执行的。这样，对于GF((2ⁿ)²)，P(x)＝x²+x+p₀，其中p₀∈GF(2ⁿ)。A(x)＝a₁x+a₀，以及B(x)＝b₁x+b₀，其中a₀、a₁、b₀、b₁∈GF(2ⁿ)。这样，C(x)＝A(x)B(x)mod P(x)＝[a₁b₁x²+(a₀b₁+a₁b₀)x+a₁b₀]mod P(x)＝(a₀b₁+a₁b₀+a₁b₁)x+(a₀b₀+p₀a₁b₁)＝c₁x+c₀。

这意味着，对于基域乘法，这些项是a₀b₁、a₁b₀、a₁b₁、a₀b₀、p₀a₁b₁。对于a₁b₁以及p₀a₁b₁，有公因子a₁b₁。同样地，对(a₀b₀，a₀b₁)和(a₁b₀，a₁b₁)每个在对中有一个公共元素。通过使用这些相同的项，本发明乘法器结构可以减小硬件需求。更具体地，每对中的乘法器可以共享部分具有相同项的输入电路。在图6中，乘法器600共享输入电路的部分610，由此减少了电路的复杂性。在一个实施例中，一个串行乘法可能需要2*(m/2)+4*(m/2)＝3m个与门、2*[(m/2)-1]+4*[(m/2)-1]+3＝3m-3个异或门以及m位DFFs。一个并行乘法可能需要2*{(m/2)[(m/2)-1]}+4*[(m/2)²]＝(3/2)*(m²)-m个与门和2*{[(m/2)-1]²}+4*{[(m/2)-1](m/2)}+3*(m/2)＝(3/2)*(m²)-(5/2)m+2个异或门。因而，在2位串行运算处理量相同的情况下，用于串行乘法的门的数量比合成域中所用的少。对于并行乘法，门减少的级是从2*(m²⁾到(3/2)*(m²)。在一些实施例中，处理量和面积可因串行运算而折衷。可减少对平行运算的门计数。

下面将描述一个基于合成域GF((2ⁿ)²)的反相器，其中在对偶基上执行基域GF(2ⁿ)中的算法。对于GF((2ⁿ)²)，P(x)＝x²+x+p₀，其中p₀∈GF(2ⁿ)。进一步，A(x)＝a₁x+a₀，B(x)＝b₁x+b₀，a₀、a₁，b₀、b₁∈GF(2ⁿ)。

C(x)＝A(x)/B(x)mod P(x)＝[a₁b₁x₂+(a₀b₁+a₁b₀)x+a₁b₀]mod P(x)＝(a₀b₁+a₁b₀+a₁b₁)x+(a₀b₀+p₀a₁b₁)＝c₁x+c₀＝(Δ₁/Δ)x+(Δ₀/Δ)，其中a₀、a₁、b₀、b₁、c₀、c₁、Δ、Δ₀、Δ₁∈GF(2ⁿ)。进一步，Δ₀＝a₀(b₀+b₁)+p₀a₁b₁，Δ₁＝a₀b₁+a₁b₀，Δ＝b₀(b₀+b₁)+p₀b₁ ²。这样，可以得到Δ₁x+Δ₀＝[b₁x+(b₀+b₁)](a₁x+a₀)，并且Δx+Δ＝[b₁x+(b₀+b₁)](b₁x+b₀)。

图7是根据本发明一个实施例的一个反相器结构的一方面的示意图。乘法器710和720有和乘法器600相同的结构。乘法器710产生输出Δ₁x+Δ₀；而720产生输出Δx+Δ。如图所示，这两个乘法器有相同的输入项b₁x+(b₀+b₁)。这样，通过共享硬件以实现基域乘法的相同部分，根据本发明的反相器可以进一步提高效率。

接下来，研究除法部分(Δ₀/Δ)和(Δ₁/Δ)的结构。这里， $b/a=b\·a^{-1}=b\·a^{2m-2}=b\·a^2\·a^4\·a^8\·\·\·\·\·\·a^{2^{m-1}}.$ 可以发现：上述等式的平方部分和乘法部分有一个相同的输入。由于项(Δ₀/Δ)和(Δ₁/Δ)可以表示为：

$\left\{\begin{array}{c}{\mathrm{\Δ}}_0/\mathrm{\Δ}={\mathrm{\Δ}}_0{\·\mathrm{\Δ}}^{-1}={\mathrm{\Δ}}_0\·{\mathrm{\Δ}}^{2^n-2}={\mathrm{\Δ}}_0\·{\mathrm{\Δ}}^2{\·\mathrm{\Δ}}^4\·{\mathrm{\Δ}}^8\·\·\·\·\·\·{\mathrm{\Δ}}^{2^n-1}\\ {\mathrm{\Δ}}_1/\mathrm{\Δ}={\mathrm{\Δ}}_1\·{\mathrm{\Δ}}^{-1}={\mathrm{\Δ}}_1\·{\mathrm{\Δ}}^{2^n-2}={\mathrm{\Δ}}_1\·{\mathrm{\Δ}}^2\·{\mathrm{\Δ}}^4\·{\mathrm{\Δ}}^8\·\·\·\·\·\·\·{\mathrm{\Δ}}^{2^n-1}\end{array}\right.$

所以可以共享Δ^-1的平方部分。

图8是根据本发明一个实施例的除法器结构的示意图。基域乘法器有一个相同输入端810(如粗体线所示)。这样，乘法器820、830和840可以共享相同输入端810的电路，因而，实现了硬件区域进一步减小。

图9是根据本发明一个实施例的求幂运算器结构的示意图。

对于a^N，N-n_m-12^m-1+n_m-22^m-2+…+n₁·2+n₀。

$a^N={a^{n^{m-1}\·2}}_{+n_{m-2}{2}^{m-2}+\·\·\·+n_1\·2+n_0}=\left(a\right)n_0\·{{\left(a^2\right)}^n}_1{{\left(a^4\right)}^n}_{2......}{{\left(a^{2m-1}\right)}^n}_{m-1}$

应用如上所述的相同硬件共享技术，根据本发明的求幂运算器共享一个相同输入端910(平方部分和乘法部分的粗体线)。允许乘法器920和930共享相同的输入端910，这减少了结构的复杂性。

根据本发明的一个结构在对偶基上的合成域执行算法运算。基域算法在对偶基下执行。因此，所提出的结构同时具有合成域和对偶基处理的优点。也就是，本发明的混合结构具有与合成域相关的区域效率以及与对偶基相关的时间效率。而且，如果通过位串行运算实现基域GF(2ⁿ)算法，合成域GF((2ⁿ)^k)结构的整个处理量将会是在有限域GF(2^m)(m＝n·k)中处理量的两倍。因而，所提出的有限域算法结构同时具有区域、时间和处理量的优势。

前述本发明优选实施例的公开是为了举例和描述而提出。其不意味着全部的发明或将发明限定为所公开的精确形式。根据上述公开，对于本领域技术人员来说，很多所述实施例的改变或修改是显而易见的。本发明的范围应当仅仅被后面所附权利要求及与其等效的范围所限定。

进一步，在描述本发明的典型实施例时，说明书可能已经按照特定顺序的步骤而提出了本发明的方法和/或过程。然而，在一定程度上，所述方法或过程不依赖于这里所阐述的特定顺序，方法或流程不应该被限定于所述特定顺序的步骤。如本领域技术人员能理解的，其它的步骤顺序也是可能的。因而，说明书中所阐述的步骤的特定顺序不应被解释为对权利要求的限定。另外，针对本发明的方法和/或处理的权利要求不应被限定为按所述的顺序而执行它们的步骤，本领域技术人员能够理解，在不脱离本发明的精神和范围的情况下，可以改变这些顺序。

Claims (12)

1、用于执行算术运算的方法，包括：

接收在一个合成域上定义的第一数据流；

接收在该合成域上定义的第二数据流；并且

使用对偶基算法，对所述第一和第二数据流执行一个算术运算。

2、如权利要求1所述的方法，进一步包括：共享硬件，以实现共同的输入系数。

3、如权利要求1所述的方法，其中，该算术运算是基域乘法。

4、如权利要求1所述的方法，其中该算术运算是基域除法。

5、如权利要求1所述的方法，其中该算术运算是基域求幂。

6、如权利要求1所述的方法，其中，

所述第一数据流是一个属于GF((2ⁿ)^k)的扩域A(x)，并且由GF(2ⁿ)上的一个本原多项式p(x)生成；

所述第二数据流是一个属于GF((2ⁿ)^k)的扩域B(x)，并且由GF(2ⁿ)上的一个本原多项式p(x)生成；

该算术运算是在对偶基中对p(x)取模。

7、用于执行算术运算的系统，包括：

第一接收器，用于接收在一个合成域上定义的第一数据流；

第二接收器，用于接收在该合成域上定义的第二数据流；以及

模算术电路，用于使用对偶基算法，对第一和第二数据流执行一个算术运算。

8、如权利要求7所述的系统，进一步包括：

共享的硬件，用于实现共同的输入系数。

9、如权利要求7所述的系统，其中该算术运算是基域乘法。

10、如权利要求7所述的系统，其中该算术运算是基域除法。

11、如权利要求7所述的系统，其中该算术运算是基域求幂。

12、如权利要求7所述的系统，其中

所述第一数据流是一个属于GF((2ⁿ)^k)的扩域A(x)，并且由GF(2ⁿ)上的一个本原多项式p(x)生成；

所述第二数据流是一个属于GF((2ⁿ)^k)的扩域B(x)，并且由GF(2ⁿ)上的一个本原多项式p(x)生成；

该算术运算是在对偶基中对p(x)取模。

Images