CN1645822A - 高速通信网络环境模拟器 - Google Patents

Abstract

一种高速网络环境模拟器，包括微处理器MCU、可编程逻辑器件FPGA及外围组件键盘、液晶显示屏、存贮器和PC机接口及八个通信节点接口，MCU进行系统控制，将键值转换成矩阵函数，产生阵控制信号，并产生误码选择信号和速率选择信号。FPGA实现模拟器的主要功能，与八路通信节点接口同步或异步串接，对其输入、输出信号进行处理。用来自MCU的矩阵控制信号控制数据的流向，形成交换矩阵；将随参信道特征归一化为多种误码率；用误码选择信号控制误码选择、加载合成，输出误码流模拟信道特征；用通信速率选择信号控制，产生通信速率时钟信号和时序控制信号。本发明提供了通信网络室内模拟环境，为验证网络通信协议提供了体积小、成本低方便灵活的试验平台。

Description

高速通信网络环境模拟器

技术领域

本发明属于网络通信技术领域，具体是一种高速通信网络环境模拟器，可为通信网络试验及验证网络协议提供室内模拟环境。

背景技术

随着人们对网络通信要求的增强，近年来对网络通信(固定网络、移动网络、Ad-hoc网络)的研究不断升温，研究各种网络协议以及算法。与点对点通信不同，网络通信是一组用户同时可以互连互通。提供互连互通的设施抽象为网络环境，如有线交换中心或无线信道。

对大规模网络通信的研究是一个复杂的过程，特别是网络的路由算法、网络管理、网络协议体系的调试验证，当用户数增加时研究工作更加困难。为此，必须寻求有效的调试方法和措施。目前对网络进行研究的基本方法有三种：模型分析、系统模拟以及实际试验。其中，模型分析依赖于数学工具和建模方法的支持，用在研究初期理论分析阶段，而且分析的结果与现实情况往往也是差距巨大。而系统模拟受限于运行资源，只能对少量节点网络进行模拟，由于网络通信节点之间连接关系的易变性，对各种拓扑结构进行模拟，无法做到实时控制，所以不能直观地看到网络数据流动控制过程。依托物理信道直接试验可以做到适时直观，但是它的弊端是明显的：

[1]物理信道试验成本很高。要使一个无线移动网络运行，需要终端设备，无线收发设备，移动设备，维护运行的人力。在实际试验过程中，发现问题现场修改困难，只能回到室内进行综合考虑，导致频繁上信道试验，这是人力财力无法支持的。

[2]信道单一。目前国产无线电收发设备单一，频带覆盖范围有限(如短波、超短波、微波等)，一套系统无法对各种协议进行验证。

[3]网络拓扑结构难以控制。由于无线电波受环境和地理位置的影响大，无法准确控制希望的网络拓扑结构，试验结果有又局限性，对网络协议和控制的验证不充分，难以达到预期的效果。

综上所述，在网络通信的研制阶段，需要有一种既经济又方便的设备，在基带传输环境下模拟无线通信和提供网络交换的功能。但目前还尚未有这类产品出现，而仅有信道模拟器。如，王俊  高鹏  李宏  牛力丕提出的“数字化实时无线信道模拟器”，参见《电路与系统学报》2004，9(2).-135-137，129；吴国杭  刘敬涛提出的“信道模拟器的设计与FPGA实现”，参见《今日电子》2003，(11).-20-21，19，一般由FPGA和DSP实现的信道模拟器，主要是模拟无线信道特性。它的目的是模拟在无线信道受到干扰(无线电波的衰落，多经传输，同频干扰等)后，电波的传输引起误码情况，以便使研究者采取检错和纠错措施。它只能提供点对点的通信，没有网络和交换功能。

徐玉滨强蔚提出“无线通信的交换网络设计”，参见《移动通信》1997，21(1).-19-21，是利用MCS-51系列单片微机技术，实现对模拟开关阵列集成电路的控制构成交换矩阵网络，完成多条有线电话与多个无线信道之间的自动接续，完成多个无线信道与多个无线信道之间的自动接续。基于小规模集成电路，针对有、无线转换设计的，其功能简单，没有拓扑动态变换功能；没有加误码，无法模拟信道特性。

赵志峰  田畅  等提出“Ad hoc网络协议调试环境的设计与实现”，见《电信科学》，2001，17(10).-12-15，基于Adhoc网络的多跳特性和节点的移动性协议的调试提出，由一台主计算机配多串口卡实现的，基于软算法实现交换功能，具有一定的调试网络通信功能。工作原理是将一个通信节点的数据从串口按字节读入计算机，根据网络拓扑结构再发向另外的串口，实现数据的流控。加载误码是以字节为单位，以错字节数进行统计。这种模拟器存在如下问题和不足：

[1]数据传输延时大，其实时性差。

节点之间通信没有形成实时数据流，不是即时透明的。而是通过主机转发，串口读入某节点数据，再根据拓扑结构发送到与另一节点相连的串口，数据传输需占用主机时间。假如需要多跳转发的话，延时会进一步扩大，无法满足实时性要求。串口工作在中断方式，而多个串口中断工作，主机负载很重，务必对主机提高要求加大成本。当前计算机串口速率最高达115.2kbps，所以通信速率不会很高，难以满足通信发展的要求。

[2]信道误码是以数据字节为单位添加的而不是整个比特流，难以较真实反映随参信道特征，无法模拟不同特征的信道。

[3]体积大、成本高、没有网络环境储存功能。

发明内容

本发明要解决的技术问题是克服现有技术之不足，提供一种高速通信网络环境模拟器，在基带传输环境下模拟各种通信信道和提供网络交换功能，为通信网络试验及验证网络协议提供一个室内的模拟平台。

本发明解决的技术问题的方案是采用微处理器加可编程逻辑器件的实现方案。即所述通信网络模拟器的主要组成包括微处理器MCU、可编程逻辑器件FPGA及其外围组件键盘、液晶显示屏、存储器和PC机接口、八个通信节点接口。所述微处理器MCU通过软件将上述器件联系成完整的系统。MCU是主控单片机，完成系统的控制，产生开关矩阵控制信号、误码选择控制信号和通信速率选择控制信号，并将所产生的信号传输到可编程逻辑器件FPGA进行处理。所述可编程逻辑器件FPGA是网络模拟器的核心模块，在主控MCU的控制下，完成模拟器的主要功能。FPGA通过数据总线和控制总线与MCU相连接，采用同步串行接口或异步串行接口与八路通信节点连接。经由数据总线接收来自MCU的矩阵控制信号，并锁存在存储单元内。经由控制总线接收来自MCU的速率选择和误码率选择控制信号。用开关矩阵控制信号控制通信节点数据信号流向，形成一个交换网络，实现预设置的拓扑结构以及形成的路由关系。对通信节点的输入、输出信号进行处理，实现信号的实时透明传输。将随参信道特征归一化为多种误码率，在误码选择信号控制下选择误码，加载误码并输出相应的误码流，模拟种种信道特征。在速率选择信号控制下产生各种通信速率时钟信号和所需的时序控制信号。由此，通过FPGA一块芯片，构造了一个数据透明实时传输的交换网络，而不需要主机参与。

与现有技术相比，本发明具有如下优点：

1.本发明提供一个研究信道的误码特性、数据碰撞及多跳终端之间的转发组网、自适应路由等功能的通信网络环境。用于在基带传输环境下，模拟网络拓朴结构变化和移动通信信道特征。可以在室内验证网络通信协议的正确性，而不必依托实际的物理信道，做大量的野外试验，可降低试验成本、缩短研制周期，是验证网络参数和性能以及网络协议的良好平台。具有设计简单，工作稳定，体积小，成本低的优点。

2.归一化的误码率方案支持各种信道模型，因为数据经过随参信道传输的最终结果表现在误码率的高低。用误码率这一参数理论上可以涵盖各种信道特征，本设备提供8种选择，覆盖有线、无线、移动、固定等信道特征。误码率不仅反映信道传输质量，也间接的体现移动信道的远近效应。因此，在希望的传输路径上加载预设的误码率是非常有用的。是软件仿真和物理信道试验无法达到的。

3.数据传输实时透明且支持多种通信速率，本发明提供了数据直接交换的物理通道和8路节点通信接口，任意两节点间通信是靠链路接续的而不需要主机参与，因而是实时的。可以支持16种(同步8种，异步8种)通信速率，只要改变通信速率设置，就可以模拟不同的网络环境。如低速的短波无线电网络、中速的超短波无线电网络、高速的微波网络以及有线网络等，这种灵活性使得用途大为扩展，是实际物理信道无法比拟的。

4.智能化设计使拓朴结构的设置、更改方便灵活，本发明面板带320*240的液晶显示屏和34键的键盘，还配有主机接口，可以脱离/连接主机设置网络环境和运行参数，网络的连通关系可以手动变更，也可以自动变更；人机界面操作简单直观，所有的网络环境和运行参数可以直接键入，这就使网络链路中通信节点的连通、变更、转发关系的设置非常方便、快捷，特别是对于具有较为复杂的拓朴结构，要采用软件仿真还是实际信道试验，都是困难的，但是用本发明来模拟复杂的拓朴结构就容易实现。本发明能提供了准确的网络模型，可以实时直观地观察到全网通信控制的全过程，实现空中数据的交换功能。具有网络环境存储功能，可存储预设的20套网络环境，通过按键可选择任意一套预设的网络环境。

5.具有可扩充性，如果多台设备联用，可扩大网络规模。

附图说明

图1是本发明高速网络环境模拟器与通信节点连接示意图

图2是本发明组成及接口框图

图3是本发明FPGA功能框图

图4是FPGA对信号输入处理示意图

图5是FPGA信号输出处理示意图

图6是FPGA开关矩阵控制数据流向示意图

图7是FPGA误码选择、加载示意图

图8是FPGA时钟产生示意图

图9是主控MCU主程序流程图

图10是本发明移动自组织网络结构示意图

具体实施方式

下面参照附图对本发明进行详细说明。参见图1、图2，本发明采用微处理器加可编程逻辑器件的实现方案，构成一个网络链路，使各通信接点数据按照预设的拓朴结构自动流通，而不需要主机参与，达到数据实时传输。在基带传输环境下模拟种种通信信道和提供网络交换功能。网络模拟器的组成包括微处理器MCU、可编程逻辑器件FPGA，外围组件键盘和液晶显示屏、存储器和PC机接口及八个通信节点接口。微处理器MCU通过软件将上述器件组成一个整体。MCU是主控单片机，采用华邦公司的W78LE516-44单片机，完成系统的控制。主控MCU产生开关矩阵控制信号、误码选择控制信号和速率选择控制信号，将这三种控制信号送给可编程逻辑器件FPGA进行控制。主控MCU用矩阵函数描述通信网络的拓朴关系，通过改变矩阵函数元素值，映射改变通信网络中通信节点的连通关系和网络中节点之间链路的连通和断开。假设通信环境模拟器连接终端数为n个，n×n的开关矩阵函数：

其中D_ij为节点的终端编号，当D_ij＝1时，节点i与节点j的链路是连通的，当D_ij＝0时，D_i与D_j的链路是断开的。当i＝j时，D_ij＝0，D_i与D_j为同一个节点，即任一个节点不能自发自收。为了简化设计，本系统描述的链路是双向的，即D_ij＝D_ji。

矩阵函数是MCU产生的，由键盘的矩阵按键得到矩阵函数元素值，将其转化为矩阵开关控制信号，送到FPGA的矩阵开关寄存器(拓扑寄存器)锁存。开关矩阵有7×8＝56个开关信号，但在双向连通且误码率相同的条件下，其收、发两个开关可共用一个控制信号，故可以用28个开关信号来实现一个指定的网络结构。每个开关的状态由一位1或0表示，映射为28比特信息，送入FPGA的拓扑寄存器。

可编程逻辑器件FPGA是本发明的核心器件，受控于主控MCU，完成网络模拟器的主要功能。可编程逻辑器件FPGA采用Altera公司推出的EP1C3T144C8芯片。开发使用了该芯片的原理图方式输入、Verilog HDL输入、混合设计方法，使FPGA具有开关矩阵信号的锁存与控制，位同步时钟信号的产生与控制，输入、输出信号处理，误码信号产生、选择、加载功能。

参见图3，可编程逻辑器件FPGA通过数据总线和控制总线与MCU相连接，并且与模拟器的八路通信节点接口采用同步串行接口或异步串行接口。经由数据总线接收来自主控MCU的矩阵控制信号，并锁存在FPGA的存储单元。经由控制总线接收来自主控MCU的速率选择和误码率选择控制信号。用MCU输入的开关控制信号，形成一个交换网络，控制通信节点的数据信号流向，从而实现预设的拓扑结构以及形成的路由关系；对通信节点的输入、输出信号进行处理，实现信号的实时透明传输；在误码选择信号控制下，选择、加载误码，输出相应的误码流；在速率选择信号控制下产生各种通信速率时钟信号和所需的时序控制信号。由此，通过FPGA一块芯片，构造了一个数据透明实时传输的交换网络，而不需要主机参与。

本发明将通信信道的噪声、衰落、多径、干扰信号归一化为误码率，共产生八种误码率。在任意通信双方链路中加载不同的误码率，模拟有线、无线、固定、移动各种随参信道特性，以便在基带传输环境下，对数据传输的编码、解码和检错机制进行验证，观察控制信道传输质量。误码率不仅反映信道传输质量，也间接体现移动通信的远近效应，因此在希望的传输路径上加载预设的误码率是非常有用的。其误码的生成机制是对一个误码率统计周期内随机性和突发性错误进行分解得出的。具体推算如下：

[1]误码模型：随参信道的误码一般包含有随机和突发两种类型。因此，误码模型中除了包含有随机性的一个错误型误码外(单个错误)，也应含有大于1个错误的连续多个型误码(连续误码)。

[2]误码率统计周期：统计误码率的周期T必须远大于产生此误码率p的最少码元数1/p，即Terror_period＝K/p。K值至少选择10倍以上，当然K越大，可信度越高，但当p值小时，统计时间会很长。从误码率统计的可信度和占有资源综合考虑，设定K＝50，Terror_period＝50/p，即信道误码形式以T(或50/p个码元)为周期重复。

[3]误码生成算法：

要模拟以上两类误码形式，将误码统计周期T内的误码总数K个错误分解为多次随机和突发错误，其分解原则描述如下：

①规定单个错误占m个，例如取m＝K/2(整数)，其他类型错误个数之和＝K-m。

②以(K-m)/2(取整)为最大值，在2～(K-m)/2自然数值中随机选择数值n，当

$\underset{i=1}{\overset{l}{\mathrm{\Σ}}}{n}_i\≤\frac{K-m}{2}$ 时，此n值即为一次突发错误所包含的码元个数，继续选择n；

③当 $K-m>\underset{i=1}{\overset{l}{\mathrm{\Σ}}}{n}_i>\frac{K-m}{2}$ 时，改为在 $2~(K-\underset{i=1}{\overset{l}{\mathrm{\Σ}}}{n}_i)$ 自然数中选取下一次n值，直到 $\underset{i=1}{\overset{l}{\mathrm{\Σ}}}{n}_i=K-m$ 为止。

这样可得到在一个T周期中将产生m次单个型误码和L次突发型误码。误码发生次数为m+L，误码总数为K。

根据误码生成的算法，得出八种误码率分布图案1×10^-2，5×10^-3，1×10^-3，5×10^-4，1×10^-4，5×10^-5，1×10^-5，无误码，这些误码率可以涵盖大多数信道特性，包括有线信道。将各种误码率分布图案数据固化在FPGA的RAM中。如果将原始误码图案全部储存，数据量很大，占用很多资源，必须将原始误码信息进行压缩。按照误码产生的算法，误码序列是由二进制0、1码组成，序列中的“1”表示该位置上有误码，“0”表示该位置上无误码。那么序列中大部分码是无误码的“0”序列，因此提供了压缩的空间。其压缩算法是：对整个序列中连续的“1”和“0”计数，计数值序列就是压缩后的误码信息。解压采取如下方法：当选中某一种误码率对应的误码信息时，将该误码率对应的误码压缩信息解压缩，恢复出原始的误码流。解压缩过程是压缩过程的逆操作。

参见图4，高速网络环境模拟器接收各终端输入的数据，送入可编程逻辑器件FPGA进行信号处理。首先FPGA对输入的同步数据SRXD1和异步数据ARXD1进行二选一后，进入输入处理模块，分别进行处理。异步数据经异步数据提取模块去掉起始位和结束位，变为纯数据流，便于加载误码。同时产生相应的位时钟信号ABCLK1，一同输入到误码加载模块。图中的READY1信号是数据准备就绪的指示，用于异步信号的还原。同步支路信号进入同步数据处理模块，完成位时钟的抽样，得到SRXD11，实现输入信号和模拟器时钟信号的同步。相应产生出位时钟信号SBCLK1。两路信号产生之后，由后面的电路合成数据信号RXD11和时钟信号BCLK1。共有八路输入数据处理模块，对输入数据进行处理。

与数据输入处理模块相对应的有数据输出处理模块，其作用是将流向某一节点的数据汇合成一路信号，将异步数据添加上起始位和结束位，还原成异步传输信号格式。如图5所示，在数据输出处理模块内，节点数据汇合模块将流向某节点的信号TXD21、TXD31、TXD41、TXD51、TXD61、TXD71和TXD81共七个节点数据经矩阵开关控制之后汇聚流向节点TXD11的数据。异步数据还原模块在TXD11纯数据流上添加起始位和结束位，在位时钟信号BCLK1驱动下还原成异步传输信号格式ATXD1。同步信号则直接输出。需要有8个相同的输出数据处理模块对输出数据进行处理。

参见图6，经输入数据处理模块处理的信号RXD11进入FPGA的矩阵控制模块，在矩阵信号控制下，进行数据分流，分向RXD12、RXD13、RXD14、RXD15、RXD16、RXD17、RXD18七个节点。c_ij为矩阵控制信号，矩阵控制信号控制数据信号的流向，形成交换网络，实现空中数据的交换功能。共有相同的8个矩阵控制模块，分别控制八个通信节点的数据流向。

参见图7，误码选择信号R-SEL[2..0]和误码使能控制信号R-EN来自MCU，由输入处理模块提供的位同步时钟BCLKI(I＝1，2…8)对误码信号抽样，使得与来自开关矩阵流出数据同步，共同合成带有误码的信号TXD1。误码信号有8种选择。

参见图8，FPGA的时钟模块用于对输入信号的同步。虽然各个节点数据发送是随机的，但进入网络模拟器以后，由模拟器的时钟信号定位，与误码信号同步，便于交换和控制。因为同步传输和异步传输速率不同，输入主频有两种，即：异步时钟11.0592Mhz和同步时钟16.384Mhz，在选择同步或异步工作方式时同时选定了相应的主频。异步使能信号A-EN和同步使能信号S-EN由主控MCU产生，用来控制时钟模块的工作。主控MCU通信速率控制信号控制时钟选择通信速率，时钟选择信号3bit用来选择通信速率，每种工作方式支持八种速率：

异步方式：支持4.8kbps，9.6kbps，19.2kbps，38.4kbps，57.6kbps，115.2kbps，230.4kbps，460.8kbps

同步方式：支持16kbps，32kbps，64kbps，128kbps，256kbps，512kbps，1024kbps，2048kbps

本发明提供了如此多的速率供选择，可以模拟不同速率的信道特点，可以模拟无线、有线、移动、固定多种通信网络特征。

在网络环境模拟器中，MCU单片机是一个中央控制器，它通过固化在内部存储区的软件将外围一系列的部件联系在一起，共同实现模拟器的各种功能。软件系统包括主程序和一系列子程序，主程序流程如图9所示，开机后首先初始化MCU单片机的内部寄存器和外部接口和串行通信接口，清除液晶显示器缓存区，显示主菜单的三个选项：新建网络环境图，读取网络环境(选择预先存储的网络环境图)，恢复上次网络环境图，此时进入键盘处理程序，等待用户用键盘选择设置网络环境：

1.读取网络环境这一功能的设置是为了避免重复操作。本发明设计了网络环境存贮功能，即可将新建的网络环境输入完毕后存储到rom中。共可存储20套网络环境，用1-20的编号区分，在液晶屏的底部显示编号。选择该功能后再选择相应的编号，按确定键即可读出对应的网络环境。读出其设置的参数之后，程序执行如下过程：

——将拓扑图以及环境参数送到液晶屏刷新显示，包括节点之间的连通关系、误码率和通信速率；

——将节点的连通关系转换为开关矩阵信号、误码率、通信速率等参数送给FPGA进行控制。

2.新建网络环境选择新建网络环境图后，进入参数设置程序，包含工作模式(同步/异步)、信道速率、网络的拓扑关系，各信道误码率等关键参数。操作步骤如下：

——首先用左右键选择想要编辑的拓扑图的存储编号，然后按确定键，进入拓扑图编辑模式。用上下键切换各项。

——输入基本参数：选择工作模式：同步/异步；选择信道速率；选择误码率。

——设置拓扑环境：使用信道设定键：“1-2”、“1-3”、“1-4”等设置节点之间的连通关系。例如，当按下“2-3”键时，就设置了节点2与节点3之间的链路连通，当再次按“2-3”键时，节点2与节点3之间的链路断开。用户在8个节点之间设置自己所需的拓扑结构。当前拓扑图设定好后可选“存储拓扑图”功能选择存储编号存储当前拓扑图，如有后续拓扑图可继续选择编号然后编辑，最多可含有20张拓扑图。如果所有所需拓扑图均已完成，可选“存储网络环境”功能选择存储编号存储。最后按执行键，屏幕会全部刷新，然后显示待模拟的第一张拓扑图，这时就已经开始模拟网络环境。

3.恢复网络环境自动恢复环境是为了避免非正常关机而造成之前输入的网络环境丢失(未存储的。如已经存储也可用读取网络环境来恢复)。在主控MCU的rom中设置一临时存储区，当设置好网络环境，并运行后，系统首先将该网络环境存储到该临时存储区，之后再开始模拟。如果在模拟过程中异常关机，可选择从而恢复之前的网络环境，避免了重复输入。要求将设置一套路由变化方案储存起来，按设置的时间间隔动态变化刷新。

完成网络环境选择后，将相应的网络环境参数和拓扑图显示在液晶屏上，显示器以图形显示网络拓连通关系，以文字显示工作状态。MCU将开关键值转换为矩阵函数的开关控制信号，送给FPGA作为矩阵控制信号，实现网络交换功能。

网络拓扑图的更换有手动和自动两种，手动是根据需要，由用户重新设置参数；而自动方式是根据路由协议变化。

在模拟的过程中按esc键，就可停止并退回到主菜单进行下一步的操作。

本发明通过键盘设置网络环境，使拓朴结构的设置、更改方便灵活。网络环境不仅通过键盘设置，还可以通过主机PC设置，为本发明增加了一种网络设置方法，使系统的运行更为灵活。

本发明模拟试验的实施例

图10是本发明进行移动自组织网络通信试验模拟示意图。采用分布式分层管理两层网络结构。该网络路由器经由高速网络环境模拟器组成骨干网，而下一层子网也是经由高速网络环境模拟器组成。图中示出三种不同协议的子网，每个子网可支持8个移动通信节点，是一个能有效支持不同协议的移动通信演示网。

当在子网内部或网间通信，首先需要在源节点和目的间寻找并建立一条可达到的最短路由。本发明的模拟器可替代有线、无线各种通信介质，建立起直通或转跳所需的路由。假设子网A内部的网络模拟器的拓朴结构设置为A₁-A₂-A₃-A₁全连通状态，则各节点之间均为一跳节点；如果网络模拟器拓朴结构设置为A₁-A₃-A₂，则A₁与A₂之间的通信需要节点A₃转接，A₁与A₂互为二跳节点；如果A₁和A₂同时向A₃发送数据，就发生了节点碰撞现象。假设子网A与子网C通信，那么要经过骨干网寻求一条可达的路由。网络协议判断目的节点不在本网，经过网关节点，进入骨干网，寻求路径，骨干网内的拓朴结构由网络模拟器设定，设定过程和子网相同。当寻找到与子网C相连接的路由器3，再进入子网C，进一步寻找，直至找到目的节点C₃为止。一条可达的路径建立起来了，可实现A₁与C₃之间的通信。有了网络模拟器，这种路由的设置就非常方便，从而可以方便地验证全连通、多跳连通、数据碰撞等多种路由协议。这种多层网间协议的验证靠软件仿真和实际的物理信道试验都是无法实现的。有了本发明的网络模拟器，在室内就可以简单灵活地实现。高速网络环境模拟器基于无线移动网络研究的，但它也可应用于固定网络和有线网络协议的研究。因此，对于网络协议研究而言，利用网络通信环境模拟器是最有效的方法。

Claims (8)

1.一种高速通信网络环境模拟器，其特征包括微处理器MCU、可编程逻辑器件FPGA及其外围组件键盘、液晶显示屏、存贮器和PC机接口及八个通信节点接口，其中：

微处理器MCU，进行系统控制，用于产生开关矩阵控制信号、误码选择信号和速率选择信号，并将产生的控制信号传输给可编程逻辑器件FPGA处理；

可编程逻辑器件FPGA，用于实现模拟器的主要功能，通过数据总线接收MCU的矩阵控制信号，并锁存在存储单元内；通过控制总线接收MCU的速率选择和误码率选择控制信号；采用同步串行接口或异步串行接口与八路通信节点连接，对其输入、输出信号进行处理；通过矩阵控制信号控制通信节点的数据信号的流向，形成交换矩阵，实现信号的实时透明传输；将随参信道特征归一化为多种误码率；在误码选择信号控制下，进行误码选择、加载，输出相应的误码流模拟信道特征；在通信速率的选择信号控制下，产生通信速率时钟信号和所需的时序控制信号；

键盘、液晶显示器和存储器，用于设置、显示和存储网络环境及其参数，用按键值表达网络节点的连通关系；也可以通过PC机进行设置。

2.根据权利要求1所述的通信网络环境模拟器，其特征在于微处理器MCU将键值转换成矩阵函数，用矩阵函数描述通信网络的拓扑关系，通过改变矩阵函数元素值，映射改变通信网络中通信节点的连通关系和网络中节点之间链路的连通和断开。

3.根据权利要求1所述的通信网络环境模拟器，其特征在于可编程逻辑器件FPGA将随参信道的衰落、多径、噪声、各种干扰归一化为误码率，在任意通信双方链路中加载不同的误码率，模拟通信信道特性，在基带传输环境下，观察信道传输质量；误码模型包含有随机单个误码和突发连续误码，设定误码总数为50，误码统计周期以误码率倒数的50倍为重复周期，共有八种误码率的分布图形。

4.根据权利要求1所述的通信网络环境模拟器，其特征在于可编程逻辑器件FPGA对通信节点输入、输出数据的处理包括对其输入同步、异步数据处理和输出同步异步数据的处理，

[1]输入数据处理FPGA对接收的同步、异步数据进行选择后，用异步处理模块去掉异步数据起始位和结束位，变为纯数据流，同时产生相应的位时钟信号，一同输入误码加载模块；用同步数据处理模块对同步数据进行位时钟抽样，产生相应的位时钟信号，实现输入信号和模拟器时钟信号同步；

[2]输出数据处理在开关矩阵信号控制下，节点数据汇合模块将流向某节点的信号汇聚成一路信号，该信号的异步纯数据流由数据还原模块添加起始位和结束位，还原成异步传输信号格式；同步数据则直接输出。

5.根据权利要求1所述的通信网络环境模拟器，其特征在于在开关矩阵信号控制下，FPGA的数据分流模块将进入通信节点数据信号分流后，流向各个节点，形成交换矩阵，在误码选择信号控制下进行误码选择、位同步时钟抽样及加载误码合成后输出误码流。

6.根据权利要求1所述的通信网络环境模拟器，其特征在于FPGA的时钟源对随机进入的不同速率的通信数据用位时钟信号定位，使其与误码同步，支持十六种通信速率选择，可在4.8kbps-2048kbps宽范围内模拟不同信道和不同类型通信网络。

7.根据权利要求1所述的通信网络环境模拟器，其特征在于所述存储器可存储预设的20套网络环境，每套含20张网络拓朴图，每张拓朴图的更新具有手动更新和按照设定间隔自动更新两种方式。

8.根据权利要求1所述的通信网络环境模拟器，其特征在于用键设置网络环境可进行三种选择：即读取网络环境、新建网络环境、恢复网络环境，将选择的网络环境参数和拓朴图在液晶屏上显示，并送可编程逻辑器件FPGA进行模拟。

Images