CN1636402A - 精确四线插值法 - Google Patents

精确四线插值法 Download PDF

Info

Publication number
CN1636402A
CN1636402A CNA028017528A CN02801752A CN1636402A CN 1636402 A CN1636402 A CN 1636402A CN A028017528 A CNA028017528 A CN A028017528A CN 02801752 A CN02801752 A CN 02801752A CN 1636402 A CN1636402 A CN 1636402A
Authority
CN
China
Prior art keywords
point
interpolation
value
interpolated
interpolated point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028017528A
Other languages
English (en)
Other versions
CN100380971C (zh
Inventor
S·E·瓦伦特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1636402A publication Critical patent/CN1636402A/zh
Application granted granted Critical
Publication of CN100380971C publication Critical patent/CN100380971C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H04N19/895Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder in combination with error concealment

Abstract

本发明涉及一种在由边定界并包含错误值V[IP]关联点IP的表面内隐藏错误的方法,包括根据在投影步骤PRO中通过在内插到表面边上的点IP的正交方向上投影定义的内插点TP、RP、BP、LP,为表面上至少一个点IP内插新值V’[IP]的内插步骤I NT,确定在要内插的点IP与内插点TP、RP、BP、LP之间定义的一次距离TD、RD、BD、LD的步骤PDC,计算每个方向上一次距离总和的步骤SDC,所述总和称为二次距离VS、HS。根据本发明的内插步骤INT能够通过在步骤PCC中根据各一次距离和二次距离加权W[TP]、W[RP]、W[BP]、W[LP]的各内插点TP、RP、BP、LP的值V[TP]、V[RP]、V[BP]V[LP]来确定要内插的点IP的新值V’[IP]。应用:错误隐藏(MPEG图象等)。

Description

精确四线插值法
本发明涉及一种隐藏由多条边分隔并包含错误值关联点的表面内的错误的方法,包括:
从由要内插到所述表面的边上的点的正交方向上的投影定义的内插点,为表面上至少一个点内插新值的步骤,
确定在要内插的点与内插点之间定义的一次距离的步骤。
这种隐藏方法见于Susanna Aign和Khaled Fazel在Proc.Globecom’95上第1778-1783页所著文献“Temporal and SpatialError Concealment Techniques for Hierarchical MPEG-2 VideoCodec”。在该文献中给出的错误隐藏方法建议从对应于要内插到错误表面边的点在正交方向上投影的内插点值,内插错误值关联点的新值。该新值是通过以要内插的点和在投影方向与所述内插点相对的内插点之间的距离为权给每个内插点的值加权获得的。如果相对的内插点不存在,则认为该距离等于0。这种错误隐藏方法使得有可能无需在错误表面内或在错误表面边上造成任何不连续就可以隐藏错误。
本发明涉及以下考虑:
现有技术中给出的错误隐藏方法建议以一种平等的方式给每个内插点的值加权,而不管错误表面是什么形状。这样,对应于在错误表面延伸最多的方向上投影的内插点所加的权就比对应于在其它方向投影的内插点所加的权要大。这种特征导致质量不佳的错误隐藏。例如,当错误表面为图象表面时,所获得的隐藏在视觉上将是质量不佳的。这种不佳的质量是利用四线插值法隐藏错误的方法的特征,如在所引用的现有技术文献中公开的。
本发明的一个目的是提高利用四线插值法的错误隐藏的质量。
事实上,根据本发明,根据前言段落的错误隐藏方法的特征在于它包括计算在每个方向上一次距离的总和,所述总和称为二次距离,还在于该内插步骤能够从根据各一次距离和二次距离加权的各点的值确定要内插的点的新值。
在各个方向上,要内插的点和每个与要内插到表面边上的点的投影对应的点之间的距离总和的计算使得有可能了解错误表面的几何形状,然后考虑这种几何形状来对内插点加权。这样,对点加权的值就可以使彼此最接近的内插点有较大的权。因此,根据本发明的方法使得有可能在计算要内插的点的新值的过程中重新平衡各不同点的权。
但是,当表面一条边上的两个相邻点之间出现不连续时,根据本发明的方法通过在表面内增加这两个相邻点的值在表面内扩大了这种不连续。这有可能导致错误隐藏质量的大幅度下降。
本发明的另一个目的是减少表面内不连续扩大的现象。
在本发明一种有利的实施方案中,方法的特征在于内插步骤能够从位置靠近各内插点和包括各内插点的各点组的平均值确定要内插的点的新值,其中内插点根据各一次距离和二次距离加权。
这种实施方案的目的是通过消除对应于高频的不连续来产生一种用于内插点值的低通滤波器。
本发明可以在任何用于处理可能有错误的数据的装置中实现。因此,在其一种应用中,本发明涉及一种用于解码比特流的解码器,其中比特流包括由一组点定义的数字图象的编码数据,其特征在于包括用于实现根据本发明方法的隐藏模块的参数。
本发明还涉及一种用在实现本发明的解码器中、由处理器执行的计算机程序产品。
下面参考附图所示实施方案的实例对本发明做进一步的描述,但是,本发明不受附图的限制。
图1是根据本发明的错误隐藏方法的一种优选实施例的功能图,
图2是一种根据本发明的装置的示意性表示,
图3是根据本发明的第一种实施方案的方法的运行示意性说明,
图4是根据本发明的第二种实施方案的方法的运行示意性说明。
以下描述使本领域技术人员能够实现并利用本发明。该描述是在专利申请及其必要条件的环境下提供的。各种优选实施方案的可选方案对于本领域技术人员是显而易见的,而且在此公开的本发明一般原理适用于其它实施方案。因此,不能认为本发明只限于所述实施方案,而应当认为有与以下描述的原理和特征一致的最宽范围。
图1示出了根据本发明的方法的一种功能图。所述方法接收一个要内插的点IP的坐标及所述点的值V[IP]作为输入。为了说明这种方法,图3直观地在表面S上给出了根据本发明方法的各个步骤。在图3中,点IP位于错误表面S中,对于该表面至少一个要内插的点IP与错误值关联。所述值可以检测为有错误或不存在。特别地,对于数字图象数据流中的数据传输错误,数据不存在可以观察到。本发明的运行只涉及被检测为必须在事先不知道是否已经有一个值与这些点关联的情况下内插的点。参考图1,第一步PRO将要内插的点IP在要内插到错误表面边上的点的正交方向上投影。投影操作的每个结果点是内插点LP、TP、RP、BP。这些点在图3中说明。除了内插点的位置,这些内插点的知识使得可以知道这些点的值V[LP]、V[TP]、V[RP]、V[BP]。在步骤PDC中,这些内插点的位置使得可以确定对于每个点LP、TP、RP、BP的一次距离LD、TD、RD、BD。对于各一次距离,如果相对的内插点不存在,则认为是0。各一次距离对应于要内插的点IP和内插点之间的距离。然后,步骤SDC计算二次距离VS和HS,在本发明的优选实施方案中,该距离是在每个方向上一次距离的总和。参考图3,既说明了一次距离LD、TD、RD、BD,又说明了二次距离HS和VS。
所引用的现有技术文献建议只利用一次距离进行权的计算。与每个内插点关联的权为:
W [ LP ] = RD LD + TD + RD + BD
W [ TP ] = BD LD + TD + RD + BD
W [ RP ] = LD LD + TD + RD + BD
W [ BP ] = TD LD + TD + RD + BD
对应于在错误表面延伸最多的方向上投影的内插点所加的权比对应于在其它方向投影的内插点所加的权要大。这不能在一观察到非方形表面就提供好的内插,这将导致不佳质量的错误隐藏。
本发明通过观察二次距离HS和VS来减少这些问题。因此,在步骤PCC中,该方法根据一次距离和二次距离来计算分配到每个内插点值的权。当二次距离HS大于二次距离VS时,这意味着内插点TP和BP比点LP和RP更接近点IP,根据本发明,例如,对应于点TP和BP的权增大,而对应于点LP和RP的权保持不变。相反,当二次距离VS大于二次距离HS时,根据本发明,对应于LP和RP的权增大,而对应于点TP和BP的权保持不变。根据距离HS和VS,权的改变量可以方便地计算。这样,分配给内插点的权可以是例如:
W [ LP ] = RD × VS 2 LD × VS 2 + TD × HS 2 + RD × VS 2 + BD × HS 2
W [ TP ] = BD × HS 2 LD × VS 2 + TD × HS 2 + RD × VS 2 + BD × H S 2
W [ RP ] = TD × VS 2 LD × VS 2 + TD × HS 2 + RD × VS 2 + BD × HS 2
W [ BP ] = TD × HS 2 LD × VS 2 + TD × HS 2 + RD × VS 2 + BD × HS 2
利用这种加权方法,离表面距离最小的内插点的权增加,而离表面距离最大的内插点的权减小。
这些权和内插点的值V[LP]、V[TP]、V[RP]、V[BP]是内插步骤INT的输入,该步骤根据这些输入数据计算新值V’[IP]。
计算如下:
V′[IP]=W[LP]×V[LP]+W[TP]×V[TP]+W[RP]×V[RP]+W[BP]×V[BP]
因此,一种根据本发明的方法使得有可能在计算要内插点的新值V’[IP]的过程中可以重新平衡不同点的权。
但是,当表面内一条边上的两个相邻点之间出现不连续时,根据本发明的方法通过在表面内增加这两个相邻点的值在表面内扩大了这种不连续。这是因为表面内一条边上两个相邻的内插点有大不相同的值,每个值都用作位于表面一条线上所有点的内插。那么,这两条相邻的线将每条都有接近于对应内插点值的值。这将导致错误隐藏质量的大幅度下降。
因此,本发明的另一个目的就是减少表面中附加不连续扩大的现象。
图4示意性示出的本发明一种有利的实施方案中,内插步骤INT能够从位置靠近各内插点和包括各内插点的各点组的平均值确定要内插的点的新值,其中内插点根据各一次距离和二次距离加权。参考图4,它示出了一种具体的实施方案,靠近内插点LP、TP、RP、BP的点用于估算要内插的点IP的新值。在这个实例中,计算包括接近每个内插点的两个点及内插点在内的三个点的平均值。计算可以在将要内插的点投影到表面边上的步骤之后的一个具体步骤中执行。然后,该平均值代替简单值V[LP]、V[TP]、V[RP]、V[BP]用于内插步骤。为了避免表面内高频的传播,这种运行方式等同于将一个低通滤波器应用到内插点。
图2示意性地示出了一个解码器DEC,用于解码包括由一组值定义的点定义的数字图象编码数据DAT的比特流,其中实现了根据本发明的方法。数据可以通过任何已知的传输装置接收并且可以包含错误。所示解码器包括视频解码模块VDEC,它解码有效数据DDAT并检测坏数据CDAT。通常有效数据存储在存储器模块MEM中。错误隐藏模块DISS连接到解码模块并接收坏数据CDAT。特别地,这些数据中有一些是通过根据本发明的错误隐藏方法隐藏的。这样,隐藏模块DISS包括能够确定内插点及其相应值的投影模块PRO。然后,为了将它们作为计算内插点不同值加权的模块PCC的输入发送,模块PDC和SDC根据以上提出的计算方法计算原始和二次距离。新值的内插是在内插模块INT中执行的。然后,点的新值V’[IP]就存储在存储器模块中,从而可以用于重构的图象IM。
给出的用于执行在根据本发明方法步骤中给出功能的模块可以作为附加应用集成在传统的解码器中,或者用在连接到用于执行根据本发明功能的传统解码器的独立错误隐藏模块中。
有很多种通过本领域技术人员可以获得的软件和/或硬件装置实现在根据本发明方法步骤中给出功能的方式。这就是附图为示意图的原因。因此,尽管附图示为不同的功能由不同的单元执行,但这并不排除单个软件和/或硬件装置执行多种功能的可能。这也不排除软件和/或硬件装置的组合执行一种功能的可能。
尽管已经根据给出的实施方案对本发明进行了描述,但本领域的技术人员将马上认识到存在给出实施方案的变体,而且这种变体仍然在本发明的主旨和范围之内。因此,在不背离由以下权利要求定义的主旨和范围的前提下,本领域的技术人员可以进行很多修改。

Claims (5)

1、一种方法,用于在数字图象上并包含错误值关联点的由多条边分隔的表面中的自动错误隐藏,包括:
从由在要内插到所述表面的边上的点的正交方向上的投影定义的内插点,为表面上至少一个点内插新值的步骤,
确定在要内插的点与内插点之间定义的一次距离的步骤,
其特征在于它包括:
计算每个方向上一次距离总和的步骤,所述总和称为二次距离,还在于
该内插步骤能够从根据各一次距离和二次距离加权的各点的值确定要内插的点的新值。
2、权利要求1中所述的隐藏方法,特征在于所述内插步骤能够从位置靠近各内插点和包括各内插点的各点组的平均值确定要内插的点的新值,其中内插点根据各一次距离和二次距离加权。
3、一种用于解码包括由一组点定义的数字图象编码数据的比特流的解码器,这些点与值关联,其中所述比特流可以包括由于数字图象上的由多条边分隔的表面的存在而产生的错误,所述图象包括错误值关联点,所述解码器包括在数字图象上的由多条边分隔的表面中的错误隐藏模块,所述隐藏模块包括:
从由在要内插到所述表面的边上的点的正交方向上的投影定义的内插点,为表面上至少一个点内插新值的步骤,
确定在要内插的点与内插点之间定义的一次距离的步骤,
特征在于它包括:
计算每个方向上一次距离总和的计算装置,所述总和称为二次距离,还在于
该内插装置适于从分别作为各一次距离和二次距离函数进行加权的各点的值确定要内插的点的新值。
4、权利要求3中所述的解码器,特征在于所述内插装置能够从位置靠近各内插点并包括各内插点的的各点组的平均值确定要内插的点的新值,其中所述内插点分别作为各一次距离和二次距离的函数进行加权。
5、一种在解码器中实现、由处理器执行的计算机程序产品,特征在于该计算机程序产品包括一组用于执行在权利要求1和2之一中所述错误隐藏方法步骤的指令。
CNB028017528A 2001-05-22 2002-05-21 精确四线插值法 Expired - Fee Related CN100380971C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0106746 2001-05-22
FR01/06746 2001-05-22

Publications (2)

Publication Number Publication Date
CN1636402A true CN1636402A (zh) 2005-07-06
CN100380971C CN100380971C (zh) 2008-04-09

Family

ID=8863555

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028017528A Expired - Fee Related CN100380971C (zh) 2001-05-22 2002-05-21 精确四线插值法

Country Status (6)

Country Link
US (1) US7315660B2 (zh)
EP (1) EP1397781A2 (zh)
JP (1) JP4360809B2 (zh)
KR (1) KR20030024801A (zh)
CN (1) CN100380971C (zh)
WO (1) WO2002096112A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110033528A1 (en) * 2009-08-05 2011-02-10 Poniard Pharmaceuticals, Inc. Stabilized picoplatin oral dosage form
US20100260435A1 (en) * 2007-12-21 2010-10-14 Orlick Christopher J Edge Directed Image Processing
US20090295792A1 (en) * 2008-06-03 2009-12-03 Chevron U.S.A. Inc. Virtual petroleum system
KR100949137B1 (ko) * 2008-07-17 2010-03-25 한양대학교 산학협력단 영상 보간 장치와 그 방법 및 그 방법이 기록된 컴퓨터로읽을 수 있는 기록매체
JP6070307B2 (ja) * 2012-05-21 2017-02-01 株式会社リコー パターン抽出装置、画像投影装置、パターン抽出方法およびプログラム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621467A (en) * 1995-02-16 1997-04-15 Thomson Multimedia S.A. Temporal-spatial error concealment apparatus and method for video signal processors
KR100196872B1 (ko) * 1995-12-23 1999-06-15 전주범 영상 복화화 시스템의 영상 에러 복구 장치
US7110947B2 (en) * 1999-12-10 2006-09-19 At&T Corp. Frame erasure concealment technique for a bitstream-based feature extractor
US7069208B2 (en) * 2001-01-24 2006-06-27 Nokia, Corp. System and method for concealment of data loss in digital audio transmission
US6697126B2 (en) * 2001-02-09 2004-02-24 Webtv Networks, Inc. Intra-frame video error concealment
US20020157058A1 (en) * 2001-02-20 2002-10-24 Cute Ltd. System and method for feedback-based unequal error protection coding

Also Published As

Publication number Publication date
WO2002096112A2 (en) 2002-11-28
CN100380971C (zh) 2008-04-09
US7315660B2 (en) 2008-01-01
WO2002096112A3 (en) 2003-09-25
EP1397781A2 (en) 2004-03-17
JP4360809B2 (ja) 2009-11-11
US20040153816A1 (en) 2004-08-05
KR20030024801A (ko) 2003-03-26
JP2004527191A (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
US6469745B1 (en) Image signal processor for detecting duplicate fields
US7265791B2 (en) Method and apparatus for de-interlacing video signal
US6810156B1 (en) Image interpolation device
US6950562B2 (en) Data processing method
US20050243928A1 (en) Motion vector estimation employing line and column vectors
US20070047651A1 (en) Video prediction apparatus and method for multi-format codec and video encoding/decoding apparatus and method using the video prediction apparatus and method
US6965705B1 (en) Method and system for dynamic angle interpolation in image processing
GB2308770A (en) Error concealment using image gradients
EP1173017B1 (en) Image interpolating method
US5347311A (en) Method and apparatus for unevenly encoding error images
CN1706189A (zh) 带有降质的图像处理单元
US20040130619A1 (en) Method for 3:2 pull-down film source detection
US20060159177A1 (en) Motion estimation method, device, and system for image processing
EP1396154B1 (en) Error concealment method and device
US20020001347A1 (en) Apparatus and method for converting to progressive scanning format
CN1636402A (zh) 精确四线插值法
US20050286636A1 (en) Method and device for image interpolation systems based on motion estimation and compensation
EP0884693B1 (en) Interpolation method for binary image
KR20070030223A (ko) 픽셀 보간
EP0890921B1 (en) Interpolation method for binary image
Biswas et al. A novel motion estimation algorithm using phase plane correlation for frame rate conversion
EP1267575B1 (en) A method for converting the scanning format of images, a system and computer program product therefor
US5440350A (en) Method and apparatus for encoding selected blocks of a residual image signal
US20100021079A1 (en) Error concealment method and device
EP1191785A1 (en) Interlace to progresssive conversion

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20100521