CN1601476A - 用于smt处理器上的cpi调度的系统和方法 - Google Patents

用于smt处理器上的cpi调度的系统和方法 Download PDF

Info

Publication number
CN1601476A
CN1601476A CNA200410080086XA CN200410080086A CN1601476A CN 1601476 A CN1601476 A CN 1601476A CN A200410080086X A CNA200410080086X A CN A200410080086XA CN 200410080086 A CN200410080086 A CN 200410080086A CN 1601476 A CN1601476 A CN 1601476A
Authority
CN
China
Prior art keywords
thread
compatibility
cpi
compatible
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200410080086XA
Other languages
English (en)
Other versions
CN1308826C (zh
Inventor
J·M·阿卡帕蒂
A·杜希
D·米歇尔
M·S·斯里尼瓦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meta Platforms Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1601476A publication Critical patent/CN1601476A/zh
Application granted granted Critical
Publication of CN1308826C publication Critical patent/CN1308826C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/48—Indexing scheme relating to G06F9/48
    • G06F2209/483—Multiproc

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

本发明提供了一种用于在同时多线程(SMT)处理器环境中通过计算性能度量，诸如当两个线程运行在该SMT处理器上时发生的CPI，来识别兼容的线程的系统和方法。确定当两个线程运行在所述SMT处理器上时所获得的CPI。如果所获得的CPI好于一个兼容性阈值，则记录指示兼容性的信息。当一个线程将要结束时，调度器在将要结束的线程所属的运行队列内寻找并调度另一个线程。调度器识别这样的线程：该线程(1)与仍然运行在SMT处理器上的线程(即，不是将要结束的线程)兼容，并且(2)准备好了执行。不断地更新CPI数据，从而不断地识别出与另一线程兼容的线程。

Description

用于SMT处理器上的CPI调度的系统和方法
技术领域
本发明一般地涉及用于在SMT处理器上调度线程的系统和方法。更具体地，本发明涉及为了进行SMT调度，使用一种度量以便确定相互兼容的处理线程的系统和方法。
背景技术
现代计算机的基本结构包括有外围设备以便向外部世界传输信息和从外部世界接收信息；这种外围设备可以是键盘、显示器、磁带驱动器、耦合于网络的通信线路等。计算机的基础结构中还包括从外部世界接收、处理和向外部世界传递这些信息所需的硬件，包括总线、存储器单元、输入/输出(I/O)控制器、存储设备和至少一个中央处理单元(CPU)等。CPU是系统的大脑。它执行构成计算机程序的指令，并且指挥着其它系统组件的运行。
从计算机硬件的立场上看，多数系统的操作方式基本上相同。处理器实际上快速地执行非常简单的操作，诸如算术、逻辑比较、和数据从一个位置到另一个位置的移动。指挥着计算机执行大量这种简单操作的程序给人以这样的幻觉，即计算机正在执行一些很复杂的操作。然而，用户所感觉到的计算机系统新的或增强的能力实际上可能是机器正在执行同样的简单功能，但是执行得更快得多。因此，对计算机系统的继续改进要求这些系统被做得还要更快。
对计算机整体速度的一种度量，也称为吞吐量，是度量单位时间内所执行的操作的数目。从概念上讲，在所有可能的对系统速度的改进中最简单的是提高各种部件的时钟速度，特别是处理器的时钟速度。如果所有的部件都以快两倍的速度执行，但是在其他方面以完全相同的方式工作，则系统将用原来时间的一半执行给定的任务。几年以前由分立部件构成的计算机处理器，通过缩小尺寸并且减少部件的数目，执行速度明显地更快了；最终，整个处理器被封装在单个芯片上的一个集成电路上。尺寸的缩小使得提高处理器的时钟速度成为可能，并且因此提高了系统的速度。
尽管由集成电路获得了巨大的速度提升，但是依然存在对更快的计算机系统的需求。硬件设计者通过更大的集成度、进一步减小电路的尺寸以及其它的技术可以获得速度的进一步提高。然而，设计者考虑到物理尺寸不可能无限地持续减小，而处理器时钟速度的不断提高也存在着限制。因此，已注意寻求其它方法进一步改进计算机系统的整体速度。
在不改变时钟速度的情况下，通过使用多个处理器仍然可能提高系统的速度。封装在集成电路芯片上的单个处理器的适度的成本使得这是可行的。从处理器的使用通过将工作负载从主处理器转移到从处理器上极大地提高了系统的速度。例如，从处理器例行地执行重复的和单个特定目的的程序，诸如输入/输出设备通信和控制。还可以将多个CPU放置在单个计算机系统内，典型地放置在基于主机的系统内，该系统同时为多个用户提供服务。每个不同的处理器可以为不同的用户单独地执行不同的任务，因此提高了系统同时执行多个任务的整体速度。
然而，提高单个任务诸如一个应用程序的执行速度更加困难。在多个CPU之间协调各个功能的执行并且传递各个功能的结果是一件很难处理的工作。对于从I/O处理器来说，这并不是如此困难，因为功能是已经预先定义的和有限的，而对于执行通用应用程序的多个CPU来说，协调这些功能就要困难得多，这部分地是因为，系统设计者事先不知道这些程序的细节。多数应用程序按着单一路径或由处理器所执行的步骤流执行。尽管有时可能将这个单一路径分解为多个并行的路径，进行这样处理的一种通用应用还在研究之中。一般地，将冗长的任务分解成较小的任务以便由多个处理器并行执行是由软件工程师逐个案例地编写代码来完成的。对于执行不一定是重复的或可预知的商务事务来说，这种专用方法尤其成问题。
因此，虽然多处理器提高了整个系统的性能，但是仍然存在许多提高单个CPU的速度的理由。如果CPU时钟速度是给定的，则通过提高每个时钟周期内所执行的操作的平均数目，有可能进一步提高CPU的速度，即每秒执行的操作数目。一种用于高性能、单芯片微处理器的常见的体系结构是精简指令集计算机(RISC)结构，其特征在于一个经常使用的指令的小的、简化的集合以便快速执行，这些简单的操作如前面说明的被快速地执行。由于半导体技术的进步，RISC体系结构的目标已经成为开发具有在每个机器时钟周期内执行一条或多条指令的能力的处理器。另一个增加每个时钟周期所执行的操作的平均数目的方法是修改CPU内的硬件。这种吞吐量度量，即每条指令的时钟周期，通常被用于表示高性能处理器体系结构的特征。指令流水线和高速缓冲存储器是使得这种成就成为可能的计算机体系结构特征。流水线指令执行允许随后的指令在先前发出的指令完成之前就开始执行。高速缓冲存储器在更靠近处理器处存储频繁使用的和其它数据，并且在多数情况下允许继续执行指令，而不必等待主存储器的整个访问时间。还已经展示了某些改进，其中多个执行单元具有前瞻硬件，用于寻找指令以并行执行。
对于在超标量系统中顺序和乱序地完成指令这两者，流水线在某些情况下将会停滞(stall)。依赖于先前发出的还没有完成的指令的结果的指令可能会使得流水线停滞。例如，在高速缓存中没有入/存储指令中所需的数据，即高速缓存未命中时，依赖于该装入/存储指令的指令不能被完成，直到在高速缓存中可以得到该数据时为止。特别是对涉及到大数据结构的计算而言，在高速缓存中维护持续执行所必需的请求数据，并且维持高命中率，即对该数据的请求次数与在高速缓存中准备好了该数据的次数的比，并不是容易的事。一次高速缓存未命中可以使得流水线停滞几个时钟周期，并且如果数据在多数情况下都不在，则存储器延迟的总量将是严重的。虽然用于主存储器的存储器装置正在变得更快，但是这种存储器芯片的速度和高端处理器的速度之间的差距正在变得越来越大。因此，当前高端处理器设计中的相当数量的执行时间花在了等待高速缓存未命中的解决上，并且这些存储器访问延迟占用了处理器执行时间的越来越多的部分。
提高CPU内硬件效率的另一种技术是将一个处理任务分成被称为线程的可独立地执行的指令序列。这种技术与将较大的任务分成较小的任务以便由不同的处理器独立地执行有关，只是此处将由同一个处理器执行这些线程。然后当CPU出于任何原因不能继续处理或执行这些线程中的一个线程时，CPU切换到并且执行另一个线程。在计算机体系结构中定义的术语“多线程”与该术语在软件中的使用是不相同的，在软件中它的含义是将一个任务分割成多个相关的线程。在体系结构的定义中，这些线程可以是相互独立的。因此“硬件多线程”经常被用于区分该术语的这两种使用。
硬件多线程的传统形式涉及为每个线程复制处理器寄存器。例如，对于实现了IBM公司所提供的商业名称为PowerPCTM的体系结构以执行多线程的处理器，该处理器必须维护N个状态以便运行N个线程。因此，下面的内容要被复制N次：通用寄存器、浮点寄存器、条件寄存器、浮点状态和控制寄存器、计数寄存器、链接寄存器、异常寄存器、保存/恢复寄存器和专用寄存器。
此外，可以复制专用的缓冲区诸如段后备缓冲区(segment lookasidebuffer)，或者可以将线程号标记在每个缓冲区项上，并且否则，则必须被在每次线程转换时清仓每个缓冲区项。还有，某些分支预测机制，例如，相关性寄存器(correlation register)和返回堆栈也应该被复制。幸运的是，不需要复制处理器的某些较大的功能，诸如：一级指令高速缓存(L1 I-cache)、一级数据高速缓存(L1 D-cache)、指令缓冲区、存储队列、指令调度器、功能性或执行单元、流水线、翻译后援缓冲区(TLB)以及分支历史表。
同时多线程(SMT)是一种允许多个独立的线程在每个时钟周期内向超标量处理器的功能性单元发出多条指令的技术。SMT组合了现代超标量处理器的多指令特性和多线程体系结构的等待时间隐藏能力。与依靠快速上下文切换来共享处理器的执行资源的传统多线程体系结构不同，SMT处理器中所有硬件环境同时处于活动状态，它们在每个时钟周期竞争所有的可用资源。这种对功能性单元的动态共享允许同时多线程以便很大地提高吞吐量，解决了处理器利用率的两个主要障碍——长的等待时间和有限的接线程的并行性。
然而，SMT处理器(即实现了硬件线程的处理器)面对的一个挑战是由SMT处理器执行的诸软件线程竞争某些同样的基于处理器的资源，诸如功能性和执行单元。如果两个软件线程反复地竞争同样的基于处理器的资源，在一个线程使用该资源时，另一个线程将等待(或被交换出去(swapout))。等待资源降低了整个系统的吞吐量，并且降低了单个线程的效率。如在此处所使用的，术语“线程”指软件线程，除非另行说明。
因此，所需要的是一种系统和方法，所述的系统和方法用于识别可以很好地一起运行的线程，或者，换言之，识别相互兼容的线程。那些在一起运行时可以很好地执行的线程很可能指示着对SMT处理器中的基于处理器的资源的较少的竞争。还需要的是一种用于在运行过程中，将兼容的线程相互配对的系统和方法。
发明内容
已经发现的是，可以在同时多线程(SMT)环境中通过计算当SMT处理器上有两个线程在运行时所发生的性能度量来识别兼容的线程。在一个实施例中，这个度量是每条指令的周期数(CPI)，它可以由当两个线程正在执行时所执行的时钟周期数除以在这些时钟周期数内所执行的指令数而确定。CPI越小，性能越好。
当线程在一起执行时，线程中的一个线程一般会在另一个线程结束之前先结束(即任务调出(task out)等)。当一个线程结束时，确定当两个线程处于执行中时所获得的CPI。将该CPI与一个可以调整的兼容性阈值比较。如果所获得的CPI比该兼容性阈值更好(更低)，则这些线程就被认为是可兼容的，并且记录指明这种兼容性的信息。在一个实施例中，每个线程标识符都可以具有一个兼容性列表，所述列表包含有被识别为兼容的其它线程的标识符。兼容性列表被周期地清理以便去除那些曾经是兼容的，但是看起来不再兼容了的线程。另外，如果兼容性列表中的空间有限，则如果新发现的线程获得了比先前兼容线程更好的CPI，则使用该新发现的线程代替该先前识别出的兼容线程。
当一个线程将要结束时，调度器查看将结束的线程所在的运行队列以便调度另一个线程。调度器识别出这样的线程：(1)与仍在SMT处理器上执行的线程(即不是将要结束的线程)兼容，并且(2)准备好要执行。CPI数据被不断地更新，从而不断地识别出相互兼容的各个线程。虽然以具有两个硬件线程的SMT处理器说明了描述于此的本发明，但是本领域的技术人员可以理解，此处讲述的技术等同地适用于使用处理多于两个硬件线程的SMT处理器的情况。
上述是本发明的概述，并且因此必然包括简化、概括和对细节的忽略；因此，本领域的技术人员可以理解这个概述仅是示例性的，而并不旨在作为任何形式的限制。通过下面给出的非限制性的详细说明，将明了唯一地由权利要求定义的本发明的其它方面、发明特征和优点。
附图说明
通过参考附图，本领域的技术人员可以更好地理解本发明，并且可以明了本发明的各个目的、特征和优点。不同附图中所使用的相同的标号表示类似的或相同的项。
图1是将被调度以便在SMT处理器上并发执行的多个线程的高层示意图。
图2是表示了调度器使用线程度量数据和运行队列数据在SMT处理器上调度线程的示意图；
图3是表示了调度器在确定将调度到SMT处理器上的一个线程的过程中所采取的步骤的流程图；
图4是表示了更新线程兼容性列表所采取的步骤的流程图；
图5是表示了从线程兼容性列表内去除表项所采取的步骤的流程图；
图6是表示了周期性地清除在线程控制块中发现的兼容性列表所采取的步骤的流程图；
图7是表示了调度器将一个低性能执行的线程从一个SMT处理器交换到另一个SMT处理器上以便提高整个系统的性能的示意图；
图8是表示了更新线程的CPI所采取的步骤的流程图；
图9是表示了在SMT处理器之间交换低性能线程所采取的步骤的流程图；
图10是表示了识别低性能线程以便在多SMT处理器系统内进行交换所采取的步骤的流程图；
图11是表示了在SMT处理器间交换低性能线程所采取的步骤的流程图；以及
图12是能够实现本发明的一种信息处理系统的方块图。
具体实施方式
下面的说明旨在提供对本发明的一个例子的详细说明，并且不应被理解为是对本发明本身的限制。确切地说，可以有任何数目的改型落在本发明的范围内，本发明定义于本说明之后的权利要求内。
图1是被调度以便在SMT处理器上并发执行的多个线程的高层示意图。调度器100读取与多个线程110相应的线程数据。在一个实施例中，线程数据被存储在线程控制块(TCB)内，线程控制块被系统用于维护并管理当前存在的线程。
调度器100调度线程以在支持同时多线程的处理器120上执行。同时多线程(SMT)是一种允许多个独立的线程在每个时钟周期内向超标量处理器的功能性单元发出多条指令的技术。SMT组合了现代超标量处理器的多指令特征和多线程体系结构的等待时间隐藏能力。与传统的依赖于快速上下文切换来共享处理器执行资源的多线程体系结构不同，SMT处理器内的所有硬件环境同时处于活动状态，每个时钟周期都竞争所有的可用资源。这种对功能性单元的动态共享允许同时多线程以便很大地提高吞吐量，解决了处理器利用率的两个主要障碍——长的等待时间和有限的按线程的并行性。
处理器线程130和140代表在处理器120上同时执行的两个线程，它们竞争处理器资源150、160和170。取决于正在执行的任务，每个可执行的线程110都有对处理器资源的不同需求。例如，某些线程可能是数据密集的，需要大量地访问处理器的“装入/存储”资源，而其它线程可能是计算密集的，并且需要大量地访问处理器的“加法器”资源或是浮点资源。
因为资源是在当前执行的线程之间共享的，如果每个线程需要执行同样的功能，则其中一个线程必须在另一个线程获得对资源的访问时等待。如果进程间存在对资源的高度竞争，则与低竞争的情况相比这些进程将花费更多的时间完成。
为每个可执行的线程维护指示着每个线程与其它线程的兼容性的数据。例如，如果两个线程可以很好地一起运行(即，当一起运行时，它们每个都有低的CPI)，这个信息将被调度器用于优选地使得这两个线程同时运行。
图2是表示了调度器使用线程度量数据和运行队列数据调度线程到SMT处理器上的示意图。当一个线程在SMT处理器250上执行完毕时，调度器200调度下一个线程以便执行。如果来自运行队列A(270)的一个线程结束了，则另一个来自运行队列A的线程被调度。同样地，如果来自运行队列B(285)的一个线程结束了，则调度器从运行队列B中调度另一个准备好要执行的线程。
为了确定将调度哪个线程，调度器200确定当前哪个线程正在另一个处理器线程上运行。例如，如果要结束的线程来自运行队列B，则获取与当前在处理器线程A(255)中执行的线程相应的线程标识符。类似地，如果要结束的线程来自运行队列A，则获取与当前正在处理器线程B(260)中执行的线程相应的线程标识符。运行队列包括与线程的标识符有关的数据(用于运行队列A中的线程的标识符275，和用于运行队列B中的线程的标识符290)，以及指示着该线程是否准备好执行的数据(用于运行队列A中的线程的指示符280，和用于运行队列B中的线程的标识符295)。
然后调度器确定是否有任何“兼容的”线程准备好执行。例如，如果来自运行队列A的线程“aaa”正在与来自运行队列B的线程“bbb”一起执行，而线程“bbb”将要结束了，则调度器确定是否有来自运行队列“B”的与线程“aaa”兼容的任何线程准备好执行。在一个实施例中，调度器从线程控制块210中线程“aaa”的表项内读取该线程“aaa”的兼容信息。线程控制块210包括用于每个线程的多个数据字段。这些数据包括线程215的标识符、在这个实施例中用于多达3个相应于兼容线程的标识符(标识符220、235、245)的字段，以及当这些兼容线程与这些兼容线程同时运行时所达到的每条指令的周期数(CPI)(CPI 225相应于线程ID 220，CPI 235相应于线程ID 230，CPI 245相应于线程ID 240)。在一个实施例中，存储在字段225、235和245中的CPI是该线程最后与兼容线程同时执行的过程中所得到的最后的CPI。在另一实施例中，为各个线程保持平均CPI，并且将在该线程与兼容线程同时运行过程中所获得的平均CPI存储在CPI字段中。
在给出的例子中，线程“aaa”是最与线程“bbb”兼容的线程，因为它在与线程“bbb”同时运行时具有最低的CPI(0.7)。线程“aaa”还与线程“ddd”(CPI为1.0)以及“fff”(CPI为1.2)兼容。调度器确定线程“ddd”是否准备好执行，并且如果是这样的，将该线程从运行队列B调度到SMT处理器250中处理器的“B”线程空间(260)内。如果线程“ddd”没有准备好执行，则调度器确定线程“fff”是否准备好执行，并且如果是的则调度器调度该线程。如果线程“ddd”和“fff”都没有准备好执行，则选择运行队列B中的下一个准备好执行的线程，并且由调度器调度它。
此外，当线程结束运行时，更新其CPI。某些兼容线程ID是“[null]”(一个空槽(slot))，这指示着没有发现足够的兼容线程来填满所有的槽。当一个线程结束执行时，就捕获该线程的CPI，并且将其与CPI阈值265比较。如果该线程的CPI好于该阈值，则可将CPI的度量和标识符放置到一个兼容性槽内，如果(1)存在一个空的槽的话，或者(2)不存在空的槽，但是新捕获的CPI比当前兼容线程中的一个线程的CPI更好的话(在这种情况下，新捕获的CPI和线程标识符替换掉具有最高即最不好的CPI的当前兼容线程)。
图3是给出了调度器在确定哪个线程将被调度到SMT处理器上时所采取的步骤的流程图。处理从300开始，在步骤305调度器收到一个通知，当前正在运行的线程将要任务调出。
确定哪个运行队列包括该将要结束的线程(判断310)。如果将要结束的线程在运行队列“A”上，则判断310转向“是”分支318，以便获得从运行队列“A”调度的下一个线程。在步骤320，检查兼容性列表以确定运行队列“A”上的哪些线程与当前正在处理器线程“B”(它接收来自运行队列“B”的线程)上运行的线程兼容。这个检查是通过读取存储在线程控制块315中的兼容数据(关于存储在线程控制块中的数据的更详细的例子，参见图2中的块210)而进行的。
确定是否存在有被列出的与运行在处理器线程“B”上的线程兼容的任何线程(判断325)。如果没有兼容的线程被列出，则判断325转向“否”分支326，于是在步骤350，来自运行队列“A”的下一个可得到的准备好运行的线程被调度，并且处理在395处结束。
在另一方面，如果线程控制块中所列出的一个或多个线程与当前在处理器线程“B”上运行的线程兼容，则判断325转向“是”分支328，于是在步骤330，通过读取来自运行队列“A”的数据检查最兼容的线程(即具有最小CPI的线程)，以便确定它是否准备好了运行。确定最后检查的线程是否准备好了运行(判断335)。如果最后检查的线程准备好了运行，则判断335转向“是”分支338，于是在步骤340调度该线程。在另一方面，如果该兼容的线程没有准备好执行，判断335转向“否”分支342，于是确定是否还有兼容线程列于线程控制块中(判断345)。如果还有兼容线程列出，则判断345转向“是”分支346，它循环回去以便检查该线程是否准备好运行。这个循环一直继续直到或是发现了一个兼容的准备好了运行的线程(判断335转向“是”分支338)，或是没有更多的兼容线程要检查，判断345转向“否”分支348，于是在步骤350，下一个来自运行队列“A”的可用线程(准备好运行的)被调度。然后处理在395处结束。
回到判断310，如果将结束的线程是运行队列“B”上的线程，判断310转向分支352，于是执行相同意义的一组判断和步骤，以便确定应该调度来自队列“B”的哪个线程。这些步骤的细节如下：
在步骤355，检查兼容性列表以确定运行队列“B”上的哪些线程与当前在处理器线程“A”(它接收来自运行队列“A”的线程)上运行的线程兼容。这个检查是通过读取存储在线程控制块315中的兼容数据而进行的。
确定是否有任何列出的与运行在处理器线程“A”上的线程兼容的线程(判断360)。如果没有列出的兼容线程，则判断360转向“否”分支362，于是在步骤390，来自运行队列“B”的准备好运行的下一个可用线程被调度，并且处理在395处结束。
在另一方面，如果在线程控制块中列出了一个或多个与当前运行在处理器线程“A”上的线程兼容的线程，则判断360转向“是”分支364，于是在步骤365通过读取来自运行队列“B”的数据检查最兼容的线程(即具有最小CPI的线程)以便确定它是否准备好了运行。确定最后检查的线程是否准备好了运行(判断375)。如果最后检查的线程准备好了运行，判断375转向“是”分支378，于是在步骤380调度该线程。在另一方面，如果该兼容的线程没有准备好运行，则判断375转向“否”分支382，于是确定是否还有兼容线程列于线程控制块内(判断385)。如果还有线程列出，判断385转向“是”分支386，它循环回去以查看该线程是否准备好了运行。这个循环一直继续直到或是发现了一个兼容的准备好了运行的线程(判断375转向“是”分支378)，或是没有更多的兼容线程要检查，判断385转向“否”分支388，于是在步骤390，下一个来自运行队列“B”的可用线程(准备好运行的)被调度。然后处理在395处结束。
图4是表示了更新线程的兼容性列表所采取的步骤的流程图。处理从400开始，在步骤405，获取刚刚在一个处理器线程上结束执行的线程的标识符，以及仍然在另一个处理器线程上执行的线程的线程标识符。接着，在步骤410，通过用处理器所执行的周期数除以被执行的指令的总数(即，由运行在处理器上的两个线程已执行的指令的总数)，计算刚刚结束的该线程和仍然在执行的另一个线程的时间段内所获得的CPI。
确定获得的CPI是否比已经建立的兼容阈值小或相等(即更好)(判断415)。如果CPI大于该阈值，则这些线程被认为是不兼容的。所述的阈值是一个可以调整的值。该值越高，就有越多的线程将被认为是兼容的，然而由于该值较高，这些CPI将不会必然地极大地提高整体系统的性能。在另一方面，降低阈值更可能确保“兼容的”线程，当可以得到时，将在一起很好地执行，然而由于阈值较低，可能会识别出较少的兼容线程。因此，取决于给定的计算机系统正在执行的处理的类型，可能需要调整该兼容阈值。
如果CPI大于阈值，判断415转向“否”分支418，于是这些线程被判定为是“不兼容的”，并且删除任何指示着这些线程为兼容线程的表项(预先定义的过程420，处理细节参见图5)，并且处理在425处结束。
在另一方面，如果CPI小于或等于该阈值，判断415转向“是”分支428，于是在步骤430检查刚刚结束的线程的兼容性列表。如果当前正在运行的线程已经存在于兼容性列表内了，则在步骤430中更新用于该线程的CPI。在一个实施例中，所述的线程表追踪最后的CPI，在这种情况下，在线程表中相应于当前正在执行的线程的标识符的字段中插入最新的CPI。在另一个实施例中，线程表保留一个平均CPI值，在这种情况下将最新的CPI值与当刚刚结束的线程和当前正在执行的线程一起运行时所获得的其它值进行平均。此外，在步骤430中，记录一个时间戳，以便追踪这两个线程一起运行的最后时间。
在当前正在运行的线程没有被列于最后线程的兼容性列表内的情况下，做出一个关于兼容性列表内是否有任何空槽(即字段)的决定(判断435)。如果至少有一个空(即当前没有使用的)字段，判断435转向“是”分支438，于是在步骤440记录当前正在运行的线程的线程标识符以及其CPI和一个时间戳。
在另一方面，如果在用于刚刚结束的线程的兼容性列表内没有空槽，判断435转向“否”分支442，它绕过步骤440并且进行另一个关于在这两个线程之间所获得的CPI是否好于(即小于)当前列于兼容性列表内的最不好的(即最高的)CPI的确定(判断445)。如果为这两个线程所获得的CPI好于当前列于兼容性列表内的CPI中的一个CPI，判断445转向“是”分支448，于是在步骤450，与列出的最高兼容CPI相应的线程标识符被改写为当前正在运行的线程的线程标识符，兼容性列表内的CPI值被改写为刚刚获得的CPI，并且以前的时间戳被改写一个更新过的时间戳，它反映了由这两个线程获得该CPI的时刻。
如果该CPI不比线程表中所列的最差CPI好，不触动(即，不改变)与刚刚结束的线程的线程标识符相应的兼容性列表表项，并且判断445转向“否”分支452。
与上面说明的为刚刚结束执行的线程更新兼容性列表的步骤430到450相类似，执行相同的步骤以便为当前正在运行的线程更新兼容性列表。在步骤460，检查与当前正在运行的线程的标识符相应的兼容性列表，并且如果刚刚结束的线程的线程标识符已被列于其内，则与刚刚结束的线程相应的数据被更新(即，CPI和时间戳被更新)。再次的，在一个实施例中，追踪最后的CPI，而在另一个实施例中计算并记录平均CPI。
在刚刚结束的线程没有列于当前正在运行的线程的兼容性列表内的情况下，确定兼容性列表内是否还有任何空槽(判断470)。如果至少还有一个空(即，当前没有使用的)字段，判断470转向“是”分支472，于是在步骤474，记录当前正在运行的线程的标识符以及CPI值和时间戳。
在另一方面，如果在当前正在运行的线程的兼容性列表内没有空位置，判断470转向“否”分支478，它绕过了步骤475，并且进行另一个关于由这两个线程所获得的CPI是否比兼容性列表内当前所列出的最差(即，最大的)CPI更好(即，更小)的确定(判断480)。如果由这两个线程所获得的CPI比兼容性列表内当前列出的CPI中的一个CPI好，判断480转向“是”分支485，于是在步骤490与所列出的最高兼容CPI值相应的线程标识符被改写为刚刚结束执行的线程的线程标识符，兼容性列表内的CPI值被改写为刚刚得到的CPI，并且以前的时间戳被改写为更新的时间戳，它反映了由这两个线程获得该CPI的时刻。
如果该CPI不比线程表内所列出的最差CPI好，则不触动(即，不改变)相应于刚刚结束的线程的线程标识符的兼容性列表表项，而判断480转向“否”分支492，绕过步骤490。
此后为更新线程的兼容性列表所执行的处理在495处结束。
图5是表示了从线程的兼容性列表内删除表项所采取的步骤的流程图。当在SMT处理器上同时执行两个线程时所获得的CPI不如(即，高于)为系统设定的一个阈值时调用该过程(见图4，已预先定义的处理420，它调用图5中表示的处理)。
图5的处理从500开始，在步骤510读取相应于刚刚结束执行的线程的兼容性列表，以便确定当前正在执行的线程的线程标识符是否被作为兼容线程列出来了。在一个实施例中，兼容性列表存储于线程控制块540内。确定当前正在执行的线程的标识符是否被列于最后的线程兼容性列表内(判断520)。如果当前线程被列于最后的线程的兼容性列表内，判断520转向“是”分支525，于是在步骤530从兼容性列表内删除与当前正在执行的线程有关的数据。在一个实施例中，兼容性列表数据存储于线程控制块540中。在另一方面，如果与当前正在执行的线程有关的数据没有列于刚刚结束的线程的兼容性列表内，判断520转向“否”分支535，绕过步骤530。
在步骤550，读取相应于当前正在执行的线程的兼容性列表以便确定刚刚结束执行的线程的线程标识符是否作为兼容线程被列出了。确定刚刚结束执行的线程的线程标识符是否列于当前正在运行的线程的兼容性列表内(判断560)。如果刚刚结束执行的线程的线程标识符被列于当前正在运行的线程的兼容性列表内，判断560转向“是”分支570，于是在步骤580从该兼容性列表内删除与刚刚结束执行的线程有关的数据。在另一方面，如果与刚刚结束执行的线程有关的数据没有列于当前正在运行的线程的兼容性列表内，判断560转向“否”分支590，绕过步骤580。处理此后在595处结束。
图6是周期地清理在线程控制块中发现的兼容性列表所采取的步骤的流程图。处理从600开始，于是在步骤605，处理以周期性的间隔，例如每两秒钟，被唤醒。
处理一直继续直到系统关闭为止。因此，确定系统是否正在被关闭。当系统正在被关闭时，判断610转向“是”分支612，于是处理在615处结束。
在另一方面，如果系统不是正在被关闭，判断610转向“否”分支618以执行线程清理操作。在步骤620，处理获得当前的系统时间(时间戳)。通过从该时间戳中减去一过时的时间，基于当前时间计算一个过时的时间戳(步骤625)。例如，一个在过去两秒钟内没有更新其时间戳值的本来兼容的线程可以被认为是“过时的”，并且因此不再被认为与该线程兼容了。其原因可能是由于另一线程已经终止了，该另一线程已被置于睡眠状态而等待其它事件的发生，或是没有调度该另一线程以便和该本来兼容的线程一起运行的某种其它原因。
在步骤630，读取线程控制块中的第一个线程。确定该线程控制块数据是否包括兼容线程的信息(判断635)。如果用于该线程的表项包括兼容线程信息，判断635转向“是”分支638，于是在步骤640读取相应于第一个被列出的兼容线程的时间戳。通过比较这个时间戳和计算出的过时的时间戳值，确定兼容性列表内所列的该线程是否已过时并应当从列表中删除(判断650)。如果兼容性列表内列出的线程过时了，判断650转向“是”分支655，于是在步骤660，过时的线程被从兼容线程列表内删除。在另一方面，如果兼容线程的时间戳位于一个可接受的参数内(即，线程没有过时)，则判断650转向“否”分支665，并且该线程保留在兼容线程列表内。
确定是否有更多的列于该兼容线程列表内的线程需要被处理(判断670)。如果有更多的线程列出，判断670转向“是”分支672，于是在步骤675，读取兼容线程列表内的下一个线程的时间戳，并且处理循环回去以确定该线程是否已过时并应被从兼容线程列表内删除。这个循环一直继续直到对于从线程控制块中读取的该线程没有更多的兼容线程列出为止，此时判断670转向“否”分支678。
确定是否有更多的列于线程控制块内的线程需要被处理，并且清理它们的兼容性列表(判断680)。如果线程控制块内有更多的线程，判断680转向到“是”分支685，于是在步骤690，读取线程控制块内下一个线程的数据，并且处理循环回去以清理该线程兼容性列表内的任何过时线程。
这个循环一直继续直到线程控制块内的所有线程都已被读取为止，此时判断680转向“否”分支695，它循环回步骤605，使得处理在再次执行清理处理之前等待所述的时间间隔流逝。清理处理继续，直到系统被关闭为止，此时判断610转向“是”分支612，并且处理在615处结束。
图1-6说明了如何识别兼容线程，并且如何在同一SMT处理器上执行兼容线程，其中在线程控制块内追踪兼容性数据。图7-11描述了具有多个SMT处理器的系统，并且讲述了将一个低性能线程从一个SMT处理器移到另一个SMT处理器上，以便提高整体的系统性能。图1-6和7-11所讲述的内容可以被组合在一起以便创建一个具有多个SMT处理器的系统，该系统为每个SMT处理器识别兼容的线程，并且将低性能线程从一个SMT处理器移动到另一个SMT处理器。因此可以将图7-11中表示的线程控制块实现为存储图1-6中说明的性能数据，或是将其存储在单独的表中。
图7是一个表示了调度器将低性能线程从一个SMT处理器交换到另一个SMT处理器上以便提高整体系统性能的示意图。调度器700读取与存储于线程控制块710内的线程有关的数据，以便确定将在具有多个SMT处理器的系统内的各个处理器之间交换哪些线程。
存储在线程控制块内的CPI数据被调度器用于从该线程以前的执行过程中所收集的数据中识别低性能的线程。在图7给出的实施例中，给出了两个SMT处理器(760和785)，它们每个都具有两个处理器线程以便同时执行两个执行线程(处理器线程765和770相应于SMT处理器760，并且处理器线程790和795相应于SMT处理器785)。每个SMT处理器都具有一个运行队列(运行队列755相应于SMT处理器760，并且运行队列780相应于SMT处理器785)。运行队列识别被调度以便在处理器上运行的线程。在给出的例子中，线程“aaa”、“ccc”、“eee”和“ggg”被列于运行队列755，并且因此在SMT处理器760上执行。类似地，线程“bbb”、“ddd”、“fff”和“hhh”被列于运行队列780，并且因此在SMT处理器785上执行。
调度器700确定来自各个运行队列的哪些线程是最低性能线程。一旦识别出了低性能线程，调度器700内的过程705就将这些线程从一个运行队列交换到另一个运行队列。在给出的例子中，线程“ggg”是列于运行队列755内的最低性能线程，而线程“hhh”是列于运行队列780内的最低性能线程。当执行过程705时，线程“ggg”将被放置到运行队列780中，而线程“hhh”将被放置到运行队列755中。
因为线程在SMT环境中共享处理器资源，将线程从一个运行队列交换到另一个运行队列是将被交换的线程放置到一个具有不同处理器资源的不同线程的池中。因此，交换线程的目的是为低性能的线程寻找一个更有效的环境以便减少对处理器资源的竞争，从而提高线程的效率。此外，图7-11中给出的交换线程技术可以与图1-6中给出的SMT调度技术结合使用，从而一个运行队列中的线程可以与该相同运行队列内的更兼容的线程一起被调度。
图8是表示了更新线程的CPI所采取的步骤的流程图。处理从800开始，于是在步骤810，由调度器将一个线程调度到SMT处理器内包括的处理器线程中的一个处理器线程上。在步骤820，从处理器获得一个初始的CPI值。在一个实施例中，处理器记录下所执行的周期数以及执行的指令数。然后用周期数除以所执行的指令数来计算CPI。在步骤830，线程执行一段时间直到线程结束其处理或任务调出(即，时间到)。当线程将要结束执行时，在步骤840收到一个通知，通知该过程该线程将要结束处理。如果图8中表示的处理是由调度器执行的，则因为调度器确定何时调度线程并且何时它们任务调出，该过程将决定该线程将要结束。在另一方面，如果图8中表示的处理由与调度器分离的一个过程执行，则调度器在该线程将要结束执行时向该过程发送一个信号。
在步骤850，获得刚刚结束执行的线程的最终的CPI。通过计算该线程执行过程中所经过的周期数和处理器在这两个线程都在执行时所执行的指令数目，为线程的最后的运行周期确定CPI值。在步骤860，在线程表870(即，线程控制块)中存储线程的最后CPI。在步骤880，通过对存储于线程表内的这个线程的CPI值进行平均计算该线程的平均CPI。然后在步骤890，在线程表870内存储该线程的平均CPI。
为由调度器调度的每个线程执行图8中表示的处理。出于示例的目的，图8给出了为单个线程执行的CPI追踪。由于SMT处理器同时运行多个线程，图8中表示的处理将被调用多次以便追踪各个处理器线程。例如，如果SMT处理器同时处理两个处理器线程，则图8中表示的处理将或是被执行两次(每一个线程一次)，或是被修改为追踪两个线程的CPI。
图9是表示了在SMT处理器间交换低性能线程所采取的步骤的流程图。处理从900开始，在步骤905初始化(即，清理)交换列表970。在910选择相应于第一处理器的运行队列915。在步骤920，通过搜索整个线程表925，寻找所选择的运行队列内的具有最差(即最高的)CPI的线程，来识别第一运行队列925内的最差性能的线程。
确定该最差性能线程的CPI是否高于(即，差于)一个预先确定的阈值(判断930)。做出这个确定以便确保仅有低性能的线程被交换，否则将会占用额外的资源来交换具有足够性能的线程。如果线程的CPI不比该阈值差，判断930转向“否”分支932，它绕过了为了在SMT运行队列间进行交换而将线程数据写入交换列表所采取的步骤。在另一方面，如果线程的CPI比该阈值差，判断930转向“是”分支934，于是在步骤935，读取以前交换的线程列表940以便查看该最低性能线程是否最近被交换过。以前交换的线程列表包括有关于已经被交换的线程的数据。这个数据包括被交换的线程的标识符、这些线程被交换时的CPI、以及指示着每个线程被最后交换的时间的时间戳。
确定最低性能的线程以前是否被交换过，这是由在以前交换的列表内发现的该线程的标识符所指示的(判断945)。如果该线程以前被交换过，则判断945转向“是”分支948，于是确定该线程的CPI是否在交换后变差了或是在交换前更差(判断950)。如果被交换后该线程的CPI改善了(即，不是更差了)，则判断950转向“否”分支952，于是在步骤955，识别出来自所选的处理器运行队列的下一个最差性能线程，并且处理循环回去以确定这个线程以前是否被交换过，以及交换后该线程的性能是提高还是下降了。回到判断950，如果所选的线程的CPI在交换后更差了，则判断950转向“是”分支956。
确定是否将识别出的线程包括到交换列表内(判断965)。这个判断可以基于各种因素，诸如该线程的CPI是否比给定的阈值差，以及如果该线程以前被交换过，交换发生在多久之前。可以决定不交换近期内刚刚被交换过的线程，以避免在处理器运行队列间将同一个线程换来换去。如果该线程将要被包括在交换列表中，判断960转向“是”分支962，于是在步骤965，通过将该线程的标识符写入交换列表970来更新该列表。在另一方面，如果线程不是将要包括在交换列表内，判断960转向“否”分支968，绕过步骤965。
确定是否还有其它的SMT处理器，可以从它们之上识别低性能线程(判断975)。为了在处理器间交换线程，计算机系统内至少要有两个SMT处理器，因此判断975将至少有一次转向“是”分支978。
如果有更多的SMT处理器要处理，判断975转向“是”分支978，于是在步骤980，选择该多处理器系统内的下一个处理器，并且处理循环回去以从所选的SMT处理器识别一低性能线程。这个循环一直继续直到所有的SMT处理器都被处理过了，此时判断975转向“否”分支982，于是在各个处理器之间交换交换列表内的线程(预先定义的处理985，参见图11和相应文字来了解处理细节)。在步骤990，更新以前交换的线程的列表940，以便记录该些被交换的线程的线程标识符、最后的CPI和时间戳。此外，如果系统内包括多于两个SMT处理器，则以前交换的线程列表也追踪该线程所来自的处理器。此后处理在995处结束。
图10是表示了识别低性能线程以便在多SMT处理器系统内进行交换所采取的步骤的流程图。处理从1000开始，于是在步骤1005，运行在SMT处理器中的一个处理器上的线程中的一个线程结束了(即，被抢占了，时间片到时等)。在步骤1010从线程表1015内读取该最近结束的线程的CPI，线程表1015包括有当前正在执行的线程的与CPI有关的信息。
确定最近结束的线程的CPI是否比一个预先确定的阈值差(判断1020)。该预先确定的阈值是一个可以调整的值。将该阈值设高将减少识别出的低性能线程的数目，而相反地，将该值设低将增加识别出的低性能线程的数目。如果该最近结束的线程的CPI不比该阈值差，判断1020转向“否”分支1022，于是处理在1025结束。在另一方面，如果该最近结束的线程的CPI比该阈值差，判断1020转向“是”分支1028以执行进一步的处理，以便最终确定该最近结束的线程是否应被交换到其它处理器。
在步骤1030，读取以前交换过的线程的数据结构1040。这个数据结构包括关于以前从一个SMT处理器被交换到另一个SMT处理器上的线程的信息，并且包括诸如线程的标识符、线程在其最后被交换时的CPI、以及指示着该线程最后一次被交换的时间的时间戳。
确定该最近结束的线程是否是最近被交换的(判断1050)。如果该最近结束的线程是以前交换过的，判断1050转向“是”分支1055，于是确定该最近结束的线程的CPI在交换后是否变差了(判断1060)。如果在交换之后该最近结束的线程的CPI没有变差(即相同或有所改善)，判断1060转向“否”分支1065，于是在步骤1070，在所选择的处理器上识别出下一个低性能线程，并且处理循环回去以确定新识别的线程是否比所述的阈值差，该线程是否以前被交换过，以及该新识别出的线程的CPI在被交换后是否变差了。这个循环一直继续或是直到识别出的线程的CPI(基于线程的CPI)比给定的阈值好(此时处理在1025处结束)，或是直到识别出其CPI比该阈值差的线程，并且该线程或是以前尚未被交换过了(判断1050转向“否”分支1075)，或是在交换后其CPI变差了(判断1060转向“是”分支1078)。
当已识别出了低性能的线程时，确定是否将识别出的线程包括到交换列表内(判断1080)。这个判断可以基于各种其他因素，诸如多久以前该线程被交换，该线程在一个不同的处理器上执行的情况好了多少(即，可将在不同处理器上的边际改进(marginal improvement)与交换线程的操作相权衡)等等。如果该确定是仍然将该线程包括在交换列表内，判断1080转向“是”分支1082，于是在步骤1085，通过将线程的标识符写入交换列表1090内更新交换列表。在另一方面，如果该确定是不将该线程包括在交换列表内，判断1080转向“否”分支1092，绕过步骤1085。此后处理在1095处结束。
图11是表示了在SMT处理器间交换低性能线程所采取的步骤的流程图。处理从1100开始，于是在步骤1110从交换列表获取两个线程的标识符。在一个实施例中，交换列表用于交换来自多于两个SMT处理器的线程。因此，交换列表既识别线程也识别所述线程最后执行于其上的SMT处理器。此外，基于所述线程在不同处理器上的过去的性能，交换列表可以识别该线程应被调度在其上的处理器。例如，在具有4个SMT处理器的系统内，其中一低性能线程已经在第一、第二和第三个SMT处理器上试运行过了，则交换列表可以指出该线程应被调度到第四个SMT处理器上运行。
在步骤1125，从交换列表中读取的第一个线程被放置在一个不同的运行队列上(即，相应于一个不同的SMT处理器的运行队列)。在步骤1130，从交换列表读取的第二个线程也被放置在一个不同的运行队列上。在一个实施例中，第一个线程被放置在与第二个线程相应的运行队列上，并且第二个线程被放置在与第一个线程相应的运行队列上。在步骤1140，更新线程表1150，反映出对线程的运行队列所做的修改。在步骤1160，与这些线程有关的数据被写入以前交换过的线程的数据结构1170。这个数据包括线程的标识符、线程在被交换时的CPI、以及指示线程被交换的时刻的当前时间戳。
在步骤1175，从交换列表1120内删除与刚刚被交换到不同运行队列的线程相应的信息。确定交换列表内是否还有更多表项需要被交换(判断1180)。如果交换列表内还有其它表项，判断1180转向“是”分支1190，它循环回去以便交换交换列表内的下两个表项(并且从该列表内删除这些表项)。这个循环一直继续直到交换列表为空时为止，此时判断1180转向“否”分支1192，并且处理在1195处结束。
图12表示了信息处理系统1201，该系统是能够执行此处说明的计算操作的计算机系统的一个简化的例子。计算机系统1201包括处理器1200，它连接到主机总线1202。二级(L2)高速缓冲存储器1204也连接到主机总线1202。主机到PCI的桥1206连接于主存储器1208，该桥包括高速缓冲存储器和主存储器控制功能，并且提供总线控制以便处理PCI总线1210、处理器1200、L2高速缓存1204、主存储器1208与主机总线1202之间的传输。主存储器1208连接于主机到PIC桥1206以及主机总线1202。完全由(诸)主机处理器1200使用的设备，诸如LAN卡1230，连接于PCI总线1210。服务处理器接口和ISA访问直通(ISA Access Pass-through)1212在PCI总线1210和PCI总线1214之间提供了一个接口。以这种方式，PCI总线1214被从PCI总线1210分隔开。诸如闪速存储器1218的设备连接于PCI总线1214。在一种实现中，闪速存储器1218包括BIOS代码，它包括有用于各种低级系统功能和系统启动功能的必要的处理器可执行的代码。
PCI总线1214为由(诸)处理器1200和服务处理器1216共享的各种设备提供了一个接口，所述的设备包括，例如，闪速存储器1218。PCI到ISA桥1235提供了总线控制以便处理PCI总线1214和ISA总线1240间传输、通用串行总线(USB)功能1245、电源管理功能1255，并且能够包括其它未给出的功能元件，诸如实时时钟(RTC)、DMA控制、中断支持和系统管理总线支持。非易失RAM 1220连接于ISA总线1240。PCI到SCSI桥1280提供了总线控制以便处理PCI总线1214和SCSI总线1285间的传输。SCSI设备1290(即，SCSI硬盘驱动器)使用SCSI总线1285与计算机系统1201的其它部分通信。
服务处理器1216包括用于在初始化步骤中与(诸)处理器1200通信的JTAG和I2C总线1222。JTAG/I2C总线1222也连接于L2高速缓存1204、主机到PCI桥1206以及主存储器1208，提供了处理器、服务处理器、L2高速缓存、主机到PCI桥以及主存储器之间的通信路径。服务处理器1216还可访问系统电源资源以便关闭信息处理设备1201的电源。
外围设备和输入/输出(I/O)设备可以被连接到各种接口上(例如，并行接口1262、串行接口1264、键盘接口1268和连接于ISA总线1240的鼠标接口1270)。或者，可由一个连接到ISA总线1240上的超级I/O控制器(未示出)来接纳许多I/O设备。
为了将计算机系统1201连接于其它的计算机系统以便通过网络复制文件，LAN卡1230被连接于PCI总线1210。类似地，为了使用电话线连接将计算机系统1201连接到ISP以便连接到因特网，调制解调器1275被连接到串口1264和PCI到ISA桥1235。
虽然图12中说明的计算机系统能够执行此处说明的过程，但是这个计算机系统只是计算机系统的一个例子。本领域的技术人员可以理解许多其它的计算机系统设计能够执行此处说明的过程。
本发明的一个优选实施方式是一个应用程序，也就是一个代码模块内的一组指令(程序代码)，该代码模块可以，例如，驻留在计算机的随机访问存储器内。直到该计算机需要时为止，这组指令可以被存储在其它的计算机存储器内，例如，在硬盘驱动器上，或是在可移动存储装置中，诸如光盘(最后用于CD ROM中)或软盘(最后用于软盘驱动器)中，或通过因特网或其它计算机网络下载。因此，本发明可以被实现为用于计算机内的计算机程序产品。此外，虽然所说明的各种方法被方便地实现于由软件可选择地激活的或重新配置的通用计算机内，本领域的普通技术人员将会认识到，这些方法可以在硬件、固件或在被构造用来执行所需要的方法步骤的更专用的装置内执行。
虽然已经给出并说明了本发明的特定的实施例，对于本领域的技术人员来说显而易见的是，基于此处讲述，可以做出改变和改型而不脱离本发明和其更宽的方面，因此，所附的权利要求将在它们的范围内包括所有处在本发明的实际精神和范围之内的改变和改型。此外，应当理解，本发明完全由所附的权利要求定义。本领域的技术人员可以理解如果打算的是所引入的权利要求要素的特定数目，这种打算将被明确地表述在权利要求内，并且在没有这种表述的地方，就没有这种限制。为了帮助理解，作为一个非限制性的例子，下面所附的权利要求包含引导性的短语“至少一个”和“一个或多个”以便引出权利要求要素。然而，这种短语的使用不应被理解成暗示，用不定冠词“一”或“一个”引出的权利要求要素将包含这种被引出的权利要求要素的任何特定的权利要求限制为仅包括一个这种要素的发明，即使当该同一权利要求包括引导性的短语“一个或多个”或“至少一个”以及不定冠词诸如“一”或“一个”时；同样的规则对于定冠词权利要求中的使用也成立。

Claims (48)

1.一种识别兼容的软件线程以便在SMT处理器上执行的、计算机实施的方法，该方法包括：
识别一个时间间隔，在这个时间间隔内第一线程和第二线程两者都运行在SMT处理器上；
获取在识别出的时间间隔内发生的性能值；
基于所获取的性能值，确定第一线程是否与第二线程兼容；以及
响应该确定操作，记录第一线程与第二线程的兼容性。
2.如权利要求1的方法，其中所述性能值是每条指令的周期数(CPI)值。
3.如权利要求2的方法，其中所述CPI值还包括：
获取指示着发生于所述时间间隔内的处理周期数的周期数目值；
获取指示着在所述时间间隔内由SMT处理器执行的指令数目的指令数目值；以及
将所述周期数目值除以所述指令数目值，除得的结果是所述CPI值。
4.如权利要求2的方法，还包括：
将该CPI值与一个阈值比较，其中如果该CPI值好于该阈值，则确定第一线程和第二线程兼容。
5.如权利要求2的方法，还包括：
将相应于第一线程的第一标识符和该CPI值写入相应于第二线程的兼容性列表内。
6.如权利要求5的方法，其中所述写操作是响应在第二线程的兼容性列表内识别出了一个空字段而执行的。
7.如权利要求5的方法，其中所述写操作是响应下面的处理而执行的：
将该CPI值与以前记录的、与以前识别出的一个或多个兼容线程相应的一个或多个CPI值比较；以及
确定该CPI好于所述以前记录的CPI值中的至少一个CPI值。
8.如权利要求7的方法，还包括：
在所述写操作之前，删除与以前识别出的兼容线程中的一个线程相应的一个以前记录的CPI值和数据。
9.如权利要求1的方法，还包括：
将与第一线程相应的第一标识符写入与第二线程相应的兼容性列表内，其中该兼容性列表存储了与第二线程兼容的多个线程的标识符。
10.如权利要求9的方法，还包括：
写入与第一标识符相应的时间戳，该时间戳指示着所述时间间隔发生的时刻，其中所述多个线程标识符中的每个线程标识符还包括一个时间戳，所述时间戳指示着每个线程与第二线程共同执行的时刻。
11.如权利要求10的方法，还包括：
周期地清理多个兼容性列表，包括第二线程的兼容性列表，所述清理包括：
读取与列于兼容性列表内的每个线程相应的表项；
将列于兼容性列表内的时间戳与当前时间进行比较；
基于所述比较，确定与该时间戳相关联的表项是否过时了；以及
响应该表项已经过时了的确定删除该表项。
12.如权利要求1的方法，还包括：
检测到第一或第二线程将要结束；
调度一个新的线程以便执行，所述调度包括：
识别出一个兼容的线程，所述兼容的线程与那个不是将要结束的线程兼容；
确定该兼容的线程是否准备好了执行；以及
调度该兼容的线程以便在SMT处理器上执行。
13.如权利要求12的方法，其中所述将要结束的线程和所述兼容的线程列于第一运行队列中，并且其中不是将要结束的线程列于第二运行队列中。
14.一种调度软件线程以便在SMT处理器上执行的、计算机实施的方法，所述方法包括：
检测一个将要结束在所述SMT处理器上的执行的将结束的线程；
识别一个仍然运行在所述SMT处理器上的正在运行的线程；
检查一个或多个兼容的线程的一个列表，其中所述兼容的线程与所述正在运行的线程兼容；
确定所述兼容的线程中的一个线程准备好了执行；以及
调度该被确定的线程以便在SMT处理器上执行。
15.如权利要求14的方法，其中所述将结束的线程和所述兼容线程列于第一运行队列中，并且其中所述正在运行的线程列于第二队列中。
16.如权利要求14的方法，其中所述确定所述兼容线程中的一个线程准备好了执行的步骤还包括：
按照CPI值的顺序检查兼容线程是否准备好了执行，其中按照由相应于每个兼容线程的CPI值所确定的顺序检查兼容线程，从而具有较好CPI值的兼容线程被首先检查。
17.一种信息处理系统，包括：
一个或多个SMT处理器；
可由所述处理器访问的存储器；
用于识别兼容线程以便在所述SMT处理器中的一个处理器上执行的兼容性工具，所述兼容性工具包括可以有效地用于下述处理的软件代码：
识别一个时间间隔，在这个时间间隔内第一线程和第二线程两者都运行在SMT处理器上；
获取在该识别出的时间间隔内发生的性能值；
基于所获取的性能值，确定第一线程是否与第二线程兼容；以及
响应该确定操作，记录第一线程与第二线程的兼容性。
18.如权利要求17的信息处理系统，其中所述性能值是每条指令的周期数(CPI)值。
19.如权利要求18的信息处理系统，其中所述CPI值是使用能够有效地进行下述处理的软件代码计算的：
获取指示着发生于所述时间间隔内的周期数的周期数目值；
获取指示着在所述时间间隔内执行的指令数目的指令数目值；以及
将所述周期数目值除以所述指令数目值，除得的结果是所述CPI值。
20.如权利要求18的信息处理系统，还包括能够有效地进行下述处理的软件代码：
将该CPI值与一个阈值比较，其中如果该CPI值好于该阈值，则确定第一线程和第二线程兼容。
21.如权利要求18的信息处理系统，还包括能够有效地进行下述处理的软件代码：
将相应于第一线程的第一标识符和所述CPI值写入相应于第二线程的兼容性列表内。
22.如权利要求21的信息处理系统，其中所述写操作是响应有效地在第二线程的兼容性列表内识别出一个空字段的软件代码而执行的。
23.如权利要求21的信息处理系统，其中所述写操作是响应有效地进行如下处理的软件代码而执行的：
将该CPI值与以前记录的与以前识别出的一个或多个兼容线程相应的一个或多个CPI值比较；以及
确定该CPI好于所述以前记录的CPI值中的至少一个CPI值。
24.如权利要求23的信息处理系统，还包括能够有效地进行如下处理的软件代码：
在所述写操作之前，删除与以前识别出的兼容线程中的一个线程相应的一个以前记录的CPI值和数据。
25.如权利要求17的信息处理系统，还包括能够有效地进行如下处理的软件代码：
将与第一线程相应的第一标识符写入与第二线程相应的兼容性列表内，其中该兼容性列表存储了与第二线程兼容的多个线程的标识符。
26.如权利要求25的信息处理系统，还包括能够有效地进行如下处理的软件代码：
记录与第一标识符相应的时间戳，该时间戳指示着所述时间间隔发生的时刻，其中所述多个线程标识符中的每个线程标识符还包括一个时间戳，所述时间戳指示着每个线程与第二线程共同执行的时刻。
27.如权利要求26的信息处理系统，还包括能够有效地进行如下处理的软件代码：
周期地清理多个兼容性列表，包括第二线程的兼容性列表，所述清理包括能够有效地进行如下处理的软件代码：
读取与列于兼容性列表内的每个线程相应的表项；
将列于兼容性列表内的时间戳与当前时间进行比较；
基于所述比较，确定与该时间戳相关联的表项是否过时了；以及
响应确定该表项已经过时了的操作删除该表项。
28.如权利要求17的信息处理系统，还包括能够有效地进行如下处理的软件代码：
检测到第一或第二线程将要结束；
调度一个新的线程以便执行，所述调度包括能够有效地进行如下处理的软件代码：
识别出一个兼容的线程，所述兼容线程与那个不是将要结束的线程兼容；
确定该兼容的线程是否准备好了执行；以及
调度该兼容的线程以便在SMT处理器上执行。
29.如权利要求28的信息处理系统，其中所述将要结束的线程和所述兼容的线程被列于第一运行队列中，并且其中不是将要结束的线程列于第二运行队列中。
30.一种信息处理系统，包括：
一个或多个SMT处理器；
可由所述处理器访问的存储器；
用于调度兼容线程以便在所述SMT处理器中一个SMT处理器上同时执行的调度工具，所述调度工具包括能够有效地进行如下操作的软件代码：
检测一个将要结束在所述SMT处理器上的执行的将结束的线程；
识别一个仍然在所述SMT处理器上执行的正在运行的线程；
检查一个或多个兼容的线程的一个列表，其中所述兼容的线程与所述正在运行的线程兼容；
确定所述兼容的线程中的一个线程准备好了执行；以及
调度该被确定的线程以便在SMT处理器上执行。
31.如权利要求30的信息处理系统，其中所述将结束的线程和所述兼容的线程列于第一运行队列中，并且其中所述正在运行的线程列于第二运行队列中。
32.如权利要求30的信息处理系统，其中所述确定所述兼容线程中的一个线程准备好了执行的操作还包括能够有效地进行如下操作的软件代码：
按照CPI值的顺序检查兼容线程是否准备好了执行，其中按照由相应于每个兼容线程的CPI值所确定的顺序检查兼容线程，从而具有较好CPI值的兼容线程被首先检查。
33.一种存储在计算机可以使用的介质上的计算机程序产品，用于识别兼容的软件线程以在一个SMT处理器上执行，所述计算机程序产品包括：
用于识别一个时间间隔的单元，在这个时间间隔内第一线程和第二线程两者都运行在SMT处理器上；
用于获取在该识别出的时间间隔内发生的性能值的单元；
用于基于所获取的性能值，确定第一线程是否与第二线程兼容的单元；以及
用于响应该确定操作，记录第一线程与第二线程的兼容性的单元。
34.如权利要求33的计算机程序产品，其中所述性能值是每条指令的周期数(CPI)值。
35.如权利要求34的计算机程序产品，其中计算所述CPI值包括：
用于获取指示着发生于所述时间间隔内的处理周期数的周期数目值的单元；
用于获取指示着在所述时间间隔内由SMT处理器执行的指令数目的指令数目值的单元；以及
用于将所述周期数目值除以所述指令数目值、除得的结果是所述CPI值的单元。
36.如权利要求34的计算机程序产品，还包括：
用于将该CPI值与一个阈值比较的单元，其中如果该CPI值好于该阈值，则确定第一线程与第二线程兼容。
37.如权利要求34的计算机程序产品，还包括：
用于将相应于第一线程的第一标识符和所述CPI值写入相应于第二线程的兼容性列表内的单元。
38.如权利要求37的计算机程序产品，其中所述写操作是响应在第二线程的兼容性列表内识别出了一个空字段而执行的。
39.如权利要求37的计算机程序产品，其中所述用于写操作单元是响应以下单元而执行的：
用于将该CPI值与以前记录的与以前识别出的一个或多个兼容线程相应的一个或多个CPI值进行比较的单元；以及
用于确定该CPI好于所述以前记录的CPI值中的至少一个CPI值的单元。
40.如权利要求39的计算机程序产品，还包括：
用于在所述写操作之前，删除与以前识别出的兼容线程中的一个线程相应的一个以前记录的CPI值和数据的单元。
41.如权利要求33的计算机程序产品，还包括：
用于将与第一线程相应的第一标识符写入与第二线程相应的兼容性列表内的单元，其中该兼容性列表存储了与第二线程兼容的多个线程的标识符。
42.如权利要求41的计算机程序产品，还包括：
用于记录与第一标识符相应的时间戳的单元，该时间戳指示着所述时间间隔发生的时刻，其中多个线程标识符中的每个线程标识符还包括一个时间戳，所述时间戳指示着每个线程与第二线程共同执行的时刻。
43.如权利要求42的计算机程序产品，还包括：
用于周期地清理多个兼容性列表，包括第二线程的兼容性列表的单元，所述清理包括：
用于读取与列于兼容性列表内的每个线程相应的表项的单元；
用于将列于兼容性列表内的时间戳与当前时间进行比较的单元；
用于基于所述比较，确定与该时间戳相关联的表项是否过时了的单元；以及
用于响应所述确定该表项已经过时了的操作删除该表项的单元。
44.如权利要求33的计算机程序产品，还包括：
用于检测到第一或第二线程将要结束的单元；
用于调度一个新的线程以便执行的单元，所述调度包括：
用于识别出一个兼容的线程的单元，所述兼容线程与那个不是将要结束的线程兼容；
用于确定该兼容线程是否准备好了执行的单元；以及
用于调度该兼容的线程以便在SMT处理器上执行的单元。
45.如权利要求44的计算机程序产品，其中所述将要结束的线程和所述兼容的线程被列于第一运行队列中，并且其中所述不是将要结束的线程列于第二运行队列中。
46.一种存储在计算机可以使用的介质上的计算机程序产品，用于识别在一个SMT处理器上执行的兼容的软件线程，所述计算机程序产品包括：
用于检测一个将要结束在所述SMT处理器上的执行的将结束的线程的单元；
用于识别一个仍然在所述SMT处理器上执行的正在运行的线程的单元；
用于检查一个或多个兼容的线程的一个列表的单元，其中所述兼容的线程与所述正在运行的线程兼容；
用于确定兼容的线程中的一个线程准备好了执行的单元；以及
用于调度该被确定的线程以便在SMT处理器上执行的单元。
47.如权利要求46的计算机程序产品，其中所述将结束的线程和所述兼容线程列于第一运行队列中，并且其中所述正在运行的线程列于第二队列中。
48.如权利要求46的计算机程序产品，其中所述确定兼容线程中的一个线程准备好了执行的操作还包括：
用于按照CPI值的顺序检查兼容线程是否准备好了执行的单元，其中按照由相应于每个兼容线程的CPI的值所确定的顺序检查兼容线程，从而具有较好CPI值的兼容线程被首先检查。
CNB200410080086XA 2003-09-25 2004-09-24 用于smt处理器上的cpi调度的系统和方法 Expired - Fee Related CN1308826C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/671,132 US7360218B2 (en) 2003-09-25 2003-09-25 System and method for scheduling compatible threads in a simultaneous multi-threading processor using cycle per instruction value occurred during identified time interval
US10/671,132 2003-09-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101486370A Division CN100397347C (zh) 2003-09-25 2004-09-24 用于smt处理器上的cpi调度的系统和方法

Publications (2)

Publication Number Publication Date
CN1601476A true CN1601476A (zh) 2005-03-30
CN1308826C CN1308826C (zh) 2007-04-04

Family

ID=34520468

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB200410080086XA Expired - Fee Related CN1308826C (zh) 2003-09-25 2004-09-24 用于smt处理器上的cpi调度的系统和方法
CNB2006101486370A Expired - Fee Related CN100397347C (zh) 2003-09-25 2004-09-24 用于smt处理器上的cpi调度的系统和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2006101486370A Expired - Fee Related CN100397347C (zh) 2003-09-25 2004-09-24 用于smt处理器上的cpi调度的系统和方法

Country Status (2)

Country Link
US (2) US7360218B2 (zh)
CN (2) CN1308826C (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7441242B2 (en) * 2004-04-22 2008-10-21 International Business Machines Corporation Monitoring performance of a logically-partitioned computer
US20060015855A1 (en) * 2004-07-13 2006-01-19 Kumamoto Danny N Systems and methods for replacing NOP instructions in a first program with instructions of a second program
US7793299B2 (en) * 2005-08-30 2010-09-07 International Business Machines Corporation System and method for scheduling tasks for execution
US8079035B2 (en) * 2005-12-27 2011-12-13 Intel Corporation Data structure and management techniques for local user-level thread data
US20070294693A1 (en) * 2006-06-16 2007-12-20 Microsoft Corporation Scheduling thread execution among a plurality of processors based on evaluation of memory access data
US8069444B2 (en) * 2006-08-29 2011-11-29 Oracle America, Inc. Method and apparatus for achieving fair cache sharing on multi-threaded chip multiprocessors
DE102006041444B4 (de) * 2006-09-04 2014-10-30 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Erfassen einer Ausführungszeit eines Befehls in einem Rechnersystem
US8028286B2 (en) * 2006-11-30 2011-09-27 Oracle America, Inc. Methods and apparatus for scheduling threads on multicore processors under fair distribution of cache and other shared resources of the processors
US9223629B2 (en) * 2007-01-31 2015-12-29 Hewlett-Packard Development Company, L.P. Data processing system and method
US8156496B2 (en) * 2007-01-31 2012-04-10 Hewlett-Packard Development Company, L.P. Data processing system and method
US8813080B2 (en) * 2007-06-28 2014-08-19 Intel Corporation System and method to optimize OS scheduling decisions for power savings based on temporal characteristics of the scheduled entity and system workload
US20090031314A1 (en) * 2007-07-25 2009-01-29 Microsoft Corporation Fairness in memory systems
US7720643B1 (en) 2007-09-24 2010-05-18 United Services Automobile Association (Usaa) Estimating processor usage
US7680628B1 (en) 2007-09-24 2010-03-16 United Services Automobile Association (Usaa) Estimating processor usage
US7725296B1 (en) * 2007-09-24 2010-05-25 United Services Automobile Association (Usaa) Estimating processor usage
US8627327B2 (en) * 2007-10-24 2014-01-07 International Business Machines Corporation Thread classification suspension
US9063778B2 (en) * 2008-01-09 2015-06-23 Microsoft Technology Licensing, Llc Fair stateless model checking
US8161493B2 (en) * 2008-07-15 2012-04-17 International Business Machines Corporation Weighted-region cycle accounting for multi-threaded processor cores
US20100017321A1 (en) * 2008-07-18 2010-01-21 Chicago Mercantile Exchange, Inc. Adaptive Implied Spread Matching
US8969969B2 (en) * 2009-03-20 2015-03-03 International Business Machines Corporation High threshold voltage NMOS transistors for low power IC technology
US9569270B2 (en) * 2009-04-21 2017-02-14 Empire Technology Development Llc Mapping thread phases onto heterogeneous cores based on execution characteristics and cache line eviction counts
US8881157B2 (en) * 2009-09-11 2014-11-04 Empire Technology Development Llc Allocating threads to cores based on threads falling behind thread completion target deadline
US9189282B2 (en) * 2009-04-21 2015-11-17 Empire Technology Development Llc Thread-to-core mapping based on thread deadline, thread demand, and hardware characteristics data collected by a performance counter
US20110066830A1 (en) * 2009-09-11 2011-03-17 Andrew Wolfe Cache prefill on thread migration
US10572937B2 (en) 2010-06-17 2020-02-25 Chicago Mercantile Exchange Inc. Generating implied orders based on electronic requests for quotes
US8924981B1 (en) * 2010-11-12 2014-12-30 Teradat US, Inc. Calculating priority indicators for requests in a queue
US8607243B2 (en) * 2011-09-20 2013-12-10 International Business Machines Corporation Dynamic operating system optimization in parallel computing
US9015718B1 (en) * 2011-09-28 2015-04-21 Google Inc. Identifying task instances that interfere with processor performance
US8984527B2 (en) * 2012-07-17 2015-03-17 Wind River Systems, Inc. System and method for execution time donation in a time-partitioning scheduler
US8910125B2 (en) 2012-09-27 2014-12-09 International Business Machines Corporation Monitoring software performance
US9336057B2 (en) 2012-12-21 2016-05-10 Microsoft Technology Licensing, Llc Assigning jobs to heterogeneous processing modules
US9367472B2 (en) 2013-06-10 2016-06-14 Oracle International Corporation Observation of data in persistent memory
US20150007196A1 (en) * 2013-06-28 2015-01-01 Intel Corporation Processors having heterogeneous cores with different instructions and/or architecural features that are presented to software as homogeneous virtual cores
US9411642B2 (en) * 2014-01-17 2016-08-09 Nvidia Corporation Using high priority thread to boost CPU clock rate
TWI503742B (zh) * 2014-04-21 2015-10-11 Nat Univ Tsing Hua 多核心處理器系統及其排程方法
US10459817B2 (en) * 2017-01-18 2019-10-29 International Business Machines Corporation Evaluating performance improvement of executing instructions in a first processor over execution on a second processor
US10402223B1 (en) * 2017-04-26 2019-09-03 Xilinx, Inc. Scheduling hardware resources for offloading functions in a heterogeneous computing system
US11782713B1 (en) 2019-08-27 2023-10-10 Amazon Technologies, Inc. Security vulnerability mitigation using address space co-execution
US11853771B1 (en) 2019-09-24 2023-12-26 Amazon Technologies, Inc. Offload card based virtualization of a pre-assembled computer system integrated into a server for a virtualization service
US11113046B1 (en) 2019-09-24 2021-09-07 Amazon Technologies, Inc. Integration and remote control of a pre-assembled computer system into a server for a virtualization service
US11243589B1 (en) 2019-09-24 2022-02-08 Amazon Technologies, Inc. Remote power button actuation device for a pre-assembled computer system integrated into a server for a virtualization service
CN111416858B (zh) * 2020-03-16 2023-04-07 广州市百果园信息技术有限公司 一种媒体资源的处理平台、方法、装置和服务器
US11983569B2 (en) 2021-08-18 2024-05-14 International Business Machines Corporation Services thread scheduling based upon thread tracing
US11977496B1 (en) 2022-09-29 2024-05-07 Amazon Technologies, Inc. Security vulnerability mitigation using hardware-supported context-dependent address space hiding

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5630128A (en) * 1991-08-09 1997-05-13 International Business Machines Corporation Controlled scheduling of program threads in a multitasking operating system
US5745778A (en) 1994-01-26 1998-04-28 Data General Corporation Apparatus and method for improved CPU affinity in a multiprocessor system
US5963911A (en) * 1994-03-25 1999-10-05 British Telecommunications Public Limited Company Resource allocation
US6549930B1 (en) * 1997-11-26 2003-04-15 Compaq Computer Corporation Method for scheduling threads in a multithreaded processor
US6928482B1 (en) 2000-06-29 2005-08-09 Cisco Technology, Inc. Method and apparatus for scalable process flow load balancing of a multiplicity of parallel packet processors in a digital communication network
US7500240B2 (en) * 2002-01-15 2009-03-03 Intel Corporation Apparatus and method for scheduling threads in multi-threading processors
US7337443B2 (en) * 2003-06-30 2008-02-26 Microsoft Corporation Method and apparatus for processing program threads

Also Published As

Publication number Publication date
US20050086660A1 (en) 2005-04-21
CN1308826C (zh) 2007-04-04
US7360218B2 (en) 2008-04-15
US7698707B2 (en) 2010-04-13
US20080148274A1 (en) 2008-06-19
CN100397347C (zh) 2008-06-25
CN1945540A (zh) 2007-04-11

Similar Documents

Publication Publication Date Title
CN1308826C (zh) 用于smt处理器上的cpi调度的系统和方法
CN1308825C (zh) 用于在smt处理器中进行cpi负载平衡的系统和方法
TWI470425B (zh) 硬體及軟體系統用之將程式自動分解為多重平行緒之系統，裝置及方法
CN1191524C (zh) 预取指令的执行方法和设备
Breß et al. Robust query processing in co-processor-accelerated databases
CN1117319C (zh) 在多线程处理器中改变线程优先级的方法和装置
CN1147794C (zh) 具有静态转移预测支持的去耦取指令-执行引擎
Li et al. Configuration prefetching techniques for partial reconfigurable coprocessor with relocation and defragmentation
CN1095117C (zh) 存数指令结果的前送的方法和处理器
US10592430B2 (en) Memory structure comprising scratchpad memory
CN1294486C (zh) 多重处理环境中透明动态优化的方法和系统
CN103348323B (zh) 用于在计算机系统中执行目标程序的方法和系统
CN1294485C (zh) 相关性链处理器
CN1252594C (zh) 使能跟踪重复指令的方法和系统
CN1276888A (zh) 在多线程处理器中选择线程切换事件的方法和装置
EP3066571B1 (en) Cache memory budgeted by ways on memory access type
WO2007067562A2 (en) Methods and apparatus for multi-core processing with dedicated thread management
CN1867891A (zh) 用于实时多线程处理的方法和装置
CN1222985A (zh) 在多级流水线结构中处理条件跳转的方法
CN1825276A (zh) 多线程管道中的可编程延迟分派
Ghoting et al. Cache-conscious frequent pattern mining on modern and emerging processors
Gong et al. HAWS: Accelerating GPU wavefront execution through selective out-of-order execution
CN1248108C (zh) 用于处理失败的加载检查指令的机制
Hughes et al. Memory-side prefetching for linked data structures for processor-in-memory systems
Sair et al. A decoupled predictor-directed stream prefetching architecture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190807

Address after: California, USA

Patentee after: Facebook, Inc.

Address before: American New York

Patentee before: International Business Machines Corp.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: California, USA

Patentee after: Yuan platform Co.

Address before: California, USA

Patentee before: Facebook, Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070404