CN1582435A - 用于在时分复用总线上进行数据传输的数据结构 - Google Patents

用于在时分复用总线上进行数据传输的数据结构 Download PDF

Info

Publication number
CN1582435A
CN1582435A CN02820247.3A CN02820247A CN1582435A CN 1582435 A CN1582435 A CN 1582435A CN 02820247 A CN02820247 A CN 02820247A CN 1582435 A CN1582435 A CN 1582435A
Authority
CN
China
Prior art keywords
frame
data
port
bus
storer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02820247.3A
Other languages
English (en)
Inventor
J·帕罗米诺埃查笛
G·罗佩茨
S·苏佐基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1582435A publication Critical patent/CN1582435A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9023—Buffering arrangements for implementing a jitter-buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1305—Software aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13166—Fault prevention
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13174—Data transmission, file transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13204—Protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13214—Clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13299—Bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)

Abstract

一种存储器，存储用于由按照总线帧协议操作的计算机程序而在总线上转发的数据。该存储器包括存储在存储器中的数据结构。数据结构包括具有排列成N行、M列的数据块的矩阵，其中，N和M是大于1的整数。矩阵中的数据块包括与总线帧协议一起使用的数据，并且对应于目标端口和数据的时隙。

Description

用于在时分复用总线上进行数据传输的数据结构
技术领域
本发明涉及一种用于在时分复用(TDM)总线上将数据发送到一个或多个装置的总线帧协议。
背景技术
TDM总线从几个装置接收多路复用数据，并将数据发送至接收装置上的不同端口。在接收装置中，需要由多个管脚来接收各个端口的数据。例如，在传统的TDM总线中，有四组管脚用于将数据传送至某一装置，有四组管脚用于从某一装置接收数据。因此，随着某一装置上端口数的增加，传统TDM总线上的管脚数会显著增加。
附图简述
图1示出具有TDM总线的计算机系统。
图2是图1所示TDM总线上传送的数据帧通用结构表。
图3是图2所示通用帧结构的特例表。
图4是图1所示TDM总线上进行数据传送的图。
具体描述
参见图1，图中示出计算机系统10。计算机系统10包括各种装置11-16。装置11至16可以是任何类型能够发送和接收数据的数字装置。例如，装置11至16可以包括微处理器、数字信号处理器(DSP)、网络接口卡等装置。装置11至16还可以包括网络计算机或者网络计算机外围装置，如打印机和复印机。
为便于描述，将装置11至13称为“发送装置”，因为它们将被描述为发送数据。把装置14至16称为“接收装置”，因为它们将被描述为接收数据。但是，应该注意，每一发送装置通常能够接收数据，而每一接收装置通常也能够发送数据。事实上，发送和接收装置可以是同一类装置。
装置11至13和14至16可以在TDM总线18上交换数据。在本实施例中，TDM总线18在12位至17位宽之间并且以33MHz或更低的时钟速率来运行。然而，其它实施例也可以使用具有不同宽度和不同时钟速率的TDM总线。
成帧器20是一个从发送装置11至13接收针对接收装置13至16上的端口的数据的装置。成帧器20产生的数据结构包含来自发送装置11至13的数据复用帧(即，交错)的数据结构。成帧器20在TDM总线18上逐块发送数据结构元素。因此，来自不同发送装置的数据在TDM总线18上顺序发送至接收装置。在接收装置的总线管脚处的解复用器(未示出)对含有来自不同发送装置的数据的数据流进行解复用，并根据各块中所包含的信息，将数据发送到接收装置上合适端口。
正如图中22所示，成帧器20含有处理器24如微控制器或微处理器，用于执行计算机程序26，用以由成帧器20从发送装置进行接收的数据中，产生数据结构。构成数据结构28，并存储在可以是任何类型机器可读媒介的存储器30中。从成帧器20，处理器24中的处理器24以合适的速率，将数据块发送到数据总线上。
参见图2，数据结构28是一个具有排列成N列和M行的数据块的矩阵，其中，N和M都是大于1的整数。在本实施例中，有32行。每一块数据结构28包括与本文中所描述的数据帧协议一起使用并且对应于接收装置上目标端口和数据的时隙的数据。值得注意的是，目标端口标识数据所针对的接收装置上的端口。时隙提供将数据发送至端口的顺序关系。
参见图2，数据结构28的每一数据块32包含两个数字，如，“0，x”，“1，y”，...，“N，w”，其中，N是大于1的整数。这些数字中的第一个数字(行号)“0”、“1”和“N”给出该数据块的端口号。因此，数据块32用于端口“0”，数据块34用于端口“1”，数据块36用于端口“N”，等等。在本实施例中，接收装置的端口被赋予不同的数字，从而就不必标识每一数据块中的装置。在每一数据块中的第二个数字(列号)，例如，“x”、“y”和“w”，其中“x”、“y”和“w”是整数，给出数据每一帧数据块(例如，每一列)的时隙。
例如，图3示出一例数据结构38。如图所示，每一列40、42等对应于用于接收装置上某一端口的数据帧。因此，列40用于端口“0”、列42用于端口“1”，列44用于端口“26”，等等。时隙(例如，列42中行40和48中的46)表示某一列中数据块(例如，某一端口的数据)的顺序关系。因此，按照由时隙所表示的顺序关系，将数据从成帧器20发送至TDM总线18。
在本实施例中，成帧器20逐行将数据发送到TDM总线18上。即，参见图3，成帧器20从数据块50开始发送数据，接着是数据块52，等，随后是数据块54，再是数据块56，直至行58都已发送完为止。成帧器20随后发送行60，从数据块62开始，接着是数据块64，等等，再是数据块66，随后是数据块68，直至行60都已经发送完为止。成帧器20随后以同样的方式发送行70等，直至将整个数据结构发送到TDM总线18上。一旦整个数据结构38都已经发送完，成帧器20开始发送另一个这样的数据结构(未示出)。
在本实施例中，每一数据块是一个字节，但是，这并不是必须的。每一数据块可以构成在装置之间发送的信息，如声音、图像、文字等。另外，数据块可以构成用于执行本文所描述的总线帧协议的不同信号。下面描述由数据所定义的信号例子。
数据可以定义一个结构起始指示符信号(“ST”)。结构起始指示符发出新矩阵(即，新数据结构28)起始的信号(图2)。该结构起始指示符置于一个数据结构的“(0，0)”块中。接收器可以使用该信息来确定与在TDM总线上的数据发送有关的时序信息，正如以下更详细描述的那样。
数据可以定义一个端口帧起始指示符信号(“FS”)。该端口帧起始指示符发出端口的帧(即，新数据列)起始信号。该结构起始指示符置于数据结构的“(N，0)”行中，其中，N如图2中所定义。因此，每一端口可以使其数据帧在数据结构的任一行上开始。在本实施例中，帧之间的距离至少是32行；或者帧排列发生变化。
数据可以定义多帧起始指示符信号(“MFS”)。多帧起始指示符标识一个端口的多个帧。也就是说，如果数据结构28有一个以上的帧是用于同一端口的，则多帧起始指示符标识这些帧。
一个数据块中的数据可以是时钟信号、填充字节、在两个装置之间产生的信息和/或信令信息。在本实施例中，在传送E1和/或T1数据流时，总线时钟信号(“CLK”)在N*2.048/8MHz的最低速度下运行。33MHz时钟就可以处理多达128个端口。填充字节也称为“添塞字节”，并不包含实质性的数据，其添加是为了防止装置冲突和/或实现适合的时序。
在本实施例中，一个数据结构28(图2)可以含有发送数据和接收数据，如，从发送装置发送的数据和由发送装置所接收的数据。在这种情况下，数据结构28的数据帧(列)包含交错的发送帧和接收帧。在这一点上，发送帧用于把数据驱动到TDM总线18上，而接收帧用于从TDM总线18读取数据。
数据结构28的一个或多个数据帧(列)可以是一个位于与两个不同数据驱动装置相关的两组帧之间的填充帧。填充帧可以用于补偿至少两个发送装置的不同传输速率。举例来说，发送装置11中的一个可以驱动数据结构28中第0列至第8列。发送装置12中的另一个可以驱动数据结构28中的第9列至第16列。数据结构28中的第8列可以包含一个填充帧，从而将第0列至第8列与第9列至第16列分开，并因此避免不同的装置将数据驱动到同一列上(如果不同的装置具有不同的数据传输速率，就会出现这样的情况)。
由于装置可以沿发送(Tx)方向和接收(Rx)方向来处理数据，所以可以使用两条总线，即，每一方向有一条总线。本实施例中，每一条总线可以最多发送17个信号。另外，总线可以使用相同的数据管脚，来处理Tx数据和Rx数据。加倍这种结构中的总线带宽，并减小总线中的管脚数。这样，可以执行端口级处的某些切换/解复用，以便向合适的端口提供合适的数据。
于是，TDM总线18可以两种模式工作：MUX(复用)模式和NON-MUX(非复用模式)。在NON-MUX模式时，信号使用不同的总线。在MUX模式时，Rx和Tx信息驱动相同的管脚(即，把数据发送到相同的管脚以及从相同的管脚接收数据)。这样，对发送装置和/或接收装置进行编程，使得数据结构28中的某些列驱动Rx数据，而数据结构28中的某些列驱动Tx数据。
两个装置之间的信令信息可以在专用管脚或专用数据块内传输。这时，对于E1模式，数据结构28的行数应该是33(而不是32)。最后数据块后面的时隙可以用于传送用于两个信道的信令信息。可以按照MFS信号的位置来计算信道数。本实施例中，可以对信道0、1、2直至31发送信令信息。
参见图4，图中示出在TDM总线18(图1)上的信号时序图72。如图所示，当FS 76和ST 78信号为高时，发送用于第一端口的数据74。对于E1数据流，标记为“TS0”，而对于T1数据流，标记为“F字节”。数据结构28的第一列(列0)中的后面的字节将是对应于列0的端口的时隙(0至31)序列。在任一点处，如果填充的字节80(“Pstuff”)变成1，则舍弃当前所对应的数据字节，如后面的字节一样，直至填充字节返回至零。
接收装置如装置4从总线18接收数据。接收装置中的解复用器(未示出)对来自TDM总线18的数据进行解复用、读取所产生的数据包的端口目的地，并将该数据包发送至接收装置14上合适的端口。接收装置中的一个或多个缓冲器可以用来确定与从TDM总线18接收的数据帧有关的时序信息。例如，可以采用先进先出(FIFO)缓冲器来获得在TDM总线18上传送的数据帧的时序信息。详细说来，FIFO缓冲器填充帧可以采用特定端口的数据帧来进行填充。可以将该帧的起始时间与后续帧的起始时间作比较，以便于确定帧的数据传送速率。
另外，FIFO可以用于减小由于数据在TDM总线18上传输所引起的抖动。就这一点来说，“抖动”是由于数据在TDM总线18上非恒定传输造成的。因此，每一帧都可以被看作是周期循环而具有给定时钟频率的。但是，“添塞字节”的使用改变了帧的周期性，从而包容了在与先前传送的“主”帧相关的预定周期和当前传送的帧之间的差异。数据可以校正TDM总线18上的非恒定传输(抖动)的速率下从FIFO中读取。
成帧器20中产生数据结构28所实施的处理可以由处理器从存储器(例如，随即存储器(RAM))中进行读取来执行的机器可执行指令来实现。但是，该处理并不局限于这一方式，它可以应用于任一一种计算环境或处理环境。
该处理可以用硬件、软件或者其两者的组合来实现。该处理可以在可编程机器上执行的计算机程序来实现，每一个可编程机器包括处理器、可以由处理器读取的存储媒介(包括易失存储器和非易失存储器和/或存储元件)、至少一个输入装置，以及一个或多个输出装置。程序码可以应用于使用输入装置如鼠标器或键盘而输入的数据，以执行处理和产生输出信息。
每一种这样的程序可以用高级程序语言或者面向对象的程序语言来实现，用以与计算机系统进行通信。然而，程序也可以用汇编语言或机器语言来实现。语言可以是编译语言或解释语言。
每一计算机程序可以存储在存储介质或存储装置(例如，CD-ROM，硬盘或磁盘)上，并且在由计算机对存储介质或存储装置进行读取以执行该过程时，可以由构成并操作计算机的通用可编程计算机或专用可编程计算机来进行读取。所说的过程可以是制造的一个和多个物品，例如，采用计算机程序过程的机器可读存储介质，一经执行，计算机程序中的指令会使机器按照所说的过程进行操作。
本发明并不局限于上述实施例。例如，本发明并不局限于图1中所示的特定硬件和软件。本发明并不局限于本文中所描述的特定帧结构和数据结构。可以使用任何一种合适的结构。
本文中没有描述的其它实施例也包括在权利要求书的范围内。

Claims (30)

1.一种用于存储数据的存储器，所存储的数据由根据总线帧协议进行操作的计算机程序在总线上传输，其特征在于，所述存储器包括：
存储在所述存储器内的数据结构，所述数据结构包括排列成具有N行、M列数据块的矩阵，其中，N和M都是大于1的整数，矩阵中的一个数据块包括与所述总线帧协议一起使用的数据，并且对应于所述数据的目标端口和时隙。
2.如权利要求1所述的存储器，其特征在于，所述N行对应于目标端口，而所述M列对应于所述目标端口的数据帧。
3.如权利要求1所述的存储器，其特征在于，所述数据块对应于数据的字节。
4.如权利要求1所述的存储器，其特征在于，所述数据包括结构起始指示符，所述结构起始指示符发出所述矩阵起始信号。
5.如权利要求1所述的存储器，其特征在于，所述N列分别对应于N个端口的N个帧，并且所述数据包括端口帧起始指示符，所述端口帧起始指示符发出端口的一帧开始的信号。
6.如权利要求1所述的存储器，其特征在于，所述N列分别对应于N个端口的N个帧，并且所述数据包括多帧起始指示符，所述多帧起始指示符标识端口的帧。
7.如权利要求1所述的存储器，其特征在于，所述数据包括时钟信号。
8.如权利要求1所述的存储器，其特征在于，所述数据包括一个填充字节。
9.如权利要求1所述的存储器，其特征在于，所述数据包括在两个装置之间发送的信令信息。
10.如权利要求1所述的存储器，其特征在于，所述N列分别对应于N个帧，N个帧包括交错的发送帧和接收帧，所述发送帧用于将数据驱动至总线，并接收用于从所述总线读取数据的帧。
11.如权利要求1所述的存储器，其特征在于，所述N列分别对应于N个端口的N个帧，N个帧中的一个帧包含位于与两个不同的数据驱动装置相关的两组帧之间的一个填充帧。
12.如权利要求1所述的存储器，其特征在于，所述N列分别对应于N个装置的N个帧，N个帧中的至少一个帧包含一个用于补偿N个装置中的至少两个装置的不同传输速率的填充帧。
13.一种装置，其特征在于，它包括：
总线；
存储器，它存储数据结构，所述数据结构包含一个具有排列成N行、M列的数据块的矩阵，其中，N和M都是大于1的整数，矩阵中的数据块包括与在所述总线上进行传输的总线帧协议一起使用的数据，并且对应于所述数据的目标端口和时隙；以及
驱动器，用于将数据从所述数据结构逐行发送至所述总线。
14.如权利要求13所述的装置，其特征在于，所述驱动器是可编程的，用以从所述数据结构的指定列读取数据。
15.如权利要求13所述的装置，其特征在于，所述N行对应于目标端口，而所述M列对应于所述目标端口的数据帧。
16.如权利要求13所述的装置，其特征在于，所述数据块对应于数据的字节。
17.如权利要求13所述的装置，其特征在于，所述数据包含结构起始指示符，所述结构起始指示符发出所述矩阵起始信号。
18.如权利要求13所述的装置，其特征在于，所述N列分别对应于N个端口的N个帧，并且所述数据包含端口帧起始指示符，所述端口帧起始指示符发出端口的帧起始信号。
19.如权利要求13所述的装置，其特征在于，所述N列分别对应于N个端口的N个帧，并且所述数据包含多帧起始指示符，所述多帧起始指示符标识端口的帧。
20.如权利要求13所述的装置，其特征在于，所述数据包含时钟信号。
21.如权利要求13所述的装置，其特征在于，所述数据包含填充字节。
22.如权利要求13所述的装置，其特征在于，所述数据包含在两个装置之间发送的信令信息。
23.如权利要求13所述的装置，其特征在于，所述N列分别对应于N个帧，所述N个帧包含交错的发送帧和接收帧，所述发送帧用于将数据驱动至所述总线，并且接收从所述总线读取数据的帧。
24.如权利要求13所述的装置，其特征在于，所述N列分别对应于N个端口的N个帧，N个帧中的一个包含位于与两个不同数据驱动装置相关的两组帧之间的填充帧。
25.如权利要求13所述的装置，其特征在于，所述N列分别对应于N个装置的N个帧，所述N个帧中的至少一个帧包含用于补偿N个装置中的至少两个装置的不同传输速率的填充帧。
26.一种包含机器可执行指令的物品，用于存储由按照总线帧协议操作的计算机程序在总线上进行传输的数据，所述指令使得机器：
将数据存储在存储器中，所述数据结构包含具有排列成N行、M列的数据块的矩阵，其中，N和M是大于1的整数，矩阵中的数据块包括与所述总线帧协议一起使用的数据并且对应于目标端口和所述数据的时隙。
27.如权利要求26所述的物品，其特征在于，所述N行对应于目标端口，而所述M列对应于所述目标端口的数据帧。
28.如权利要求26所述的物品，其特征在于，所述N列对应于N个帧，所述N个帧包含交错的发送帧和接收帧，所述发送帧用于将数据驱动至所述总线，而所述接收帧用于从所述总线读取数据。
29.如权利要求26所述的物品，其特征在于，所述N列分别对应于N个端口的N个帧，并且所述数据包含端口帧起始指示符，所述端口帧起始指示符发出端口的帧起始信号。
30.如权利要求26所述的物品，其特征在于，所述N列对应于N个端口的N个帧，并且所述数据包含多帧起始指示符，所述多帧起始指示符标识端口的帧。
CN02820247.3A 2001-10-15 2002-10-11 用于在时分复用总线上进行数据传输的数据结构 Pending CN1582435A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/978,620 2001-10-15
US09/978,620 US6748506B2 (en) 2001-10-15 2001-10-15 Bus frame protocol

Publications (1)

Publication Number Publication Date
CN1582435A true CN1582435A (zh) 2005-02-16

Family

ID=25526274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02820247.3A Pending CN1582435A (zh) 2001-10-15 2002-10-11 用于在时分复用总线上进行数据传输的数据结构

Country Status (8)

Country Link
US (1) US6748506B2 (zh)
EP (1) EP1451697B1 (zh)
CN (1) CN1582435A (zh)
AT (1) ATE326726T1 (zh)
CA (1) CA2462650A1 (zh)
DE (1) DE60211550D1 (zh)
TW (1) TW591399B (zh)
WO (1) WO2003034244A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108476206A (zh) * 2015-11-23 2018-08-31 倍福自动化有限公司 通信网路操作方法、通信网路、控制器及数据处理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004092581A1 (en) * 2003-04-15 2004-10-28 Board Of Trustees Operating Michigan State University Prestrained thin-film shape memory actuator using polymeric substrates
US7724762B2 (en) * 2007-06-25 2010-05-25 Texas Instruments Incorporated Efficient transmission of packets within a network communication device
JP5731391B2 (ja) * 2008-11-19 2015-06-10 エルエスアイ コーポレーション 自己タイミング型時分割多重化バスを使用した相互接続

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546429A (en) * 1984-12-27 1985-10-08 The United States Of America As Represented By The Secretary Of The Air Force Interactive communication channel
FR2625054B1 (fr) 1987-12-18 1990-05-04 Trt Telecom Radio Electr Dispositif de transformation de paquets de donnees en un multiplex regulier pour systeme de transmission utilisant le principe d'a.m.r.t.
US5351236A (en) 1992-10-20 1994-09-27 At&T Bell Laboratories Multirate, sonet-ready, switching arrangement
US6467003B1 (en) * 1997-01-21 2002-10-15 Honeywell International, Inc. Fault tolerant data communication network
US5926629A (en) * 1997-02-18 1999-07-20 Advanced Micro Devices, Inc. Continuously operating interconnection bus
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US6154465A (en) 1998-10-06 2000-11-28 Vertical Networks, Inc. Systems and methods for multiple mode voice and data communications using intelligenty bridged TDM and packet buses and methods for performing telephony and data functions using the same
US20030012214A1 (en) * 2001-07-09 2003-01-16 Nortel Networks Limited Hybrid time switch as a rotator tandem

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108476206A (zh) * 2015-11-23 2018-08-31 倍福自动化有限公司 通信网路操作方法、通信网路、控制器及数据处理装置
CN108476206B (zh) * 2015-11-23 2021-09-14 倍福自动化有限公司 通信网路操作方法、通信网路、控制器及数据处理装置

Also Published As

Publication number Publication date
EP1451697B1 (en) 2006-05-17
ATE326726T1 (de) 2006-06-15
WO2003034244A1 (en) 2003-04-24
CA2462650A1 (en) 2003-04-24
US6748506B2 (en) 2004-06-08
DE60211550D1 (de) 2006-06-22
US20030074503A1 (en) 2003-04-17
EP1451697A1 (en) 2004-09-01
TW591399B (en) 2004-06-11

Similar Documents

Publication Publication Date Title
CN1106610C (zh) 通过上下文转接对多个数字信号流进行多算法处理的设备和方法
CA2130473C (en) Methods and apparatus for retiming and realignment of sts-1 signals into sts-3 type signal
CA2004840C (en) Virtual tributary cross connect switch and switch network utilizing the same
JP2964457B2 (ja) 通信処理装置
CN1902613A (zh) 为串行点到点链路通过非数据符号处理进行通道到通道的偏斜校正
US7082504B2 (en) Method and apparatus for asynchronous read control
EP0726680A3 (en) Multimedia information processing system
KR910010945A (ko) 데이타 표시 및 프로토콜
CN109257139B (zh) 一种物理层数据的发送、接收方法及其装置
CN1555529A (zh) 通信硬件模块之间的高速串行数据传输
CN1608255A (zh) 使用包括扩展类型/扩展长度字段的分组头部的计算机系统中的代理之间的通信事务类型
CN1555651A (zh) 多路mpeg数据流的混叠与路由
CN1455576A (zh) 数字用户线调制解调器及相关方法和计算机程序产品
CN2710264Y (zh) 时分多路实时通讯总线
CN1582435A (zh) 用于在时分复用总线上进行数据传输的数据结构
CN1503153A (zh) 使用有效数据传送格式的异步通信协议
US5195184A (en) Method and system for high speed data transfer
CA2250492A1 (en) Multi-rate transmission system
CN1193566C (zh) 灵活快速通信的方法及装置
US6941381B2 (en) Method and apparatus for sync hunting signals
CN1219390C (zh) 在使用不同相位时钟的传输系统之间传输数据的设备和方法
US5862343A (en) Circuit for logical stream sorting at CPU transfer time division for multiplexed (TDM) including bus interface circuitry
US7260109B1 (en) High bandwidth legacy compatible multiplexer framing formats
US7593432B2 (en) Method and apparatus for deframing signals
US11477840B2 (en) Variable pulse encoding communications protocol

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication