CN1527980A - 自顶向下的多目标设计方法 - Google Patents
自顶向下的多目标设计方法 Download PDFInfo
- Publication number
- CN1527980A CN1527980A CNA028141121A CN02814112A CN1527980A CN 1527980 A CN1527980 A CN 1527980A CN A028141121 A CNA028141121 A CN A028141121A CN 02814112 A CN02814112 A CN 02814112A CN 1527980 A CN1527980 A CN 1527980A
- Authority
- CN
- China
- Prior art keywords
- design
- component
- assembly
- curve
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/06—Multi-objective optimisation, e.g. Pareto optimisation using simulated annealing [SA], ant colony algorithms or genetic algorithms [GA]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
Abstract
自顶向下的多目标设计方法利用多目标最优化/综合技术为复杂设计的处理和性能指标(IP)重用的最大化提供了有效的方法。该方法为自顶向下的,原因在于该系统以较大子系统的层次性结构方式来描述,而较大的子系统包括逐步细化的子系统。该方法通过自动地为层次结构中每层的每个节点确定折衷、并利用这些折衷来确定相应节点的父节点的设计空间这一方式,实现了多目标技术的应用。本发明适用于每一层次的最优化、综合或人工设计的任何组合。
Description
发明领域
本发明涉及设计方法,特别是自顶向下的设计方法。
发明背景
为使复杂设计具有可行性和可处理性,设计方法是必不可少的。公知的设计方法虽然有用,但是却存在各种各样的缺点。
两种公知的现行设计方法包括:自顶向下的约束条件驱动式设计方法;以及自底向上的设计方法。
如图1所示,自顶向下的约束条件驱动式设计方法开始于某个特定的设计目标(aim)100(例如A/D转换器的设计),该设计目标具有确定性约束条件(例如功率消耗<10mW)。下一步,在考虑这些约束条件的情况下,确定该设计目标的元素/组件(component)(见图2)。第二层组件110、120和130中的每一个也被分解为第三层组件112、114、122和124(见图3)。分解不断继续直到确定最底层的组件(端节点)(见图4)。可对这些组件进行设计,也可采用公知设计(例如来自数据库或参考集)。然后如图5所示自底向上地验证该设计。自底向上的验证阶段与自顶向下的设计阶段相比,通常更准确,也能获知更多关于设计的信息。
但是,如果需要重新设计时,这种方法的缺点就很明显。如图6所示,如果设计存在问题,如较低层的组件112不能满足给定约束条件,则必须放宽约束条件,这就要求对其父组件110进行重新设计。然而如图7、图8所示,父组件110也可能不满足给定约束条件,从而需要进一步放宽其父组件即设计目标100的约束条件。因此,单个较低层组件的更改需要可能会蔓延到整个层次结构,因而需要进行大量的重新设计和约束条件修正。在最坏的情况下,设计目标100的重新设计不能符合约束条件,因而需要更改(顶层)约束条件,这通常是不希望发生的并可能会导致无法接受的企业成本。
虽然自顶向下的约束条件驱动式设计方法利用了层次结构来管理复杂的设计项目并支持并行设计工作,但是它通常依赖于相似问题的历史经验来设置“合理”约束条件,其结果往往是需要放宽这些约束条件。
当约束条件改变时,需要上上下下地反复改变组件。更重要的是,自顶向下的约束条件驱动式设计方法迫使预先进行结构选择,其结果是在没有任何效率和优化保证的情况下确定可行性设计。
另一种公知的设计方法是自底向上的设计方法。如图9所示,该方法以所期望的设计目标200为起点。然后对“预期需求的”底层或“端节点”组件212、214、222和224进行设计和验证。采用端节点组件设计并验证端节点的父组件,如图10中的节点210、220和230。在每一层次上重复该步骤,直到使用根节点的子层组件来设计和验证根层设计目标200,如图11所示。
然而,该方法的缺点在于如果不能满足某个组件(如设计目标210)的约束条件,则必须重新设计相应的子块,如图12所示。虽然自底向上的设计方法简单易行,但是当组件的“预期需求”错误时,仍然存在工作量浪费的问题。此外,由于缺乏严格的形式结构,可能会导致在该层次结构的不同层次之间存在大量反复。
归纳上述两种方法的示例可得出优秀设计方法的优点应包括:可对大规模复杂性进行处理;设计时间最小化;需求人员最小化;设计质量最大化,最好能对结果优化提供一定保证。
此外,优秀设计方法还应该包括以下特性:在设计过程中很少或没有反复;为用户提供具有合适层次的有用信息;对问题进行层次性建模;对有用结果的数据库进行显式建模;支持并行工作以加快设计时间;以及具有利用设计工具的能力。
因此,需要提供一种新的设计方法克服原有技术的缺点,并努力实现上述列举的优秀设计方法的优点和特性。
发明概述
本发明的目的之一是消除或减轻原有设计方法的至少一个缺点。
一方面,本发明提供了一种确定设计满足设计目标的方法,该方法包括:识别(identify)至少一个设计候选组件;为至少一个候选组件确定至少一条组件离散折衷曲线;生成一个包含至少一条组件离散折衷曲线的设计空间;以及从设计空间中确定至少一项设计方案。为至少一个候选组件确定至少一条组件离散折衷曲线的步骤包括:为至少一个候选组件确定至少一个候选子组件;为至少一个候选子组件确定至少一条子组件离散折衷曲线;生成一个包含至少一条子组件离散折衷曲线的组件设计空间;以及在子组件设计空间中确定至少一项子组件的设计方案。
另一方面,本发明提供了一种对设计目标进行设计的方法,该设计目标包含一个或多个组件和子组件,该方法包括:为设计中可能存在的内容(inclusion)自顶向下地规划组件和子组件;构造组件和子组件的分类列表;自底向上地生成子组件的折衷曲线,并使用生成的子组件折衷曲线为相应组件定义设计空间。
另一方面,本发明提供了一项确定满足设计目标的设计的方法,该方法包括:识别设计目标;将具体目的(goals)和设计目标联系起来;为设计中可能存在的内容识别一个或多个候选组件和子组件;为每一子组件确定子组件折衷曲线;基于相应的子组件,为每一组件确定组件设计空间;基于已确定的组件设计空间,为每一组件确定组件折衷曲线;基于组件折衷曲线确定设计空间;基于已确定的设计空间确定一项设计方案。
此外,本发明还提供了一种确定满足设计目标的设计的系统,该设计包含一个或多个组件,该系统包括:向系统提供设计目标的装置(means);将具体目的和设计目标联系起来的装置;为设计中可能存在的内容识别一个或多个候选组件和子组件的装置;为每个子组件确定子组件折衷曲线的装置;基于相应子组件的子组件折衷曲线,确定组件设计空间的装置;基于已确定的组件设计空间,为每一组件确定组件折衷曲线的装置;基于组件折衷曲线确定设计空间的装置;基于已确定的设计空间确定一个设计方案的装置。
通过查阅以下对结合附图的本发明具体实施方式进行的描述,本领域的普通技术人员可显而易见地了解本发明的其他方面和特征。
附图简述
以下仅以举例的方式,并结合附图对本发明的实施方式进行描述,其中:
图1表示根据公知的自顶向下的约束条件驱动式设计方法而取定的顶层节点;
图2表示图1方法的继续,其中建立了顶层节点的组件;
图3表示图2方法的继续,其中设计了顶层节点的组件,并建立了下一层的节点(端节点);
图4表示图3方法的继续,其中设计了端节点的组件;
图5表示图4方法的继续,揭示了对所有组件的设计进行的验证过程;
图6表示图5方法的继续,揭示了放宽端节点的约束条件和重新设计端节点的父节点的过程;
图7表示图6方法的继续,揭示了放宽中间层节点的约束条件和重新设计中间层节点的父节点的过程;
图8表示图7方法的继续,揭示了放宽顶层节点的约束条件和更改高层约束条件的过程;
图9表示必要组件的“预期”,根据公知的自底向上的设计方法,通过在顶层节点设计中对端节点进行设计和验证而确定;
图10表示图9方法的继续,揭示了对中间层节点进行的设计和验证(端节点的父节点);
图11表示图10方法的继续,揭示了对顶层节点进行的设计和验证;
图12表示图11方法的继续,揭示了当顶层节点的设计不满足相应约束条件时,对中间层节点及其子节点进行重新设计的过程;
图13是本发明的一种实施方式中展示自顶向下多目标设计方法的高级流程图;
图14表示本发明的另一种实施方式中有具体目的的顶层设计组件;
图15表示图14方法的继续,揭示了顶层组件“可能包含”的组件;
图16表示图15方法的继续,揭示了中间层组件“可能包含”的组件;
图17表示图16方法的继续,揭示了折衷曲线的生成和对两个端节点的验证过程;
图18表示图17方法的继续,揭示了将两个第三层端节点的折衷曲线合并入中间层节点的设计空间的过程;
图19表示图18方法的继续,揭示了折衷曲线的生成和两个第二层节点(其中一个为端节点)的验证过程;
图20表示图19方法的继续,揭示了两个第二层节点的折衷曲线合并入顶层节点的设计空间的过程;
图21表示图20方法的继续,揭示了折衷曲线的生成和验证过程;
图22表示了离散折衷曲线和连续折衷曲线;
图23表示图13方法的一个示例,其中识别了“可能包含”的关系;
图24是图23示例的继续,表示组件类型列表;
图25至图29是图24示例的继续,表示找到了不同组件的(最佳)折衷;
图30表示系统层上的折衷;
图31表示非受控和受控点;
图32表示过滤器的综合空间;
图33表示存在或缺乏随机波动的目标空间(或目标函数空间)中的点;
详细描述
一般地,本发明为自顶向下的多目标设计方法提供了一种方法和系统。该方法利用多目标最优化/综合技术,为复杂设计的处理和IP重用的最大化提供了有效的方法。该方法可应用于众多领域,包括需要满足设计目标的任何领域。下面论述的实施方式与电子设计自动化工业中的例子有关,但是实施例的方法并不仅局限于示例应用本身。其他的示例应用包括与光学组件;网络应用,微-机电式机器(MEMs),计算,调度问题和管理问题等相关的应用。
该方法为自顶向下的,原因在于系统以较大子系统的层次性结构进行描述,其中较大的子系统包含逐步细化的子系统。该方法通过自动地为层次结构中每层的每个节点确定折衷的方式,实现了对多目标技术的应用。该方法适用于每一层次的最优化、综合或人工设计的任何组合。
为了更加清楚明确,以下将说明本发明中使用的下列术语。“设计空间”是指可能的设计的集合。例如,在进行电路设计时,设计空间通常是指在设计过程中可能发生变化的电路的结构和参数。“设计目标”是指通过设计过程或方法寻求的目标。“具体目的”是指设计所满足的目标和约束条件。“组件”是指设计组件,它可能但并不一定是一个物理组件。
注意,设计可能但并不一定是指对物理对象的设计。例如,在一个较大的算法设计中,组件可能是指一段子程序或算法。
在将系统的n维设计空间映射为m维“目标函数空间”时,可以考虑系统具体目的的最优化/综合。术语“折衷曲线”是指目标函数空间中的非受控性点集。然而,应参见下面关于非受控性设计空间的论述。
正如下面所强调的,本发明涉及目标函数空间中离散的非受控性点集。因此,折衷曲线是不连续的,并且应被视为由有限的许多点或可计数的许多点构成。当然,通常“曲线”的维数m与目标函数空间的秩相等。也可以把折衷曲线看作是由非受控性点定义的关系。
为明确起见,考虑下述示例:设计目标是载客车辆;具体目的包括具有两个或两个以上的车轮这一约束条件,以及最低成本和最大稳定性两个目标。两个设计(定义一条折衷曲线)是:以一个车架、一个座位、两个轮子和一个动力传动系统作为组件的自行车;以及以一个车架、一个座位、三个轮子和一个动力传动系统作为组件的三轮脚踏车。自行车具有较低的成本但稳定性较差,因此在两个设计间就存在折衷问题(自行车和三轮脚踏车并不绝对优于对方)。
如图14所示,根据本发明,我们开始于一个有具体目的的顶层设计目标。具体目的中至少有一个是目标而不是约束条件,否则顶层问题就可能通过例如自顶向下的约束条件驱动式设计方法建模。然而,具有目标性具体目的的子树可以应用本发明的方法。在图14的示例中,设计目标300是有确定具体目的的A/D转换器的设计。
如图15所示,根据组件310(子节点)为设计目标300确定“可能包含”关系。这些子节点是一个或多个最终设计内可能存在的内容的候选组件。注意,子节点310也有相关的具体目的。“可能包含”关系是指节点包含零个或零个以上的子节点实例。对子节点310,320应用该过程。例如,如图16所示,子节点310和它的子节点312和314之间存在“可能包含”关系。该过程将继续直到除端节点之外的所有节点与它们的子节点之间都存在“可能包含”关系为止。在本例中,节点312、314和320是端节点。
如图17所示,在端节点312和314上,基于它们各自的设计空间,在SC和OTA组件的具体目的之间产生折衷。可生成设计空间或者采用公知的设计空间,例如通过参考某个数据库的方式进行。
因此,对于每个组件,基于它的设计空间、相关的具体目的和相应的目标函数生成了目标函数空间中的离散点集(折衷曲线)。该过程可以但并非必须通过优化器(opitimizer)实现,在这种情况下,每个点集均是非受控性的。
注意,我们提到了离散点集。它比连续点集更有用,原因是连续点集的存在并无保证。当然,如果确实存在连续点集,则离散子集总是可以从连续点集中选取,如图22所示。
另外,我们可能采取一些措施来保证每一点都对应一个已存在或公知的设计,而在连续的情况下,则必须采用插入法、外推法或某些其他手段。在实际问题中,典型的组件通常具有离散值例如固定电阻。如图17所示,对折衷进行验证。
如图18所示,端节点312和314的折衷曲线用于生成父节点310的设计空间。在本例中,S&H(采样&保持电路)310的设计空间就是来自节点312和314的折衷曲线的乘积。更明确地,在本例中,如果来自节点312的折衷曲线为T={t1,t2},来自节点314的折衷曲线为U={u1,u2,u3},则乘积为TxU={v1,v2,v3,v4,v5,v6},其中v1={t1,u1}、v2={t1,u2}、v3={t1,u3}、v4={t2,u1}、v5={t2,u2}和v6={t2,u3}。这里,每个ti表示节点312的目标函数空间中的一个点,每个uj表示节点314的目标函数空间中的一个点,每个zk表示节点310的设计空间中的一个点。也可能需要引入与两个子组件相关的附加变量,例如,两个组件的物理连接或其他基础结构。附加基础结构或“连结逻辑”也能够向节点310的折衷曲线提供一个或多个维度或点集。
更一般地,已生成的设计空间包含生成它的折衷曲线。设计空间包含折衷曲线上的点集,或折衷曲线的乘积,或折衷曲线与附加点集的乘积、或折衷曲线上的点集和附加点集的并集、或折衷曲线的乘积和附加点集的并集。换言之,设计空间是内嵌折衷曲线的。
基于节点310处所得到的设计空间,生成并验证相应的折衷曲线。因为节点320是端节点,其折衷曲线的生成方式与节点312和314的折衷曲线的生成方式相类似。
如图20所示,节点300的设计空间可从来自节点310和320的折衷曲线中获得或生成,其生成方式与节点310的设计空间的生成方式相类似。
如图21所示,在节点300处为可能的设计生成折衷曲线,并验证相应的设计方案。
最后一步是从(离散)折衷曲线中选择设计方案。例如,参见图22中的离散折衷曲线。
如图13所示,根据本发明的另一实施方式,自顶向下的多目标设计方法包括以下步骤:自顶向下地规划1000;构造分类列表1020;自底向上地生成折衷1040;选择顶层设计1060。本发明的该实施方式的示例在图23至图30中展开说明。
根据本实施方式,第一步自顶向下地规划1000包括构造自顶向下的“可能包含”图。该图表示不同组件类型间的“可能包含”关系。第一步在图23中展开说明,该图中用户建立了一系列不同组件类型间的“可能包含”关系。例如,组件类型包括过滤器、运算放大器、数模转换器(D/As)和锁相环(PLLs)。
该图的顶端为被设计的系统。顶端附近是其他类型的大型系统,带有指向较小类型系统的箭头。然而,较高层类型并非必须包含较低层类型;例如,过滤器“可能包含”运算放大器,但并非是必需的。需要强调的是,除了“可能包括”的依赖性外,该图没有涉及体系结构选择的其他信息。对体系结构选择的不严格约束为分层综合留有一定余地(换句话说,如果用户需要,他们可以选取一个固定的拓扑布局或一系列的拓扑布局)。此外,该图中不应该存在循环依赖关系。
该图表示了较高层的组件如何依赖于较低层组件提供的折衷;如果在较高层组件的设计中用到了较低层的组件,则这些较低层的组件的折衷就成为较高层组件设计空间的一部分。
在运算放大器层及其上层上的各种类型组件应该具有附属的行为模式。从该类型组件折衷的参数中应该可以找到这些行为模式的参数。例如,运算放大器行为模式的参数将包括开环增益和整增益带宽。
第二步1020包括创建分类列表。其意思是追踪那些始于不存在任何“可能包含”依赖关系的组件的图(例如端节点)。这将是该列表的第一项。如果其中可能包含的所有组件都已经存在于该列表上,则仅向该列表增加一个新组件。不断向列表增加新组件直到所有的组件都已添加。图24阐明了步骤1020,其中用户创建了一份组件类型的列表。该列表顶部是运算放大器,原因在于运算放大器对于其它组件没有任何“可能包含”的依赖关系。该列表底部是所设计的系统。
第三步1040包括自底向上地生成折衷。通过下列方法之一为该列表中的每一个组件(始于第一个组件并继续向下)确定组件的最优折衷:
选择一个体系结构并优化;然后进行布局;
选择多个体系结构并优化其中的每一个;在每个结构上进行布局;
综合并优化,以得到多个体系结构;在每个结构上进行布局;以及
利用原有的设计和数据库中存储的折衷性能指标(IP);必要时进行布局。
图25至图29阐明了第三步。从该列表的顶部开始,然后向下进行,找到组件的折衷。图25阐明了分步骤,其中找到了运算放大器的折衷。图26阐明了分步骤,其中找到了过滤器的折衷。图27阐明了分步骤,其中找到了数模转换器(D/A)的折衷。图28阐明了分步骤,其中找到了锁相环(PLL)的折衷。图29阐明了分步骤,其中找到了系统的折衷。注意,在本例中折衷是最优的,原因在于采取了最优化步骤。然而,也可采用非最优折衷,本发明并不依赖于最优或非最优折衷的使用。
第四步1060包括选择设计。当列表中的所有项目均实施了前面的步骤时,用户就会得到所设计系统的折衷和相应的设计。用户能够根据这些折衷作出决定,然后完成设计。如图30所示,用户从提供给他/她的最优折衷集中选择一个系统级的设计。此时用户就完成了工作。
在该层次结构的较高层中采用组件的行为模式。此处的具体目的并非是要在所有目标和约束条件的所有可能折衷中生成一个完整连续的近似值;而是要在目标空间中生成一系列的点,其与折衷整体上离散地相近似。
多目标最优化/综合能够生成这样的点集。这些点中的每一点就是一个可从设计数据库中提取出的经过验证的设计。较低层的目标空间中的这一离散点集可用作较高层组件的设计空间中的离散点集。对于大量的目标而言,这种离散的方法(与连续方法相对)使自底向上生成折衷的问题变得易于处理。
前述的示例涉及非受控设计空间。然而,很容易扩展本发明以便处理如“受控”设计等其他设计,以及处理低层设计变量,如长度、宽度、电阻和匹配等组件值(见图31)。
这种扩展可以通过考虑较高层设计空间而得以实现,其中较高层设计空间包含大于较低层空间的非受控设计——它能支持任何可行的设计。“可行的设计”包括非受控设计和低层设计变量空间。
然而,在空间中仅有非常有限的点可能不够充分。可能会对并不存在于影响较高层的折衷空间中的某个组件进行考察。例如,布局的精确形状可能不在折衷曲线中,然而它会影响较高层的布局。并且,如果该精确形状处于折衷曲线中,则这种限制可能过于严格了,原因在于占据折衷曲线中给定点的布局形状可能为多个,而不仅仅为一个形状。
解决该问题的方法途径是考虑折衷空间中每一个点的空间,该空间描述了较高层的设计自由度。例如,布局的精确形状可能是多种多样的,但是仅限于能实现那些性能目标的可能形状的集合。
该方法允许层次结构的综合和层次结构的最优化进行任何形式的混合,原因在于混合能将体系结构的选择推迟到最晚。用户可以在任何层次上选择一个或多个体系结构并优化参数。或者,系统也允许用户选择使设计空间包含拓扑布局和参数。再次注意,较高层组件的“参数”是基于其在较低层上的性能空间的(见图32)。
例如,在层次结构的较低层上,SPICE模型中出现了统计学波动,并在其他地方派生。如果在该层上为统计学波动建模,则在每个较高层上也都会出现波动。折衷曲线上的每个设计点都不具有100%确定的性能,相反地,这些性能用联合概率分布函数(jpdf)进行描述。照这样,该问题中的jpdf将会蔓延到越来越高的层次。最终的系统层折衷实际上是一个点集,其中每一点的系统层性能由一个jpdf进行描述。所选的设计点对应单一的jpdf。从对应那个设计点的jpdf中采样一个随机点(见图33)。
该方法与一个组织中的一群管理者可能采取的管理方式非常相似,并可用于进行管理决策。首先,自顶向下地提出问题。顶层管理者决定他需要对特定事情作出决策;他知道他有特定的具体目的。在他作出决策之前,他想要弄清这些具体目的之间的折衷,以及在折衷空间中的最优点。顶层管理者拥有一群从该组织的不同方面向他报告的管理者。这些管理者中的每一个均有自己的一系列具体目的。顶层管理者向每一个管理者询问他们的最优的选择是什么。
这些管理者依次询问他们的下层管理者,而这些下层管理者也会询问他们的下下层管理者,依次类推,最终到达该组织中“端节点”位置的人。
然后,自底向上地回答问题。当到达该组织中“端节点”位置的人时,他们将自身的选择告诉他们的管理者。这些管理者考虑来自每个下层的选择的不同组合,以便决定出自身这一层的一套最优选择。自底向上地回答问题在层次结构的各层中继续向上进行,直到顶层管理者获得一条最优折衷曲线。例如,该折衷曲线可能是公司风险与公司市场资本化与员工幸福。该管理者从高层折衷曲线中选择,决定该组织要前进的方向(折衷曲线中的点),并实施合适的行动方案。
本发明的这种方法也能用于研究不同的方法途径或体系结构。特别地,如果有两种(或更多)可能的方法途径,则应为具有预定设计目标的每一途径构造一棵独立的树,这些设计目标在每棵树的顶或根部具有相同具体目的和相同目标函数。可用本发明的方法获得每棵树的折衷曲线。由于折衷曲线都位于相似的空间中(例如所有的空间都有相同的轴),所以可以从这些折衷曲线的并集中选出所需的设计。
本发明的实施方式可以使用任何一种常规计算机编程语言来实现。例如,较好的实施方式可以使用过程化编程语言(如“C”)或面向对象语言(如“C++”)来实现。本发明的另一种实施方式是使用预编程的硬件元件、其他相关组件、或软硬件结合来实现。
采用计算机系统,能够将实施方式实现为计算机程序产品。这样的实现包括了一系列的计算机指令,这些指令固化在有形媒介上,例如计算机可读媒介(如软盘,只读光盘(CD-ROM),只读存储器(ROM),或硬盘),或可通过调制解调器或其他接口设备传送到计算机系统,例如通过媒介连接到网络的通信适配器。
该媒介可以是有形媒介(如光学的或电气的通信线路)或使用无线技术实现的媒介(如微波的,红外的或其他类型的传输技术)。这一系列的计算机指令包含上述全部或部分功能。本领域的技术人员应能理解可以使用多种编程语言为多种计算机体系结构或操作系统编写这些计算机指令。而且,这些指令可以存储在任何存储设备上,如半导体的,磁性的,光学的或其他类型的存储设备,同时也可以使用任何通信技术进行传输,如光学的,红外的,微波的,或其他类型的传输技术。
可以预见,该计算机程序产品可以通过预装入计算机系统(如系统的只读存储器或硬盘上)的附属打印或电子文档(如压缩打包软件)作为可移动媒介进行分发,或从网络上(如因特网或万维网)的服务器上进行分发。当然,本发明的某些实施方式可能是以软硬件结合的形式来实现的。本发明的其他实施方式也可能完全使用硬件或完全使用软件来实现(如计算机程序产品)。
虽然以上公开了本发明的多种典型实施方式,然而对于本领域的技术人员,显而易见的是在不偏离本发明真正的范围的情况下,可对本发明作多种变化和修改,以实现本发明的某些优点。
Claims (20)
1.一种确定满足设计目标的设计方案的方法,该方法包括:
识别该设计方案的至少一个候选组件;
为该至少一个候选组件确定至少一条组件离散折衷曲线;
生成一个包含该至少一条组件离散折衷曲线的设计空间;以及
从该设计空间中确定至少一个设计方案。
2.根据权利要求1所述的方法,其中生成一个包含该至少一条组件离散折衷曲线的设计空间的步骤包括:生成一个包含该至少一条组件离散折衷曲线和与附加基础结构相关的组件的设计空间。
3.根据权利要求1所述的方法,其中从该设计空间中确定至少一个设计方案的步骤包括:从该设计空间确定一条离散的设计折衷曲线。
4.根据权利要求1所述的方法,其中为该至少一个组件确定至少一条组件离散折衷曲线的步骤包括:为每个候选组件确定一条组件离散折衷曲线。
5.根据权利要求1所述的方法,其中从该设计空间确定至少一个设计方案的步骤包括:
基于该设计空间确定一条设计离散折衷曲线;
识别该设计离散折衷曲线上的至少一个点;以及
从该设计空间中识别至少一个设计方案,其对应于该设计离散折衷曲线上的至少一个点。
6.根据权利要求1所述的方法,其中识别该设计方案的至少一个候选组件的步骤包括:识别该设计方案的至少一个组件。
7.根据权利要求1所述的方法,其中为该至少一个组件确定至少一条组件离散折衷曲线的步骤包括:
为该至少一个组件识别至少一个候选子组件;
为该至少一个候选子组件确定至少一条子组件离散折衷曲线;
生成一个包含该至少一条子组件离散折衷曲线的组件设计空间;以及
从该子组件设计空间中确定至少一个子组件设计方案。
8.根据权利要求7所述的方法,其中生成一个包含该至少一条子组件离散折衷曲线的组件设计空间的步骤包括:生成一个包含该至少一条子组件离散折衷曲线和与附加基础结构相关的组件的设计空间。
9.根据权利要求7所述的方法,其中从该组件设计空间中确定至少一个组件设计方案的步骤包括:从该组件设计空间中确定一条组件离散设计折衷曲线。
10.根据权利要求7所述的方法,其中为该至少一个子组件确定至少一条子组件离散折衷曲线的步骤包括:为每个候选子组件确定一条子组件离散折衷曲线。
11.根据权利要求7所述的方法,其中从该组件设计空间中确定至少一个组件设计方案的步骤包括:
基于该组件设计空间确定一条组件离散设计折衷曲线;
识别该组件离散设计折衷曲线上的至少一个点;以及
从该组件设计空间中识别至少一个组件设计方案,其对应于该组件离散设计折衷曲线上的至少一个点。
12.根据权利要求1所述的方法,其中每一条组件折衷曲线由优化器生成。
13.根据权利要求1所述的方法,其中每一条组件折衷曲线为组件设计方案的折衷曲线。
14.根据权利要求1所述的方法,其中每一条组件折衷曲线由相应的目标函数生成,且每一条组件折衷曲线位于相应的目标函数空间中。
15.一种对具有一个或多个组件和子组件的设计目标进行设计的方法,该方法包括:
为设计方案中可能存在的内容自顶向下地规划组件和子组件;
构造组件和子组件的分类列表;以及
自底向上地生成子组件的折衷曲线,并使用生成的子组件折衷曲线为相应组件定义设计空间。
16.根据权利要求15所述的方法,其中该方法进一步包括从顶层的折衷集合中选择一个设计方案。
17.一种确定满足设计目标的设计方案的方法,该方法包括:
识别设计目标;
将具体目的和设计目标联系起来;
为设计中可能存在的内容识别一个或多个候选组件和子组件;
为每一子组件确定子组件折衷曲线;
基于组件的子组件,为每一组件确定组件设计空间;
基于该已确定的组件设计空间,为每一组件确定组件折衷曲线;
基于该组件折衷曲线确定设计空间;以及
基于该已确定的设计空间确定一个设计方案。
18.根据权利要求17所述的方法,其中基于该已确定的设计空间确定该设计方案的步骤包括:
基于该已确定的设计空间确定设计折衷曲线;
选择该设计折衷曲线上的一个点;以及
选择对应于该设计折衷曲线上选定点的一个设计方案。
19.一种用于确定满足设计目标的设计方案的系统,该设计方案包含一个或多个组件,该系统包括:
向该系统提供设计目标的装置;
将具体目的和该设计目标联系起来的装置;
为该设计方案中可能存在的内容识别一个或多个候选组件和子组件的装置;
为每个子组件确定子组件折衷曲线的装置;
基于该组件的子组件的子组件折衷曲线,确定组件设计空间的装置;
基于该已确定的组件设计空间,为每一组件确定组件折衷曲线的装置;
基于该组件折衷曲线确定设计空间的装置;以及
基于该已确定的设计空间确定一个设计方案的装置。
20.根据权利要求19所述的系统,其中该系统进一步包括向使用者展示该设计折衷空间的装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29810501P | 2001-06-15 | 2001-06-15 | |
US60/298,105 | 2001-06-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1527980A true CN1527980A (zh) | 2004-09-08 |
Family
ID=23149048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA028141121A Pending CN1527980A (zh) | 2001-06-15 | 2002-06-17 | 自顶向下的多目标设计方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20040153294A1 (zh) |
EP (1) | EP1402424A2 (zh) |
JP (1) | JP2004530991A (zh) |
CN (1) | CN1527980A (zh) |
CA (1) | CA2450746A1 (zh) |
WO (1) | WO2002103581A2 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050257178A1 (en) * | 2004-05-14 | 2005-11-17 | Daems Walter Pol M | Method and apparatus for designing electronic circuits |
US7516423B2 (en) | 2004-07-13 | 2009-04-07 | Kimotion Technologies | Method and apparatus for designing electronic circuits using optimization |
US7657416B1 (en) * | 2005-06-10 | 2010-02-02 | Cadence Design Systems, Inc | Hierarchical system design |
US7577929B1 (en) * | 2005-07-21 | 2009-08-18 | Altera Corporation | Early timing estimation of timing statistical properties of placement |
US8086992B2 (en) * | 2007-02-14 | 2011-12-27 | Microsoft Corporation | Enable top-down service design |
US8443329B2 (en) * | 2008-05-16 | 2013-05-14 | Solido Design Automation Inc. | Trustworthy structural synthesis and expert knowledge extraction with application to analog circuit design |
GB2503904B (en) * | 2012-07-11 | 2020-11-25 | Bae Systems Plc | System design |
US20190325086A1 (en) * | 2018-04-23 | 2019-10-24 | Autodesk, Inc. | Techniques for visualizing and exploring large-scale generative design datasets |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5491796A (en) * | 1992-10-23 | 1996-02-13 | Net Labs, Inc. | Apparatus for remotely managing diverse information network resources |
US5802349A (en) * | 1996-01-22 | 1998-09-01 | Motorola, Inc. | Method for generating an optimized integrated circuit cell library |
US6108702A (en) * | 1998-12-02 | 2000-08-22 | Micromuse, Inc. | Method and apparatus for determining accurate topology features of a network |
-
2002
- 2002-06-17 EP EP02732291A patent/EP1402424A2/en not_active Withdrawn
- 2002-06-17 CN CNA028141121A patent/CN1527980A/zh active Pending
- 2002-06-17 JP JP2003505828A patent/JP2004530991A/ja active Pending
- 2002-06-17 WO PCT/CA2002/000882 patent/WO2002103581A2/en not_active Application Discontinuation
- 2002-06-17 CA CA002450746A patent/CA2450746A1/en not_active Abandoned
- 2002-06-17 US US10/480,853 patent/US20040153294A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2002103581A3 (en) | 2003-10-09 |
CA2450746A1 (en) | 2002-12-27 |
WO2002103581A2 (en) | 2002-12-27 |
US20040153294A1 (en) | 2004-08-05 |
JP2004530991A (ja) | 2004-10-07 |
EP1402424A2 (en) | 2004-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1647079A (zh) | 使用神经网络进行数据挖掘 | |
Al-Hinai et al. | An efficient hybridized genetic algorithm architecture for the flexible job shop scheduling problem | |
CN102207955A (zh) | 使用加权搜索树的基于上下文的安全策略评估 | |
Wilck IV et al. | A genetic algorithm for the split delivery vehicle routing problem | |
CN1704934A (zh) | 流程图的编辑、重组验证、创建和转换的方法和装置 | |
CN102254053B (zh) | 一种基于组件装配的参数化设计方法和系统 | |
CN1519751A (zh) | 生成结构模式候选对象的方法、系统和程序 | |
CN1527980A (zh) | 自顶向下的多目标设计方法 | |
CN1885325A (zh) | 工作任务细分结构设计管理器、设计工具及其方法 | |
CN1731748A (zh) | 测试系统及方法 | |
CN1932816A (zh) | 基于密文的全文检索系统 | |
CN101079737A (zh) | 一种命令行接口命令的自动构造与解析方法及其系统 | |
CN1790354A (zh) | 布局驱动、面积约束的设计优化 | |
CN115713142A (zh) | 碳排放优化方法及相关设备 | |
CN1929396A (zh) | 一种网络中实现对网元进行数据配置的方法 | |
CN101060539A (zh) | 采用统一入口网站地址集成和推送多网站内容的方法及系统 | |
CN1306407C (zh) | 为动态提供而自主地自学习资源选择的方法和系统 | |
CN1423191A (zh) | 提供最优网络配置的准最小树的构造、搜索或生成方法 | |
CN1753389A (zh) | 波长路由光网络的实时软抢占方法 | |
CN1705919A (zh) | 工厂的生产工序管理系统中的工序处理结构的构筑及管理装置 | |
CN1855052A (zh) | 一种从树型结构数据和一组代码片断结构体生成目标源代码的方法 | |
CN1648925A (zh) | 一种印前工作流程的配置和运行方法 | |
CN1760903A (zh) | 流程验证系统及其方法 | |
CN102436528A (zh) | 复杂装备方案重用再生设计方法 | |
CN104040537B (zh) | 数据库查询的自动生成和执行的系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
ASS | Succession or assignment of patent right |
Owner name: CINOPSSITH CO., LTD. Free format text: FORMER OWNER: ANALOG DESIGN AUTOMATION INC Effective date: 20040820 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20040820 Address after: American California Applicant after: Analog Design Automation Inc Address before: Ontario Applicant before: Analog Design Automation Inc. |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |