CN1525307A - 一种模乘运算电路和一种运用该模乘运算电路的加密方法 - Google Patents
一种模乘运算电路和一种运用该模乘运算电路的加密方法 Download PDFInfo
- Publication number
- CN1525307A CN1525307A CNA031155294A CN03115529A CN1525307A CN 1525307 A CN1525307 A CN 1525307A CN A031155294 A CNA031155294 A CN A031155294A CN 03115529 A CN03115529 A CN 03115529A CN 1525307 A CN1525307 A CN 1525307A
- Authority
- CN
- China
- Prior art keywords
- row
- input
- circuit
- fundamental arithmetic
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
一种模乘运算电路和一种运用该模乘运算电路的加密方法,该模乘运算电路包括512个基本运算电路,排成32列16行的矩阵;基本运算电路包括,两个多路选择器和两个一位加法器;32列16行的矩阵最右侧一列的16个基本运算电路的加法器进位输入为cp1[0,i],cp2[0,i],最左侧一列的16个基本运算电路的加法器进位输出为cp1[31,i],cp2[31,i],其余基本运算电路的进位输入为其右侧的基本运算电路的进位输出;除第1行的32个基本运算电路以外,每一行的基本运算电路的输入P[j]是上一行的基本运算电路的输出Po[j-1];使用该模乘运算电路的加密方法按照从右到左,从上到下的顺序依次使用这512个基本运算电路进行模乘运算;本发明简化了电路,提高了运算速度并有效的节约了芯片面积。
Description
技术领域
本发明涉及RSA加密技术,尤其涉及一种模乘运算电路和一种运用该模乘运算电路的加密方法。
背景技术
信息时代的飞速发展,给人们带来了新的生活方式,也给人们带来了信息安全的观念。公开密钥密码体制是现代密码学的最重要的发明和进展,其中,RSA公钥密码算法是目前比较安全且使用最广泛的一种加密算法,主要应用于智能IC卡和网络安全产品。
RSA是一种公开密钥机理的加密算法。所谓公开密钥,就是每个用户拥有两个密码,一个公开(e),一个保密(d)。对明文加密,可以使用其中任一密码,但解密必须使用另一个密码。加密/解密算法是公开的,但是算法是不可逆的。
RSA算法的加密过程为:C=ME(modN),解密过程为:M=CD(modN)。其中,M为明文,即待加密的数据,C为密文,即加密以后的数据,E为加密密钥,D为解密密钥,N为模数,N越大,运算过程越复杂,加密速度越慢,但同时破译也就越困难。
RSA算法之所以具有安全性,是基于数论中的一个特性事实:即将两个大的质数合成一个大数很容易,而相反的过程则非常困难。在当今技术条件下,当n足够大时,为了找到d,欲从n中通过质因子分解试图找到与d对应的p、q是极其困难甚至是不可能的。由此可见,RSA的安全性是依赖于作为公钥的大数n的位数长度的。为保证足够的安全性,一般认为现在的个人应用需要用384或512比特位的n,公司需要用1024比特位的n,极其重要的场合应该用2048比特位的n。
RSA的加密过程,即C=ME(modN),就是一系列的模乘运算。M为u位二进制整数(mu-1mu-2…m1m0)2,即待加密的数据,N为u位二进制整数(nu-1nu-2…n1n0)2,即模数,E为u位二进制整数(eu-1eu-2…e1e0)2,为加密密钥,其算法如下:
ME(M,E,N) <!-- SIPO <DP n="1"> --> <dp n="d1"/> { C=1; P=M mod N; for i=0 to u-1 do { if(ei=1) C=P*C(mod N); P=P*P(mod N); } return C; }
其中大数位数往往多达512bit或更多,运算量极大,因此,解决模乘运算即成为RSA加密的核心问题。
现有技术中常用到两种改进的蒙哥马利(Montgomery)算法,基为32和基为2的算法。
基为32的算法如下:
MM(X,Y,M) { P0=0; for i=0 to 31 do { Ti=xi*Y; qi=(Pi+Ti)*m0’(mod r); Pi+1=(Pi+Ti+qi*M)/r; } if(P32>M) P32=P32-M; Return P32; }
r=32,m0’为M的低32bit关于232的逆元。若算法的基为2时,r=2,m0’=1。
基为2的算法如下:
MM(X,Y,M) { P=0 for i=0 to 1023 do { P=P+xi*Y if P[0]=1 then P=P+M P=P div 2 } if(P>M) P=P-M Return P }
可见,当我们令基为2时,算法得到了很大的简化,避免了采用基为32时逆元的的求解。但是现有技术中使用基为2的改进的蒙哥马利算法的模乘运算电路存在速度慢,面积大的缺点。
发明内容
本发明的目的是提供一种模乘运算电路和一种运用该模乘运算电路的加密方法,模乘运算采用基为2的改进的蒙哥马利算法,电路采用处理单元局部互连的脉动阵列结构。
为了达到上述目的,办法明采用如下技术方案:
本发明的模乘电路包括512个基本运算电路,排成32列16行的矩阵;
基本运算电路包括,两个多路选择器,两个一位加法器,多路选择器1的输入为被乘数Y的第j位Y[j]、0、乘数X的第i位X[i],其输出连接到一位加法器1的输入,多路选择器2的输入为模M的第j位M[j]、0、Ip[0],其输出连接到一位加法器2的输入,一位加法器1的进位输入为cp1_in,另一个输入为部分积P的第j位P[j],其输出连接到一位加法器2的输入,进位输出为cp1_out,一位加法器2的进位输入为cp2_in,其结果输出到Po[j],进位输出为cp2_out;
所述32列16行矩阵的最右侧一列的16个基本运算电路的加法器进位输入为cp1[0,i],cp2[0,i],最左侧一列的16个基本运算电路的加法器进位输出为cp1[31,i],cp2[31,i],其余基本运算电路的进位输入为其右侧的基本运算电路的进位输出;在同一行中的32个基本运算电路的多路选择器2的输入Ip[0]是相同的,都是该行最右侧的基本运算电路中的一位加法器1的输出;除第1行的32个基本运算电路以外,每一行的基本运算电路的输入P[j]是上一行的基本运算电路的输出Po[j-1]。
本发明的运用该模乘运算电路的加密方法,计算乘数X与被乘数Y的模乘,运用公式X*YmodM,X、Y、M都是n位的二进制数,包括以下步骤:
1)取出X的第1位X0,作为所述模乘电路第1行的32个基本运算电路的输入X[i];
2)第1行最右侧的基本运算电路输入P[j]、Y[j]、M[j]、cp1_in、cp2_in后,该基本运算电路计算得到Ip[0]、cp1_out、cp2_out、Po[j],Ip[0]输入到该行的32个基本运算电路的Ip[0],cp1_out、cp2_out输出到该基本运算电路的左侧的一个基本运算电路,Po[j]输出到下一行的[j-1]列基本运算电路;
3)第1行的32个基本运算电路按从右到左的顺序依次完成计算,得到X0与Y的前32位数的乘积,将第1行最左侧的基本运算电路计算所得的cp1_out、cp2_out作为输入在输入到第1行最右侧的基本运算电路中,进行X0与Y的下32位数的模乘运算;
4)重复步骤2)和步骤3)(n/32)*33次以后,完成X0与n位二进制数Y的模乘运算;
5)步骤4)得到的结果Po[j]作为第2行的基本运算电路的P[j-1]的输入,取出X的第2位X1作为所述模乘电路第2行的32个基本运算电路的输入X[i];
6)类似所述步骤2)、3)、4),完成X1与n位二进制数Y的模乘运算;
7)类似所述步骤1)、2)、3)、4),完成X0到X15与n位二进制数Y的模乘运算;
8)重复步骤7)n/16次以后,完成n位二进制数X和n位二进制数Y的一次模乘运算。
Xi与Y的模乘运算中计算得到的Po[j]直接作为Xi+1中的P[j-1]的输入,不必等到Xi与Y的模乘运算全部完成。
附图说明
图1是本发明的基本运算电路的电路原理图。
图2是本发明的基本运算电路的电路图。
图3是本发明的模乘电路的结构示意图。
具体实施方式
下面结合附图进一步说明本发明的技术方案,本发明提供一种模乘运算电路和一种运用该模乘运算电路的加密方法,模乘运算采用基为2的改进的蒙哥马利算法,电路采用处理单元局部互连的脉动阵列结构。
本发明的模乘运算电路包括512个基本运算电路,排成32列16行的矩阵;
基本运算电路包括,如图1所示,两个多路选择器101和102,两个一位加法器103和104,多路选择器101的输入为被乘数Y的第j位Y[j]、0、乘数X的第I位X[i],输出到一位加法器103,多路选择器102的输入为模M的第j位M[j]、0、Ip[0],输出到一位加法器104,一位加法器103将多路选择器101的输出和部分积P的第j位P[j]相加,进位输入为cp1_in,结果输出到一位加法器104,进位输出为cp1_out,一位加法器104将一位加法器103和多路选择器102的输出相加,进位输入为cp2_in,结果输出到Po[j],进位输出为cp2_out;
所述32列16行矩阵,如图3所示,最右侧一列的16个基本运算电路的加法器进位输入为cp1[0,i],cp2[0,i],最左侧一列的16个基本运算电路的加法器进位输出为cp1[31,i],cp2[31,i],其余基本运算电路的进位输入为其右侧的基本运算电路的进位输出;在同一行中的32个基本运算电路的多路选择器102的输入Ip[0]是相同的,都是该行最右侧的基本运算电路中的一位加法器103的输出;除第1行的32个基本运算电路以外,每一行的基本运算电路的输入P[j]是上一行的基本运算电路的输出Po[j-1]。
32列16行的矩阵,除第1行的32个基本运算电路以外,每一行的基本运算电路的输入P[j]是上一行的基本运算电路的输出Po[j-1],矩阵排列为一菱形。
本发明的运用该模乘运算电路的加密方法,计算X与Y的模乘,运用公式X*YmodM,X、Y、M都是n位的二进制数,包括以下步骤:
1)取出X的第1位X0,作为模乘电路第1行的32个基本运算电路的输入X[i];
2)第1行最右侧的基本运算电路输入P[j]、Y[j]、M[j]、cp1_in、cp2_in后,该基本运算电路计算得到Ip[0]、cp1_out、cp2_out、Po[j],Ip[0]输入到该行的32个基本运算电路的Ip[0],cp1_out、cp2_out输出到该基本运算电路的左侧的一个基本运算电路,Po[j]输出到下一行的[j-1]列基本运算电路;
3)第1行的32个基本运算电路按从右到左的顺序依次完成计算,得到X0与Y的前32位数的乘积,将第1行最左侧的基本运算电路计算所得的cp1_out、cp2_out作为输入在输入到第1行最右侧的基本运算电路中,进行X0与Y的下32位数的模乘运算;
4)重复步骤2)和步骤3)(n/32)*33次以后,完成X0与n位二进制数Y的模乘运算;
5)步骤4)得到的结果Po[j]作为第2行的基本运算电路的P[j-1]的输入,取出X的第2位X1作为所述模乘电路第2行的32个基本运算电路的输入X[i];
6)类似所述步骤2)、3)、4),完成X1与n位二进制数Y的模乘运算;
7)类似所述步骤1)、2)、3)、4),完成X0到X15与n位二进制数Y的模乘运算;
8)重复步骤7)n/16次以后,完成n位二进制数X和n位二进制数Y的一次模乘运算。
Xi与Y的模乘运算中计算得到的Po[j]直接作为Xi+1中的P[j-1]的输入,不必等到Xi与Y的模乘运算全部完成。
运算时,模乘运算电路矩阵的第1行基本运算电路的输入P[31]至P[0]的初始值为0。
图1是本发明的基本运算电路的电路原理图,一个基本运算电路包括两个多路选择器101和102,两个一位加法器103和104。根据X[i]的取值来要求出X[i]*Y[j]的值,这时的求解需要多路选择器101,判断X[i]=0时,输出为0,X[i]=1时,输出即为Y[j],再用一位加法器103计算P[j]与多路选择器103的输出的和。再将一位加法器103的输出作为多路选择器102的输入Ip[0],当Ip[0]=0,输出0,Ip[0]=1,输出M[j],多路选择器102输出的结果作为一位加法器104的输入用来计算P[j]+M[j],结果输出到Po[j],两个一位加法器的进位输出为cp1_out,cp2_out。
图2是本发明的基本运算电路的一种具体实施方式的电路图。
图3是本发明的模乘电路的结构示意图。本发明的模乘电路包括512个基本运算电路,排列成32列16行的矩阵。每一行的32个基本运算电路组成一个基本矩阵。下面以计算1024位二进制数的模乘为例,详细描述本发明的模乘运算电路和运用该模乘运算电路的加密方法。
根据模乘运算的公式:X*YmodM,1024位的模乘运算来说,X、Y、M都是1024位的二进制数。首先计算出取X的第一位X0时,与Y的前32bit数的乘积P,以及P与M的和,再由所得的各输出值作为计算下面32位数的输入值,输出至下一个基本矩阵,以此类推,直至算完取X0时的所有运算,即完成改模乘运算的第一次循环,加上保留的两位进位位,共需要使用基本矩阵33次。
在做第二次循环时,第一次计算所得P值,需经过一次移位操作后作为第二次循环运算的输入,所以,实际上在第一次循环中计算出P[1]值就可作为第二次循环中P[0]的输入,不必等到第一次循环全部完成,以此类推,我们将基本矩阵进行扩展,使其行数增至16行,因其数据传输的特殊性,这个32列16行的矩阵为一菱形矩阵。
在第一次循环中,最右边的处理单元负责完成最低位的运算,如图1所示,根据X[0]即X[i](i=0)时的取值来求出X[0]*Y[0]的值,这时的求解需要多路选择器101,判断X[0]=0时,输出为0,X[0]=1时,输出即为Y[0],用一位加法器103计算P[0]与多路选择器102的输出的和,此时P[0]的值为0。将一位加法器103的输出作为多路选择器102的输入Ip[0],当Ip[0]=0,输出0,Ip[0]=1,输出M[0],输出的结果作为一位加法器104的输入用来计算一位加法器103的输出与M[0]的和,负责第一位计算的基本运算电路的加法器的进位送入负责第二位计算的处理单元中。
其余各位的计算均采用同样的基本运算电路,一行32个基本运算电路称为一个基本矩阵,在计算1024位数时,将最后两位进位计入在内,重复使用33次基本矩阵可完成X0与Y的模乘运算。
在第二次循环即计算X1与Y的模乘运算值中,同样使用32个基本运算电路,所不同的是,由于在算法中,每一次循环的最后一步计算是除2求商操作,对于二进制数来说,就是一次移位操作。因此,将第一次循环操作中计算得到的结果P右移一位后作为第二次循环的输入数据。由于P右移了一位,所以对于第2次循环来说,最左侧的基本运算单元的P[j]不是从上一次循环的结果中得到的,这个P[j]的值是随着部分积P的变化而相应变化的,其初始值为0。使用16行这样的32个处理单元来完成16次循环操作,这样就构成了一个32*16的矩阵,如图3所示,这个矩阵第一行P[j]输入分别为P[31]至P[0],它们的初始值为0,在运算过程中会随着部分积P的变化而相应的变化,重复使用33次该矩阵,就可以完成1024位数的16次循环,即X0到X15与Y的模乘运算,重复使用33*64次该矩阵,可完成1024位数的1024次循环,即完成一次模乘运算(注:改进的蒙哥马利算法需在模幂运算中做一次调整,故此处所得并不是真正的模乘结果)。
本发明的模乘运算电路和运用该模乘运算电路的加密方法可以根据要计算数据的位数确定使用矩阵的次数,完成对不同位数数据的模乘运算。
由于使用了上述技术方案,避免了逆元的求解,同时简化了电路,由于不必等待第一次循环全部结束便可以开始下一次循环的运算,所以提高了运算速度。现有采用基为2的蒙哥马利算法的模乘电路完成一次1024位的模乘运算需要200k个时钟周期,而采用本发明的模乘运算电路完成同样的操作则只需要10857个时钟周期。
本发明的模乘运算电路通信局域化,排列规则,没有大量的预处理也不需要大容量存储器,非常适于VLSI实现。再者,由于通信是局域化的,处理器之间的连线可以很短,非常适于深亚微米工艺制造,可有效的节约芯片面积。
Claims (5)
1.一种模乘运算电路,其特征在于,包括512个基本运算电路,排成32列16行的矩阵;
基本运算电路包括,两个多路选择器(101)和(102),两个一位加法器(103)和(104),多路选择器(101)的输入为被乘数Y的第j位Y[j]、0、乘数X的第i位X[i],其输出连接到一位加法器(103)的输入,多路选择器(102)的输入为模M的第j位M[j]、0、Ip[0],其输出连接到一位加法器(104)的输入,一位加法器(103)的进位输入为cp1_in,另一个输入为部分积P的第j位P[j],其输出连接到一位加法器(104)的输入,进位输出为cp1_out,一位加法器(104)的进位输入为cp2_in,其结果输出到Po[j],进位输出为cp2_out;
所述32列16行矩阵的最右侧一列的16个基本运算电路的加法器进位输入为cp1[0,i],cp2[0,i]最左侧一列的16个基本运算电路的加法器进位输出为cp1[31,i]cp2[31,i],其余基本运算电路的进位输入为其右侧的基本运算电路的进位输出;在同一行中的32个基本运算电路的多路选择器(102)的输入Ip[0]是相同的,都是该行最右侧的基本运算电路中的一位加法器(103)的输出;除第1行的32个基本运算电路以外,每一行的基本运算电路的输入P[j]是上一行的基本运算电路的输出Po[j-1]。
2.如权利要求1所述的模乘运算电路,其特征在于,所述32列16行的矩阵,除第1行的32个基本运算电路以外,每一行的基本运算电路的输入P[j]是上一行的基本运算电路的输出Po[j-1],所述矩阵排列为一菱形。
3.一种运用所述模乘运算电路的加密方法,计算乘数X与被乘数Y的模乘,运用公式X*YmodM,X、Y、M都是n位的二进制数,其特征在于,包括以下步骤:
1)取出X的第1位X0,作为所述模乘电路第1行的32个基本运算电路的输入X[i];
2)第1行最右侧的基本运算电路输入P[j]、Y[j]、M[j]、cp1_in、cp2_in后,该基本运算电路计算得到Ip[0]、cp1_out、cp2_out、Po[j],Ip[0]输入到该行的32个基本运算电路的Ip[0],cp1_out、cp2_out输出到该基本运算电路的左侧的一个基本运算电路,Po[j]输出到下一行的[j-1]列基本运算电路;
3)第1行的32个基本运算电路按从右到左的顺序依次完成计算,得到X0与Y的前32位数的乘积,将第1行最左侧的基本运算电路计算所得的cp1_out、cp2_out作为输入在输入到第1行最右侧的基本运算电路中,进行X0与Y的下32位数的模乘运算;
4)重复步骤2)和步骤3)(n/32)*33次以后,完成X0与n位二进制数Y的模乘运算;
5)步骤4)得到的结果Po[j]作为第2行的基本运算电路的P[j-1]的输入,取出X的第2位X1作为所述模乘电路第2行的32个基本运算电路的输入X[i];
6)类似所述步骤2)、3)、4),完成X1与n位二进制数Y的模乘运算;
7)类似所述步骤1)、2)、3)、4),完成X0到X15与n位二进制数Y的模乘运算;
8)重复步骤7)n/16次以后,完成n位二进制数X和n位二进制数Y的一次模乘运算。
4.如权利要求3所述的运用所述模乘运算电路的加密方法,其特征在于,Xi与Y的模乘运算中计算得到的Po[j]直接作为Xi+1中的P[j-1]的输入,不必等到Xi与Y的模乘运算全部完成。
5.如权利要求3所述的运用所述模乘运算电路的加密方法,其特征在于,所述模乘运算电路矩阵的第1行的输入P[31]至P[0]的初始值为0。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA031155294A CN1525307A (zh) | 2003-02-26 | 2003-02-26 | 一种模乘运算电路和一种运用该模乘运算电路的加密方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA031155294A CN1525307A (zh) | 2003-02-26 | 2003-02-26 | 一种模乘运算电路和一种运用该模乘运算电路的加密方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1525307A true CN1525307A (zh) | 2004-09-01 |
Family
ID=34284325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA031155294A Pending CN1525307A (zh) | 2003-02-26 | 2003-02-26 | 一种模乘运算电路和一种运用该模乘运算电路的加密方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1525307A (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101206816B (zh) * | 2006-12-15 | 2010-08-18 | 索尼株式会社 | 运算处理装置和运算处理控制方法 |
CN101169776B (zh) * | 2006-10-27 | 2012-01-25 | 松下电器产业株式会社 | 提升中央处理单元运算效能的数据加密方法及加密装置 |
CN103780381A (zh) * | 2012-12-17 | 2014-05-07 | 深圳市证通电子股份有限公司 | 基于高基脉动阵列的蒙哥马利算法的实现装置及方法 |
CN107169380A (zh) * | 2017-05-19 | 2017-09-15 | 北京大学 | 一种rsa电路结构及rsa加密方法 |
CN110690968A (zh) * | 2019-08-19 | 2020-01-14 | 广东工业大学 | 一种基于蒙哥马利-rsa算法的图像加密方法 |
CN112328962A (zh) * | 2020-11-27 | 2021-02-05 | 深圳致星科技有限公司 | 矩阵运算优化方法、装置、设备和可读存储介质 |
-
2003
- 2003-02-26 CN CNA031155294A patent/CN1525307A/zh active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101169776B (zh) * | 2006-10-27 | 2012-01-25 | 松下电器产业株式会社 | 提升中央处理单元运算效能的数据加密方法及加密装置 |
CN101206816B (zh) * | 2006-12-15 | 2010-08-18 | 索尼株式会社 | 运算处理装置和运算处理控制方法 |
CN103780381A (zh) * | 2012-12-17 | 2014-05-07 | 深圳市证通电子股份有限公司 | 基于高基脉动阵列的蒙哥马利算法的实现装置及方法 |
CN103780381B (zh) * | 2012-12-17 | 2017-06-27 | 深圳市证通电子股份有限公司 | 基于高基脉动阵列的蒙哥马利算法的实现装置及方法 |
CN107169380A (zh) * | 2017-05-19 | 2017-09-15 | 北京大学 | 一种rsa电路结构及rsa加密方法 |
CN107169380B (zh) * | 2017-05-19 | 2020-01-07 | 北京大学 | 一种rsa电路结构及rsa加密方法 |
CN110690968A (zh) * | 2019-08-19 | 2020-01-14 | 广东工业大学 | 一种基于蒙哥马利-rsa算法的图像加密方法 |
CN110690968B (zh) * | 2019-08-19 | 2022-07-01 | 广东工业大学 | 一种基于蒙哥马利-rsa算法的图像加密方法 |
CN112328962A (zh) * | 2020-11-27 | 2021-02-05 | 深圳致星科技有限公司 | 矩阵运算优化方法、装置、设备和可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109039640B (zh) | 一种基于rsa密码算法的加解密硬件系统及方法 | |
CN101216754B (zh) | 基于模乘运算的数据加解密处理的方法及装置 | |
CN1648967A (zh) | 加密装置、加密方法及其存储介质 | |
EP1789869A2 (en) | Method and apparatus for performing modular exponentiations | |
KR100723996B1 (ko) | 계산 방법, 계산 장치 및 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
JP5365624B2 (ja) | 電力解析攻撃への対策機能を備えた復号装置、プログラム、及び復装置を組み込んだ組込機器装置 | |
Abdeldaym et al. | Modified RSA algorithm using two public key and Chinese remainder theorem | |
EP2742644A1 (en) | Encryption and decryption method | |
CN1525307A (zh) | 一种模乘运算电路和一种运用该模乘运算电路的加密方法 | |
CN1881874A (zh) | 基于神经网络混沌吸引子的公钥密码加密和解密方法 | |
US7539718B2 (en) | Method and apparatus for performing Montgomery multiplications | |
JP4177526B2 (ja) | 乗算剰余演算方法および乗算剰余回路 | |
CN1230736C (zh) | 智能卡模乘器vlsi结构的计算机实现方法 | |
KR20040055550A (ko) | 유한체 상의 두 원소의 곱을 구하는 직렬-병렬 곱셈기 | |
WO2007129197A1 (en) | Cryptographic apparatus and process | |
CN114936350B (zh) | 一种基于gpu快速数论转换的全同态加密门自举方法 | |
CN113190211A (zh) | 一种用于双线性对的四输入fios模乘算法及架构设计 | |
WO2002071687A1 (en) | Recursive cryptoaccelerator and recursive vhdl design of logic circuits | |
CN2566363Y (zh) | Vlsi用的智能卡模乘器结构 | |
CN1550975A (zh) | 蒙哥马利模数乘法器及其方法 | |
CN1258051A (zh) | 一种公开密钥加密体制和装置 | |
Vandemeulebroecke et al. | A single chip 1024 bits RSA processor | |
US7403965B2 (en) | Encryption/decryption system for calculating effective lower bits of a parameter for Montgomery modular multiplication | |
CN114513306B (zh) | 数据加密传输方法、系统 | |
Xiao et al. | Improved RSA algorithm and application in digital signature |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
AD01 | Patent right deemed abandoned | ||
C20 | Patent right or utility model deemed to be abandoned or is abandoned |