CN1447590A - 多通道数字化闪光x射线成像装置 - Google Patents

Abstract

多通道数字化闪光X射线成像装置属于辐射成像技术领域。其特征在于：它用一台计算机通过并行口控制器来控制多个相同的探测器。脉冲X射线源发出X射线，穿过被研究目标，同时，它通过并行口控制器向与闪光X射线源在位置上匹配的多个探测器中的各图像采集电路发出启动信号，进行图像的数字化采集，把数字图像存储于静态存储器中。再由计算机通过并行口把数字图像传入计算机。它可用于研究弹道和爆炸过程，具有结构简单，体积小，成本低，易于使用的优点。

Description

多通道数字化闪光X射线成像装置

技术领域

本发明涉及一种多通道数字化闪光X射线成象装置，属辐射成象技术领域。

背景技术

闪光X射线持续时间一般小于100ns，可用于拍摄高速运动物体内部的状况。对于爆炸，子弹穿甲，弹道等运动过程，大都伴随有烟雾和粉尘。不能使用常规的高速摄影机来拍摄这些过程。闪光X射线在这些领域具有独特的应用。如瑞典Scandi Flash公司的闪光X射线机在爆炸，弹道等实验中得到广泛应用。闪光X射线可用于拍摄高速运动物体的透视图像，如弹道与弹头的运动特性，穿甲射流情况，爆炸过程，爆炸成型，喷射过程等。传统的图像接收方式是采用胶片成像，不能直接得到图像，而需经过冲洗，有一定的时间延迟。而且胶片图像很难进行后处理，容易漏掉有用信息。另外胶片的动态范围低，易造成检测细节丢失。由清华大学王经瑾教授主持开发的数字化网络化多探头闪光X射线成像装置实现了闪光X射线图像的数字化接收。此系统采用商用的图像采集卡，集成了多个计算机，通过网络技术来传输采集的多幅图像。整个系统结构复杂，体积大，造价相对较高，目前在高速摄影领域未得到应用。

本发明设计了一种多通道数字化闪光X射线成像装置，该装置由多个相同的探测器、并行口控制器和一台计算机组成。系统工作过程为：X射线穿过被研究物体打到探测器的闪烁屏，转换为荧光图像，通过反射镜被CCD摄像机拍摄到，同时X射线机启动探测器的数字图像采集电路，将CCD摄像机拍到的图像数字化，存储于静态存储器中。计算机通过并行口发送选通信号，分别选通各个探测器，然后计算机发读命令将各探测器的数字图像读进来。在计算机上显示所拍到的各幅图像。系统组成如图1。

  本发明的特征在于：

  它含有以下部件：

  并行口控制器，与上述计算机互连且接收闪光X射线源的同步信号。以便经并行口探测器处理后发送给各探测器，做图像采集的启动信号；

  探测器有几个，彼此相同，在位置分布上与射线源匹配，它含有：探测器箱，位于探测器箱一侧的闪烁屏，与该闪烁屏成45°角的反射镜，位于该探测箱内且镜头对准闪烁屏全视野的CCD摄像机，位于该探测器箱内且输入端与CCD摄像机的输出端相连而输出端与探测器箱壁的DB25接口相连的数字图像采集电路。

  所述的位于探测器箱内的数字图像采集电路含有：

  输入缓冲放大器，输入为视频信号；

数/模转换器ADC，与输入缓冲放大器的输出端相连；

同步分离器，与输入缓冲放大器的输出端相连；

时序的和存储器存取地址控制电路，由现场可编程门阵列FPGA构成，它分别与上述ADC和并行口控制器相互连接，而与上述同步分离器输出端相连；

静态存储器接收ADC的输出信号且与上述FPGA互连；

同步触发器，它与上述FPGA互连。

所述的FPGA是FPGAXC3020。

所述的时序和存储器存取地址的控制电路含有：

输入接口：接收并行口控制器的控制信号，同步分离器的同步信号，同步触发器的触发信号。

用于产生地址信号的时序电路，输入端与输入接口相连；

用于产生地址控制信号的时序控制电路，输入端与该地址信号发生电路的输出端相连；

读写控制逻辑电路，和输入接口相连；

输出接口，输入地址控制信号和读写控制逻辑信号；输出地址码、地址控制输出信号和面向并行口控制器的输出控制信号。

所述的输入缓冲放大采用芯片MAX4100。

所述的同步分离器采用芯片LM1881。

所述的静态存储器采用三片IS61C1024-15芯片。

所述的ADC采用德州仪器公司低功耗(90mW)高速A/D转换器TLC5510。

所述的并行口缓冲电路采用了一个芯片SN74CBT3244。

试验证明，它具有结构简单，体积小、成本低且可靠性高等优点。

附图说明

图1、多通道数字化闪光X射线成像装置的系统框图。

图2、探测器的结构示意图。

图3、图像采集电路的电路原理框图。

图4、输入缓冲放大电路的电路原理图。

图5、同步分离器的电路原理图。

图6、静态存储器的电路原理图。

图7、ADC的电路原理图。

图8、同步触发器的电路原理图。

图9、并行口控制器的电路原理图。

图10、FPGA内部电路原理图。

图11、时钟电路原理图。

图12、并行口缓冲电路原理图。

具体实施方式

请见图1。

各探测器结构相同，其功能是获取闪光数字图像，存储于存储器。图像象素数为768×512。它们分别与并行口控制器相连。并行口控制器与计算机的并行口相连。闪光X射线源的同步信号通过并行口控制器调理后提供给各探测器，做启动采集信号。在做高速摄影时，各探测器的位置可以任意放置。只要与射线源的位置匹配即可。如常用的将4个探测器顺序放置，拍摄弹头的运动过程及姿态变化，也可以两两正交放置，拍摄运动物体垂直方向的运动情况。总之，探测器位置可以根据实验情况灵活摆放。

再见图2。

探测器由X射线闪烁屏1、反射镜2、CCD摄像机3和数字图像采集电路4组成。X射线闪烁屏1位于探测器箱5的一侧，反射镜2与其夹45°角。CCD摄像机3固定在探测器箱5内，通过调节摄像机镜头，可以使摄像机对准闪烁屏1的全视野。数字图像采集电路4置于探测器箱5内，CCD摄像机3的输出与其相接。采集电路输出与探测器箱壁的DB25接口6相接。摄像机工作于PAL制，帧积分模式。摄像机处于连续工作状态，通过闪光X射线源给出的同步信号来启动图像采集，数字化相应的摄像机图像。7是防护屏。探测箱反射镜一侧为斜角，在反射镜后贴上黑色薄塑料板，以减少射线的散射干扰。

数字图像采集电路4将摄像机的模拟视频信号数字化并存储，主要由缓冲放大器、同步分离器、ADC、FPGAXC3020和静态存储器组成。图3为其原理框图。摄像机输出模拟视频信号经放大，由ADC转换为数字图像，存储在静态存储器中。FPGAXC3020主要提供ADC需要的时序和存储器的存取地址。每个图像采集电路均通过并口线与并行口控制器相连，摄像机和采集电路电源均由并行口控制器提供。

放大器如图4。其功能是将输入视频进行线性放大。可调电阻R2主要用来调整基线电平。放大输出为AM。

同步分离器如图5。同步分离芯片LM1881，它可以通过AC耦合复合视频信号，解析出复合同步信号、垂直同步信号及奇偶场电平信号等，用于对视频信号的同步采集。从放大视频AM中分离出场同步信号VERTICAL，行同步信号BURST。

静态存储电路如图6。采用CMOS静态随机存储器IS61C1024L，其内存容量为128K×8Bits，存取速度为15ns，根据采样速率可知，一幅图像需内存768×512×8Bits，因此需存储器3片。先通过30腿选中，又FPGA给其提供16位地址信息。在相应地址存储数据。

A/D转换器如图7。A/D转换器采用德州仪器公司低功耗(90mW)高速A/D转换器TLC5510。

同步触发器如图8。闪光X射线源的同步信号经过分压，使光耦导通，光耦输出经过反相得到触发信号VSYN。

并行口缓冲电路如图9。数字信号经过缓冲器SN74CBT3244后，传输距离得到增强。

图10是FPGA内部电路原理框图。主要包括输入输出接口，地址产生电路，地址控制电路和读写控制逻辑电路。输入接口接收读写控制信号，摄像机同步信号和触发信号。输出接口输出静态存储器地址信号，控制信号和时钟信号。

图11是时钟产生电路原理图。为了使时钟频率更加接近摄像机时钟频率，我们采用2倍摄像机时钟频率的晶振，经过1/2分频得到时钟。

图12是并行口控制器原理图。并行口控制器由逻辑控制电路和电源模块组成，通过一根并口线与计算机并行口相连。逻辑控制电路实现对各探测器的选通，电源模块给控制器和各探测器提供电源。计算机通过并行口控制器可以实现对多个探测器的选通，将各幅图像分别传输至计算机。计算机通过并口读取图像数据之前必须选通相应的数据采集电路，同时只能有一路数据采集电路被选通。图中JPC接计算机，JCAMERA1～JCAMERA4分别接相应的探测器，DB0～DB7为数据信号，WRITEN为写选通信号，READIN为读选通信号，RESET为采集电路复位信号，P18～P21接地。所选通的数据采集电路通道由锁存器XSEL_LATCH内的控制字决定。READIN(针脚17)为低电平时，在WRITEIN(针脚1)的下降沿计算机可以通过数据线将选通控制字写入锁存器。控制字的每一位对应一路数据采集电路：该位为1时，所对应的通道被选通。READIN和WRITEIN之间有硬件互锁，产生READ和WRITE信号，后两个信号不会同时为高，以保证对数据线不会同时进行读和写的操作。见图12.a及12.b。READ信号和控制字的每一位相与，产生对应通道的READi(I＝1，2，3，4)信号，这样就实现了选通功能。见图12.c.d。另外，各路采集电路采集结束信号FINISHi(i＝1，2，3，4)(针脚12)和计算机查询得到的FINISH信号(针脚12)满足： $\mathrm{FINISH}=\underset{i}{\mathrm{\Σ}}\mathrm{FINISHi}.$ 。见图12.e。这就意味着只要有一路采集电路结束，计算机就开始获取图像数据。图12.f是触发信号分压电路，图12.g是四个输入并口和输出并口的接线图。请见图12。

由此可见，该装置具有结构简单，体积小，低成本的优点。

Claims (9)

1、多通道数字化闪光X射线成像装置含有探测部件和一台计算机，其特征在于，它含有以下部件：

并行口控制器：与上述计算机互连且接收闪光X射线源的同步信号。以便经并行口控制器处理后发送给各探测器，做图像采集的启动信号；

探测器有多个：彼此相同，在位置分布上与射线源匹配，它含有：探测器箱，位于探测器箱一侧的闪烁屏，与该闪烁屏成45°角的反射镜，位于该探测箱内且镜头对准闪烁屏全视野的CCD摄像机，位于该探测器箱内且输入端与CCD摄像机的输出端相连而输出端与探测器箱壁的DB25接口相连的数字图像采集电路。

2、根据权利要求1所述的多通道数字化闪光X射线成像装置，其特征在于，所述的位于探测器箱内的数字图像采集电路含有：

输入缓冲放大器：输入为视频信号；

数/模转换器ADC：与输入缓冲放大器的输出端相连；

同步分离器：与输入缓冲放大器的输出端相连；

时序的和存储器存取地址的控制电路：由现场可编程门阵列FPGA构成，它分别与上述ADC和并行口控制器相互连接，而与上述同步分离器输出端相连；

静态存储器：接收ADC的输出信号且与上述FPGA互连；

同步触发器：它与上述FPGA互连。

3、根据权利要求1所述的多通道数字化闪光X射线成像装置，其特征在于：所述的FPGA是FPGAXC3020。

4、根据权利要求2所述的多通道数字闪光X射线成像装置，其特征在于：所述的时序和存储器存取地址的控制电路含有：

输入接口：接收并行口控制器的控制信号，同步分离器的同步信号，同步触发器的触发信号。

用于产生地址信号的时序电路：输入端与输入接口相连；

用于产生地址控制信号的时序控制电路：输入端与该地址信号发生电路的输出端相连；

读写控制逻辑电路：和输入接口相连；

输出接口：输入地址控制信号和读写控制逻辑信号；输出地址码、地址控制输出信号、图像数据信号和面向并行口控制器的输出控制信号。

5、根据权利要求2所述的多通道数字化闪光X射线成像装置，其特征在于：所述的输入缓冲放大器采用芯片MAX4100。

6、根据权利要求2所述的多通道数字化闪光X射线成像装置，其特征在于：所述的同步分离器采用芯片LM1881。

7、根据权利要求2所述的多通道数字化闪光X射线成像装置，其特征在于：所述的静态存储器采用三片IS61C1024-15芯片。

8、根据权利要求2所述的多通道数字化闪光X射线成像装置，其特征在于：所述的ADC采用德州仪器公司低功耗(90mW)高速A/D转换器TLC5510。

9、根据权利要求2所述的多通道数字化闪光X射线成像装置，其特征在于：所述的并行口缓冲电路采用了一个芯片SN74CBT3244。

Images