CN1435029A - 桥接口电路 - Google Patents
桥接口电路 Download PDFInfo
- Publication number
- CN1435029A CN1435029A CN00818955A CN00818955A CN1435029A CN 1435029 A CN1435029 A CN 1435029A CN 00818955 A CN00818955 A CN 00818955A CN 00818955 A CN00818955 A CN 00818955A CN 1435029 A CN1435029 A CN 1435029A
- Authority
- CN
- China
- Prior art keywords
- interface
- bridgt circuit
- short
- equipment
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000004891 communication Methods 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000011664 signaling Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000013475 authorization Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000014616 translation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40091—Bus bridging
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/462—LAN interconnection over a bridge based backbone
- H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/08—Protocols for interworking; Protocol conversion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
- Dc Digital Transmission (AREA)
Abstract
简而言之，按照本发明的一个实施方案，在计算平台中使用的桥接电路包括多个信号端口。多个信号端口中至少一个适合于被耦合到远程接口。多个信号端口中至少一个适合于被耦合到主机接口。多个信号端口中至少一个适合于被耦合到短程接口。该桥接电路适合于在该主机接口和该短程接口以及该远程接口之一之间提供桥。简而言之，按照本发明的另一个实施方案，一个数字设备内部连接器包括下列内容：两个短程接口和两个协议转换器。其中一个协议转换器能从主机接口转换到短程接口，另一个协议转换器能从短程接口转换到内部设备接口。简而言之，按照本发明的再一个实施方案，在主机系统中中继信号的方法包括下列内容。通过主机接口将信号传送到主机。通过桥从内部设备和外部设备之一中继信号或者将信号中继到内部设备和外部设备之一。通过用于内部设备的短程接口和用于外部设备的远程接口中继被中继的信号。
Description
背景
领域
本发明涉及一设备和一主机计算平台或系统之间的接口。
背景
随着技术不断的进步，面向计算产业的两个重大的挑战是功耗问题和热量问题。这些问题和挑战在移动应用中尤其尖锐，其中的平台在可用功率的数量和/或它处理大量热量的能力方面比诸如桌面平台的平台更受约束。同时，计算产业技术正在向着高速串行总线变的更加需要的方向向前发展。为此目的的目前赢得业界注意力的数据传输的一个实例是IEEE 1394规范，“用于高性能串行总线的IEEE标准”，IEEE Std 1394-1995，1996年8月30日，可以从电气和电子工程师协会(IEEE)得到(在下文中称之为“1394”或“1394规范”)。然而，功耗和热量“墙”期望从诸如例如笔记本个人电脑(PC)等功率受约束平台中的1394应用中产生。当然，虽然在这里讨论了1394，但它仅是一个例子并且许多其它的使用数据传输的总线可能存在类似的问题。虽然如此，不像某些可选择的移动定向总线，1394规范兼容的接口是想要在诸如约几米的相对长的距离上驱动信号的“远程”数据传输。这与“短程”接口形成对比，短程接口典型地被设计为驱动例如长度小于18英寸的内部底盘信号线路。因此，1394规范兼容的接口甚至在不执行信令时也消耗大量的功率。例如，一个三端口S400-速物理协议层(或“PHY”)集成电路(IC)消耗大约0.7瓦特以及相关的主机接口链路层IC可能增加另外的0.4瓦特。一个单1394规范兼容的点对点连接使用两个这样的接口。一个三端口S800-PHY(以每秒800兆比特工作)期望消耗大约1.7瓦特，同时支持链路增加大约0.7瓦特(即每个S800接口总计2.4瓦特)。此外，这种功率作为热量被耗散了，该热量对于热量受约束平台来说是不期望的。因此，不幸的是，仅用1394作为例于，这种倾向似乎与将远程数据传输应用到功率和热量受约束平台不一致或向其提出了挑战。因此，存在处理这些功率和热量问题的方法的需要，以便象1394这样的远程数据传输甚至可以例如与诸如存在于移动应用中的功率和热量受约束平台一起使用。
概要
简而言之，按照本发明的一个实施方案，在计算平台中使用的桥接电路包括多个信号端口。多个信号端口中的至少一个适合于被耦合到远程接口。多个信号端口中的至少一个适合于被耦合到主机接口。多个信号端口中的至少一个适合于被耦合到短程接口。该桥接电路适于在主机接口和短程接口及远程接口之一之间提供桥。
简而言之，按照本发明的另一个实施方案，一种数字设备内部连接器(digital device intraconnect)包括下列：两个短程接口和两个协议转换器。其中一个协议转换器能从主机接口转换到短程接口，而另一个协议转换器能从短程接口转换到内部设备接口。
简而言之，按照本发明的再一个实施方案，在主机系统中中继信号的方法包括下列内容。通过主机接口将信号传送到主机。通过桥从内部设备和外部设备之一中继信号或者将信号中继到内部设备和外部设备之一。通过用于内部设备的短程接口和用于外部设备的远程接口中继被中继的信号。
附图简述
在说明书的结束部分特别指出和清楚要求了本发明的主题。然而，在阅读附图时，参考下面详细的说明可以更好的理解本发明的结构和操作方法，以及目的，特征和其优点，其中：
图1是说明可以使用按照本发明的桥接电路的实施方案的主机计算平台的实施方案的方框图；
图2是较详细地说明图1所示桥接电路的实施方案和其支持的信号转换路径的方框图；
图3是说明用于图1中主机计算平台实施方案同时与图1和2中的桥接电路实施方案兼容的内部设备实施方案的方框图；
图4是说明主机计算平台或数字设备的另一个实施方案的方框图，该实施方案包括按照本发明的一种内部连接器(intraconnect)的实施方案。
详细描述
为了给出对本发明的全面理解，在下列的详细描述中将阐明很多具体的细节。然而，本领域的技术人员应明白如果没有这些具体的细节也可以实践本发明。在其它的例子中，没有详细描述熟知的方法，程序，部件和电路以免使本发明不清楚。
正如先前所述，尽管本发明不仅限于1394规范或者遵守该规范或与1394规范相兼容的范围之内，但例如，IEEE 1394规范应用到象笔记本PC这样的功率受约束平台中的高速串行总线中可能存在功耗和热量的问题。和某些替代方案不同，诸如那些服从功率管理PCI规范或者插件总线规范的移动定向总线，一个1394规范兼容的接口即使在不执行信令时也可能消耗大量的功率。在上下文中，1394规范兼容接口是“远程接口”的一个例子，其中有充足的功率去驱动信号大约几米相对长的距离。因此，服从1394规范的设备显示出的功率趋势，至少在不匹配的情况下，与1394规范对功率和/或热量受约束平台的应用不一致或至少提出了挑战。
在1394规范兼容接口中的很多的功率损耗由物理层或PHY中消耗的功率产生。就象上面提到的，这，至少部分地，是由于使PHY能在大约4.5米长的电缆上或通过其驱动信号的需求程度。PHY的功率消耗也与1394规范兼容的总线的结构有关系，为了在网络中的其它节点间作为信号分组继电器来操作，该结构使用甚至当不由包括PHY的1394规范兼容的“节点”使用时也基本恒定供电的PHY。
正如先前指出的，1394协议被开发为允许设备在诸如大约4.5米相对长的电缆上高速通信。然而，1394协议这方面的需要性在独立的计算平台中相对较小，因此，在该典型的电和热的受约束“内部连接”环境中，可能希望提供一个可替换的“短程”接口代替先前讨论功耗和热量问题时提到的远程接口。在上下文中，术语“短程”接口指的是用于驱动信号一个诸如大约18英寸甚至更短的相对短的距离的接口。对于在计算平台内的应用，例如1394规范兼容的接口是不需要的，因为，例如，不需要在先前讨论的相对长的信号线上驱动信号或者脉冲，也不需要让现有的电信号电平和目前工艺水平1394规范兼容的总线的信号继电器结构。相反，应希望一个在计算平台内的短程接口来保持标准化的分组级业务和接口(例如，一个标准或通用的软件接口)。同样，因为计算平台内的设备通常在平台内有专用的功率耦合，所以在该实施方案中，这样一个接口不需要支持诸如那些服从标准1394规范的设备的任选总线电缆功率性能。例如，尽管本发明不限于1394规范的范围之内或者遵守该规范或与1394规范兼容，但用其作为一个例子，这会减少满足与涉及电缆功率的1394规范方面相关的功率分配的问题。
按照本发明的多个实施方案是可能的。在这里将要描述几个潜在的实施方案，尽管本发明不仅限于这些实施方案的范围，因为本发明的更多的实施方案和应用是可能的并且可能被使用。例如，图1示出了可以使用按照本发明的桥接电路的实施方案的主机计算平台或数字设备的一个实施方案。在上下文中，术语桥接电路指的是用于电学上共连(co-join)或者分开的两个邻接总线的设备或设备的一部分，该总线在电学上可以借助外部诸如程序的控制器被耦合。正如下文中将被更加详细描述的，该实施方案在主机接口与短程接口和远程接口之一之间提供桥。例如，对于利用共享公共主机接口，其中可能希望具有与计算平台内部的设备和计算平台外部的设备交替地通信能力的计算平台或数字设备来说，这可能是有用的。正如先前所建议的，使用远程接口与可能是功率和/或热量受约束的计算平台内部的设备通信可能是不希望的。
该特别的实施方案提供一个既支持诸如服从1394规范的链接电路的远程接口(例如，主机总线事务到/从1394分组的翻译)，又支持兼容的短程接口的桥结构。在该实施方案中，该短程接口包括一个既支持异步又支持同步通信的分离事务协议(split transactionprotocol)，虽然本发明不仅限于这方面的范围。尽管本发明不仅限于这方面的范围，在这点上可以修改的以提供一个短程接口的协议的例子是外设部件接口(PCI)规范，修订本2.1，1996，从PCI特别兴趣小组，Hillsboro，Oregon可以得到。另一个例子包括诸如下列的在集线器之间通信或“链接”集线器的专利申请中可描述的短程协议：US专利申请：用于双模式输出缓冲器阻抗补偿的方法和设备(METHODAND APPARATUS FOR DUAL MODE OUTPUT BUFFER IMPEDANCECOMPENSATION)，A/N 09/299,771，由Asperheim等人在1999年4月26日提交；用于在计算机系统中模式选择的方法和设备(METHOD ANDAPPARATUS FOR MODE SELECTI ON IN A COMPUTER SYSTEM)，A/N09/414,974，由Asperheim等人在1999年10月7日提交；用于在计算机系统中集线器之间计算事务类型的方法和设备(METHOD ANDAPPARATUS FOR COMMUNICATING TRANSACTIDN TYPES BETWEEN HUBS INA COMUTER SYSTEM)，A/N 09/186,047，由Harriman等人在1998年11月3日提交；用于为计算机系统集线器间的事务通信路由和标志信息的方法和设备(METHOD AND APPARATUS FOR COMMUNICATINGROUTING AND ATTRIBUTE INFORMATION FOR A TRANSACTION BETWEENHUBS IN A COMPUTER SYSTEM)，A/N 09/196,210由Traw等人在1998年11月3号提交；在集线器接口中虚拟传统边带信号的方法和机制(METHOD AND MECHANISM FOR VIRTUALIZING LEGACY SIDEBANDSIGNALS IN A HUB INTERFACE)，A/N＿＿，由Ajanovic在1999年11月3号提交；初始化计算机接口的方法和设备(METHOD ANDAPPARATUS FOR INITIALIZING A COMPUTER INTERFACE)，A/N 09/414,377，由Ajanovic等人在1999年10月7号提交；在集线器接口中减少流控制和将接口占用潜伏时间降到最低的方法和设备(METHOD ANDAPPARATUS FOR REDUCING FLOW CONTROL AND MINIMIZING INTERFACEACQUISITION LATENCY IN A HUB INTERFACE)，A/N＿＿＿＿，由Ajanovic在1999年11月3号提交；在集线器接口上执行锁定的方法和设备(METHOD AND APPARATUS FOR INPLEMENTING LOCK IN A HUBINTERFACE)，A/N＿＿，由Ajanovic等人在1999年11月3号提交；实现虚拟导线信令的方法和设备(METHOD AND APPARATUS FORIMPLEMENTING VIRTUAL WIRE SIGNALING)，A/N＿＿，由Ajanovic等人在1999年11月3号提交；用于在计算机部件之间改进的接口的方法和设备(METHOD AND APPARATUS FOR AN IMPROVED INTERFACEBETWEEN COMPUTER COMPONENTS)，A/N 09/186,219，由Ajanovic等人在1999年11月3号提交；用于判断集线器代理之间接口的所有权的方法和设备(METHOD AND APPARATUS FOR ARBITRATING OWNERSHIPOF AN INTERFACE BETWEEN HUB AGENTS)，由Harriman等人在1998年12月30号提交；用于集线器接口的外设部件接口(PCI)结构仿真(PERIPHERAL COMPONENT INTERCONNECT(PCI)CONFIGURATIONEMULATION FOR HUB INTERFACE)，A/N＿＿，由Ajanovic等人在1999年11月3号提交；初始化集线器接口的方法和设备(METHOD ANDAPPARATUS FOR INIALIZING A HUB INTERFACE)，A/N 09/430,996，由Harriman等人在1999年11月1号提交；用于高吞吐量数据多路传输的方法和设备(METHOD AND APPARATUS FOR HIGH THROUGHPUTMULTIPLEXI NG OF DATA)，A/N＿＿，由Lin等人在1999年11月3号提交；在具有点对点半双工的计算机系统中支持多时钟传播的方法和设备(METHOD AND APPARATUS FOR SUPPORTING MULTI-CLOCKPROPAGATION IN A COMPUTER SYSTEM HAVING A POINT TO POINT HALFDUPLEX)，A/N＿＿，由Osbome.et al.在1999年11月3号提交；以及在具有集线器接口结构的计算机系统中的功率管理方法(POWERMANAGEMENT METHOD FOR A COMPUTER SYSTEM HAVING A HUB INTERFACEARCHITECTURE)，A/N 09/414,999，由Harriman等人在1999年11月3号提交；前述的所有内容转让给本发明的受让人。
因此，尽管本发明不仅限于这方面的范围之内，在计算平台内部的1394规范兼容的设备可以被1394规范兼容的链接电路和基于数据传输层的短程接口所支持，在该特定的实施方案中，数据传输层代替更常用的1394 PHY层。同样，在该特定的实施方案中，在计算平台外部的1394规范兼容的设备可以被标准1394兼容的链接电路和附属的标准1394 PHY电路支持。因此，正如在下文中将被详细描述的，例如，该特定的实施方案允许主机系统或计算平台既支持远程标准1394规范兼容接口又支持降低功率的短程接口。另外，该特定的实施方案同样为主机系统提供对一批“专用”设备的唯一接入以及为主机提供对不同“公共”设备组的接入数据路径隔离能力。如果需要，该实施方案同样给外部“公共”设备提供到主机“专用”内部设备资源的可控接入。
图1是根据本发明包括桥接电路的实施方案120的计算平台或数字设备的实施方案100的示意图。该桥接电路的实施方案包括多个信号端口，多个信号端口中的至少一个适合于耦合到远程接口。而且，多个信号端口中的至少一个适合于耦合到主机接口，以及多个信号端口中的至少一个适合于耦合到短程接口。因此，桥接电路120适合于在主机接口和短程接口及远程接口之一之间提供一个桥。正如在图1中进一步示出的，桥接电路可以被耦合到一个主机接口，诸如标准1394兼容的链接电路110，桥接电路120被用来在三个或多个端口间路由总线事务处理(bus transaction)。尽管本发明不仅限于这个方面范围，在这个实施方案中，这些端口能被耦合到(1)主机接口，诸如1394兼容的链路110，其耦合到1394兼容主机接口130，(2)远程接口，诸如耦合到标准1394兼容的PHY 140的标准PHY/链路接口170(下文称为“PLIF”)(当然，存在对远程接口的不同组合任选项，而PLIF仅是一个例子)，桥接电路通过在这里诸如外部1394兼容的总线150提供到一个或多个外部设备的接入，以及(3)一个或多个短程接口，该短程接口为主机系统提供到一个或多个内部设备的接入，在本实施方案中为内部1394兼容的设备。因此，在本实施方案中，PHY 140可以提供一个或多个按照远程接口协议设备诸如在本实施方案中服从标准1394的设备所耦合的外部端口，例如通过电缆。在这个特别的实施方案中使用的配置，允许主机系统通过一个主机接口(在这里指主机接口链接电路)接入内部或外部设备中任何一个，在这里指1394兼容的设备。在本实施方案中，象图1中示出的170的这种单共享主机链路的标准PLIF，能被耦合到PHY140或者与内部1394兼容设备相关的短程接口。
图2更详细的说明桥接电路120的方框图。正如在本实施方案中所示出的，桥接电路120适合于用在包含多个信号端口的计算平台或者数字设备中。图2示出了在该特别的实施方案中的桥接电路所提供的耦合路径。正如在这里所示出的，桥接电路适合于在诸如链路层110的主机接口和诸如180的短程接口以及诸如PHY/链路层接口170的远程接口之一之间提供桥。
在这个特别的实施方案中，主机数字设备或者计算平台或者可接入被耦合到象服从1394的设备这样的内部设备的端口，作为选择或可以接入在PHY上的端口，它提供对在这里象外部服从1394的设备这样的外部设备的接入。然而，在外部总线上的设备不直接接入驻留在内部端口上的设备。因此，在这个特别的实施方案中，内部设备是主机系统的“专用”资源。同样，在该特别的实施方案中的内部端口上的设备也不能直接接入外部总线。在该实施方案中的该装置提供使主机系统能够在其内部1394兼容设备上保留完全和专用控制的“接入路径隔离”能力，同时也提供主机对外部1394兼容设备的接入。尽管本发明不仅限于这方面范围，在本实施方案中的，该设备处理了有关通过外部设备对内部设备不希望的接入的现有问题。例如，在没有推荐的总线流通量隔离能力的情况下，在笔记本PC外部1394兼容的代理例如可能潜在地接入笔记本PC的1394兼容的硬盘驱动器，假定该笔记本正在使用1394兼容的主硬盘驱动器。例如，这样的接入可能引发数据保密或其它的安全问题和/或可能干扰PC操作系统的正常操作。然而，对于所示出的实施方案，该接入是无效的。同样，如果主机系统想要在外部或内部设备之间传送数据，主机系统可以例如，将外部数据接收到主机缓冲器，并将之中继到目标内部设备，反之亦然。同样，在一个可替代的具有额外复杂度的实施方案中，可以增加桥接电路以在耦合到诸如PHY/链路接口170，或PHY140的、提供到外部1394兼容总线的受控接入的远程接口的端口以及一个给定的内部短程端口之间提供直接的交换路径等。在这样一个实施方案中，主机旁路路径的建立可以在主机系统控制下以确保用于主机的内部设备除了通过主机授权之外不被从外部接入。
图3是一个更详细示出内部设备190的方框图。对于该示出的实施方案，具有诸如195的远程兼容接口的设备在主机系统内作为内部设备被耦合。对于该特别的实施方案，设备与主机间的连接由图3中的185短程接口提供。因此，在该实施方案中，正如所示出的，设备195经过1394集线器接口协议转换器175被耦合到接口185。尽管本发明不仅限于这方面的范围，但是集线器界面接口185包括支持异步和同步通信的基于分组的分离事务协议(split transactionprotocol)。正如在前述通常转让的专利申请中较详细描述的，上下文中的集线器接口是Intel公司专有的至少部分的以PCI总线协议规范的串行化为基础的总线接口。如图3中虚线所示，在一些实施方案中协议转换器175和集线器界面接口185可以集成到一个单电路中。然而，本发明不仅限于这方面的范围。此外，贯穿本说明书用数字示出的块或方框说明提供的具体的功能；然而，本领域的普通技术人员将会理解，这些分开的块或方框仅仅为了说明的方便。因此，这些功能块可以在一个单IC上组合以及实现，或者作为选择，单功能块可以用多于一个的单IC实现。
回到图2，桥接电路的该特别的实施方案的结构将被更详细的描述。为利用提供到外部设备的接入的端口，在本实施方案中的外部1394兼容端口，主机数字设备或者计算平台配置2对1的PLIF的多路复用器/分路器(MUX/DEMUX)以选择一个从MUX/DEMUX主机端口到图1中的外部接入PLIF170的路径。当期望接入到外部设备或响应在诸如图1所示包括PHY140的主机的1394兼容的节点处外部数据到达时，主机能执行这个操作。例如，这样的事件可能导致一个请求信号，诸如在该实施方案中的链路请求，在PHY140的PLIF上出现，它可以向主机发信号。
为了接入内部设备，该实施方案中的一个内部1394兼容设备，主机系统能配置PLIF MUX/DEMUX以将在该实施方案中的链接电路110耦合到诸如155这样的集线器接口到1394 PLIF协议转换器。转换器155在内部被耦合到如165的短程集线器接口N对1 MUX/DEMUX，其选择从协议转换器155到主机希望与其通信的选择的1394兼容内部设备路径。一并考虑，在该实施方案中，2选1路径选择器，协议转换器以及N选1路径选择器提供一个在主机接口，链接电路110，和目标内部设备之间的程序可选路径。在该特别的实施方案中，尽管本发明不仅限于这方面的范围，但在2选1路径选择器125上所有的端口是标准的PLIF。因此，例如，当主机正在接入外部1394兼容端口时，就象2选1路径选择器不在路径中一样，链接电路110的PLIF被耦合到PLIF170。
在该实施方案中的N对1路径选择器165包括N+1个端口，在该实施方案中每一个包括一个短程接口。在这里，N当然是一个正整数，通常大于1。这些接口其中之一，在文中被称为主机端口，被用于将选择器165耦合到协议转换器155。在该实施方案中其余的N个端口用于将N个内部1394兼容的设备与分配的每一个内部设备的一个选择器端口耦合。在该特别的实施方案中选择器165的操作是将选择的内部设备端口的数据和控制信号传送到协议转换器155，该转换器耦合到选择器165的主机端口。
在图2中，端口仲裁器145用于控制在给定时间选择器165哪些端口彼此耦合。当主机系统想要接入外部接入端口之一或内部设备之一时，主机传送给仲裁器145一个识别目标端口的端口选择请求信号。然后在该实施方案中，当到目标端口的信号路径变得有效时，仲裁器145开始评估。然后，端口仲裁器145编程MUX/DEMUX125和MUX/DEMUX165以及外部接入通道选择逻辑，从而典型的通过分组寻址来实现。
相反，例如，在该实施方案中，外部接入PHY的端口可以接收用于主机的数据，或者内部1394兼容的设备可希望与主机通信。因此，这些设备可以要求建立到主机的信号路径。如果外部的始发数据到达外部接入PHY端口，该PHY可以对仲裁器以及主机PHY(未示出)发出一个请求信号，在这里是链路请求信号。然后，在该实施方案中的仲裁器可以选择从外部接入PHY到链接电路110的信号路径。依靠该实施方案，当然，来自主机的路径和到达主机的路径可以不对称，例如，诸如先前所描述的保持秘密性/安全性。同样，如果内部短程耦合接口1394的兼容设备想与主机通信，那么该设备可以发出一个到仲裁器的业务请求信号，当这样一个信号路径有效时可以通过建立从设备到主机的信号路径响应。
本发明的另一个方面包括协议转换器155。该转换器提供标准远程接口给主机接口，链接电路110，在这里，标准远程接口即是1394 PHY/链路接口(PLIF)，该接口提供对每一个内部1394兼容设备的接入，虽然每一个1394兼容设备通过短程接口耦合到主机。因此，对主机系统来说，转换器提供能够用单链路与其整组内部和外部1394兼容设备通信的能力。一般而言，以及在该特定实施方案中，协议转换器利用远程和短程接口协议的相似性。因此，例如在该实施方案中，远程和短程接口都包括支持异步和同步通信的基于分组的分离事务协议，尽管本发明不仅限于这方面的范围。因此，在该实施方案中，短程接口和1394协议是非常相似以至于可以以一种相对有效的方式实现转换。两个接口是能够主/从的以及二者都支持基于分组的读，写和加锁事务以及二者都支持分离事务。在上下文中，分离事务涉及总线事务，其中事务请求被发出，随之以分开的“请求收到”的确认。在可能的随后的时间，事务执行程序给请求者发送“事务就绪”指示符，然后通过给事务指示符发送一个“事务结束”指示完成握手。分离事务允许几个事务基本上同时处理交叉存取事务步骤。同样，正如上面所提出的，根据事务的类型和配置能力，当在该特别的实施方案中的短程接口与PCI规范兼容设备相似时，该接口也可以与PCI规范不同，通过特定的同步转移描述符属性有利地支持同步数据处理。因此，在该实施方案中，短程接口可以提供点到点的内部芯片组耦合机构(例如，在芯片组的组成芯片之间)，该机构在电气上适合于在内部设备到芯片组的耦合中使用，例如，在该特别的实施方案中所说明的应用中可能出现的。
尽管本发明不仅限于这方面的范围，内部集线器接口端口同样可以包括可以用于使内部设备“热可插拔的”的逻辑电路，该逻辑电路可与主机系统连接或与其断开，同时后者继续工作。这样的逻辑电路可以提供最初的设备到内部总线的“冷”(无动力的)耦合。因此，新连接的设备可以被电隔离直到适当供电以及处于不会干扰内部总线的状态中时。另外，这样的逻辑电路可以控制到设备插座的功率的施加和消除。同样，当设备被耦合到或者从与该端口(有时称之为“最后事件通知“(last event notification))的耦合处移开时，这样的逻辑电路可以包括产生用于识别主机系统的信号的能力，以便主机系统可以适当地执行想要的设备管理操作。当然，在某些实施方案中，内部设备端口可以不使用这样的逻辑电路。这种逻辑电路对想要支持“热插拔”的那些端口可能是希望的。作为选择，在系统不通电时设备被添加至或从其移去的内部端口可能省略这样的逻辑电路。内部设备被永久耦合到的内部端口同样适于称之为静态连接。然而，在某些情况下(例如，诸如用于可移动设备的笔记本电脑中的底板部分)可能要求具有这种“热插拔能力”。
图4是一个示出了使用一个诸如1394兼容的内部连接的内部连接的主机系统实施方案的方框图。在这个特别的实施方案中，1394兼容的接口没有驱动远程信号线路，也不必遵守现有的电信号需求和标准1394兼容总线信号中继器结构。相反，在该实施方案中标准分组级服务和由诸如1394链接电路这样的远程接口提供的接口被保留，但是该链路的设备侧(与主机侧相对)被耦合到短程接口而不是被耦合到诸如1394PHY那样的标准远程接口电路。例如，在该实施方案中，由于内部设备通常具有平台内的专用的功率耦合，在该实施方案中，这样的接口可能不支持标准1394兼容系统的可选电缆功率能力。以遵守诸如标准1394协议这样的远程接口协议的方式，这会减少与提供诸如电缆功率这样的功率相关的功率分配实现的问题。对于在图4中示出的实施方案，数字设备或计算平台内部连接包括两个短程接口和两个协议转换器。例如，一个内部连接可以用设备侧PHY诸如445耦合主机侧PHY诸如455。因此，内部连接器的协议转换器之一可包括从主机接口转换到短程接口以及另一个协议转换器可包括从短程接口转换到内部设备接口。作为一个例子，在该特别的实施方案中，尽管本发明不仅限于这方面的范围，但设备450可以包括一个硬盘驱动器。
如图4所示，利用短程接口代替诸如1394兼容的PHY这样的远程接口，来处理通过使用诸如1394接口这样的标准远程接口而出现的预期的功率和热量问题。该方法使得例如在诸如笔记本PC这样的功率和/或热量受约束平台中使用诸如1394这样的远程数据传输比别的可替代的方法更加地可实现和有吸引力。
根据本发明的再一个实施方案，在主机系统中中继信号的方法包括下列的内容。通过主机接口将信号传送到主机。通过桥将信号从内部设备和外部设备之一中继或中继到内部设备和外部设备其中之一。信号通过用于内部设备的短程接口和用于外部设备的远程接口中继。尽管本发明不仅限于这方面的范围，通过先前描述和示出的本发明的实施方案可以实现该实施方案。同样，正如先前所描述的，主机接口可以包括1394规范兼容的链路层，远程接口可以包括1394规范兼容的PLIF，以及短程接口可以包括一个支持异步和同步通信的基于分组的分离事务协议，虽然，当然，这仅仅是一个例子，且本发明不仅限于这方面的范围。
当本发明的某些特征在这里被示出和描述时，许多修改，代替，改变和等价物将被本领域的技术人员想到。因此，应理解附权利要求意在覆盖落入到本发明的实质精神范围内的全部这样的修改和改变。
Claims (30)
1.一种在计算平台中使用的桥接电路，所述桥接电路包括：
多个信号端口；
所述多个信号端口中的至少一个适合于被耦合到远程接口；
所述多个信号端口中的至少一个适合于被耦合到主机接口；以及
所述多个信号端口中的至少一个适合于被耦合到短程接口；
所述桥接电路适合于在所述主机接口和所述短程接口以及所述远程接口之一之间提供桥。
2.权利要求1的桥接电路，其中所述主机接口包括一个1394规范兼容的链路层。
3.权利要求1的桥接电路，其中所述远程接口包括一个1394规范兼容的物理层(PHY)/链路层接口(PLIF)。
4.权利要求3的桥接电路，其中所述桥接电路包括给主机提供对一个或多个外部1394规范兼容的设备的接入的能力。
5.权利要求4的桥接电路，其中所述桥接电路具有通过所述PLIF，所述主机接口，以及一个耦合到一个或多个外部1394规范兼容的设备的外部接入1394规范兼容的物理协议层(PHY)，给主机提供所述接入的能力。
6.权利要求4的桥接电路，其中所述桥接电路进一步包括替换地给主机提供对一个或多个内部1394规范兼容的设备的接入的能力。
7.权利要求6的桥接电路，其中一个或多个内部1394规范兼容的设备中的每个包括短程接口和用于将本地1394规范兼容的事务变换到短程接口的协议转换器。
8.权利要求7的桥接电路，其中短程接口包括既支持异步又支持同步通信的基于分组的分离事务协议。
9.权利要求6的桥接电路，其中所述桥接电路包括一个端口仲裁器；
所述端口仲裁器适合于在通过所述桥接电路接入的路径接入请求之间仲裁。
10.权利要求9的桥接电路，其中该路径接入请求产生于主机、外部1394规范兼容的设备之一和内部1394规范兼容的设备之一中的至少一个。
11.权利要求6的桥接电路，其中所述桥接电路包括给主机提供到所述一个或多个外部1394规范兼容的设备和到所述一个或多个内部1394规范兼容的设备可选择的替换按入的能力。
12.权利要求11的桥接电路，其中所述桥接电路包括一个耦合到所述主机接口的路径复用器。
13.权利要求12的桥接电路，其中所述的主机接口包括一个1394规范兼容的链路层。
14.权利要求12的桥接电路，其中所述路径复用器被耦合以便具有在通过外部接入1394规范兼容的PHY的所述一个或多个外部1394规范兼容的设备和所述一个或多个内部1394规范兼容的设备之间选择路径的能力。
15.权利要求14的桥接电路，其中所述路径复用器到所述一个或多个内部1394规范兼容的设备的路径包括一个到1394协议转换器的短程接口。
16.权利要求15的桥接电路，其中所述协议转换器被耦合到n选1路径选择器，能够选择n选1短程接口设备附着的用于耦合到内部设备的端口。
17.权利要求16的桥接电路，其中所述短程接口包括既支持异步又支持同步通信的基于分组的分离事务协议。
18.权利要求1的桥接电路，其中所述短程接口包括既支持异步又支持同步通信的基于分组的分离事务协议。
19.一种用于在主机和数字设备内部的设备之间耦合的数字设备内部连接器包括：
两个短程接口；和
两个协议转换器；
所述的协议转换器之一能够从主机接口转换到短程接口；
所述协议转换器的另一个能够从短程接口转换到内部设备接口。
20.权利要求19的数字设备内部连接器，其中内部设备包括一个本地的1394规范兼容的设备。
21.权利要求19的数字设备内部连接器，其中短程接口包括既支持异步又支持同步通信的基于分组的分离事务协议。
22.权利要求19的数字内部连接器，其中主机接口包括一个1394规范兼容的链路层。
23.一种数字设备，包括：
包括主机接口的主机设备；
一个或多个内部设备，所述一个或多个内部设备中的每一个包括一个短程接口；
一个远程接口，能够与遵守所述远程接口的在所述数字设备外部的设备进行通信；
和一个桥接电路；
所述桥接电路包括：
多个信号端口；
所述多个信号端口中的至少一个适合于被耦合到所述远程接口；
所述多个信号端口中的至少一个适合于被耦合到所述主机接口；以及
所述多个信号端口中的至少一个适合于被耦合到所述短程接口；
所述桥接电路适合于在所述主机接口和所述短程接口以及所述远程接口之一之间提供桥。
24.权利要求23的数字设备，其中所述主机接口包括一个1394规范兼容的链路层。
25.权利要求23的数字设备，其中所述远程接口包括一个1394规范兼容的物理层(PHY)/链路层接口(PLIF)。
26.权利要求23的数字设备，其中所述短程接口包括既支持异步又支持同步通信的基于分组的分离事务协议。
27.一种在主机系统中中继信号的方法，包括：
通过主机接口将信号传送到所述主机；
通过桥中继所述信号从或到内部设备和外部设备其中之一；
所述被中继的信号通过用于所述内部设备的短程接口和用于所述外部设备的远程接口被中继。
28.权利要求27的方法，其中所述主机接口包括一个1394规范兼容的链路层。
29.权利要求27的方法，其中所述远程接口包括一个1394规范兼容的物理层(PHY)/链路层接口(PLIF)。
30.权利要求27的方法，其中所述短程接口包括支持异步和同步通信的基于分组的分离事务协议。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/458,611 | 1999-12-10 | ||
| US09/458,611 US6718424B1 (en) | 1999-12-10 | 1999-12-10 | Bridge circuit for use in a computing platform |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101499642A Division CN101132411A (zh) | 1999-12-10 | 2000-10-19 | 桥接口电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1435029A true CN1435029A (zh) | 2003-08-06 |
Family
ID=23821454
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN00818955A Pending CN1435029A (zh) | 1999-12-10 | 2000-10-19 | 桥接口电路 |
| CNA2007101499642A Pending CN101132411A (zh) | 1999-12-10 | 2000-10-19 | 桥接口电路 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101499642A Pending CN101132411A (zh) | 1999-12-10 | 2000-10-19 | 桥接口电路 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6718424B1 (zh) |
| EP (1) | EP1238494B1 (zh) |
| CN (2) | CN1435029A (zh) |
| AT (1) | ATE463903T1 (zh) |
| AU (1) | AU1217101A (zh) |
| DE (1) | DE60044145D1 (zh) |
| HK (1) | HK1046486B (zh) |
| TW (1) | TW515165B (zh) |
| WO (1) | WO2001043365A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100345136C (zh) * | 2004-06-30 | 2007-10-24 | 中国科学院计算技术研究所 | 使64位处理器兼容32位桥接芯片的系统及转换装置 |
| CN100349152C (zh) * | 2004-07-08 | 2007-11-14 | 华为技术有限公司 | 接口装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7013354B1 (en) * | 1998-10-05 | 2006-03-14 | Canon Kabushiki Kaisha | Channel protocol for IEEE 1394 data transmission |
| US7421507B2 (en) * | 2000-02-16 | 2008-09-02 | Apple Inc. | Transmission of AV/C transactions over multiple transports method and apparatus |
| JP2002027012A (ja) * | 2000-07-03 | 2002-01-25 | Fujitsu Ltd | ネットワーク接続装置 |
| TW564349B (en) * | 2002-02-27 | 2003-12-01 | Acer Labs Inc | Method and related apparatus for controlling transmission interface of external device of computer system |
| KR100560761B1 (ko) * | 2003-07-08 | 2006-03-13 | 삼성전자주식회사 | 인터페이스 변환 시스템 및 그 방법 |
| US7783812B2 (en) * | 2006-11-29 | 2010-08-24 | Astek, Inc | Extended serial bus architecture and method |
| US8730978B2 (en) | 2010-09-30 | 2014-05-20 | Maxim Integrated Products, Inc | Analog front end protocol converter/adapter for SLPI protocol |
| US8626975B1 (en) * | 2011-09-28 | 2014-01-07 | Maxim Integrated Products, Inc. | Communication interface with reduced signal lines |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764924A (en) | 1995-08-24 | 1998-06-09 | Ncr Corporation | Method and apparatus for extending a local PCI bus to a remote I/O backplane |
| EP0803803B1 (en) | 1996-04-26 | 2008-10-01 | Texas Instruments Incorporated | Method of configuring a data packet transfer device |
| US6006286A (en) * | 1996-04-26 | 1999-12-21 | Texas Instruments Incorporated | System for controlling data packet transfers by associating plurality of data packet transfer control instructions in packet control list including plurality of related logical functions |
| EP0821505A1 (en) | 1996-07-25 | 1998-01-28 | Hewlett-Packard Company | Apparatus providing connectivity between devices attached to different interfaces of the apparatus |
| US5937175A (en) | 1997-04-08 | 1999-08-10 | National Instruments Corporation | PCI bus to IEEE 1394 bus translator employing pipe-lined read prefetching |
| US5953511A (en) * | 1997-04-08 | 1999-09-14 | National Instruments Corporation | PCI bus to IEEE 1394 bus translator |
| US6160796A (en) | 1998-01-06 | 2000-12-12 | Sony Corporation Of Japan | Method and system for updating device identification and status information after a local bus reset within a home audio/video network |
| US6151651A (en) * | 1998-06-17 | 2000-11-21 | Advanced Micro Devices, Inc. | Communication link with isochronous and asynchronous priority modes coupling bridge circuits in a computer system |
| US6148357A (en) * | 1998-06-17 | 2000-11-14 | Advanced Micro Devices, Inc. | Integrated CPU and memory controller utilizing a communication link having isochronous and asynchronous priority modes |
| US6263390B1 (en) * | 1998-08-18 | 2001-07-17 | Ati International Srl | Two-port memory to connect a microprocessor bus to multiple peripherals |
| US6202103B1 (en) * | 1998-11-23 | 2001-03-13 | 3A International, Inc. | Bus data analyzer including a modular bus interface |
| US6327637B1 (en) * | 1998-12-18 | 2001-12-04 | Cirrus Logic, Inc. | Interface tap for 1394-enabled serial bus device |
| US6256700B1 (en) * | 1999-03-30 | 2001-07-03 | Dell Usa, L.P. | Bus/port switching system and method for a computer |
-
1999
- 1999-12-10 US US09/458,611 patent/US6718424B1/en not_active Expired - Fee Related
-
2000
- 2000-10-19 CN CN00818955A patent/CN1435029A/zh active Pending
- 2000-10-19 AU AU12171/01A patent/AU1217101A/en not_active Abandoned
- 2000-10-19 AT AT00973686T patent/ATE463903T1/de not_active IP Right Cessation
- 2000-10-19 DE DE60044145T patent/DE60044145D1/de not_active Expired - Lifetime
- 2000-10-19 CN CNA2007101499642A patent/CN101132411A/zh active Pending
- 2000-10-19 WO PCT/US2000/028959 patent/WO2001043365A1/en active Application Filing
- 2000-10-19 EP EP00973686A patent/EP1238494B1/en not_active Expired - Lifetime
- 2000-11-07 TW TW089123499A patent/TW515165B/zh not_active IP Right Cessation
-
2002
- 2002-11-05 HK HK02108031.2A patent/HK1046486B/zh not_active IP Right Cessation
-
2003
- 2003-05-29 US US10/448,718 patent/US6934791B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100345136C (zh) * | 2004-06-30 | 2007-10-24 | 中国科学院计算技术研究所 | 使64位处理器兼容32位桥接芯片的系统及转换装置 |
| CN100349152C (zh) * | 2004-07-08 | 2007-11-14 | 华为技术有限公司 | 接口装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1238494A1 (en) | 2002-09-11 |
| EP1238494B1 (en) | 2010-04-07 |
| US6718424B1 (en) | 2004-04-06 |
| WO2001043365A1 (en) | 2001-06-14 |
| DE60044145D1 (de) | 2010-05-20 |
| AU1217101A (en) | 2001-06-18 |
| US20030196022A1 (en) | 2003-10-16 |
| CN101132411A (zh) | 2008-02-27 |
| HK1046486A1 (en) | 2003-01-10 |
| TW515165B (en) | 2002-12-21 |
| HK1046486B (zh) | 2010-11-26 |
| ATE463903T1 (de) | 2010-04-15 |
| US6934791B2 (en) | 2005-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10437765B2 (en) | Link system for establishing high speed network communications and file transfer between hosts using I/O device links | |
| KR101034494B1 (ko) | 개방형 코어 프로토콜을 기반으로 하는 버스 시스템 | |
| US8700821B2 (en) | Unified multi-transport medium connector architecture | |
| US6785894B1 (en) | Virtual device driver | |
| US8407367B2 (en) | Unified connector architecture | |
| US6098138A (en) | Apparatus providing connectivity between devices attached to different interfaces of the apparatus | |
| CN104615572B (zh) | 热插拔处理系统及方法 | |
| CA2657827A1 (en) | Method and apparatus for distributing usb hub functions across a network | |
| KR20110088456A (ko) | 디바이스들의 토폴로지 내에서의 오디오/비디오 스트리밍을 위한 바인딩 | |
| US5802333A (en) | Network inter-product stacking mechanism in which stacked products appear to the network as a single device | |
| JPH10507023A (ja) | 共用メモリシステム | |
| KR20140078161A (ko) | Ｐｃｉ 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템 | |
| CN1435029A (zh) | 桥接口电路 | |
| CN101917318A (zh) | 一种高低速总线系统连接装置及高低速总线系统 | |
| CN103502966A (zh) | 无端口通用设备（软件管理通用设备） | |
| JP4928715B2 (ja) | シリアルデータ転送装置、画像出力装置、画像入力装置及び画像形成装置 | |
| US7454513B2 (en) | Interface link layer device for long delay connections | |
| CN116401065A (zh) | 一种服务器、异构设备及其数据处理装置 | |
| CN103530256B (zh) | CPCIe和PCI协议数据的处理装置及方法 | |
| JPH0827770B2 (ja) | 電気通信パケット交換装置 | |
| KR100415067B1 (ko) | 네트워크를 이용한 하드웨어 장치의 원격 연결 방법 | |
| WO2010150945A1 (en) | Bus system and method of controlling the same | |
| TWI345711B (zh) | ||
| JPH1188459A (ja) | シリアルバス接続システム | |
| US8407385B2 (en) | Bus arbitration system, a method of connecting devices of an IC employing a bus system and an IC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |