CN1427598A - 多通道数据链路协议处理器及其处理方法 - Google Patents

多通道数据链路协议处理器及其处理方法 Download PDF

Info

Publication number
CN1427598A
CN1427598A CN 01139191 CN01139191A CN1427598A CN 1427598 A CN1427598 A CN 1427598A CN 01139191 CN01139191 CN 01139191 CN 01139191 A CN01139191 A CN 01139191A CN 1427598 A CN1427598 A CN 1427598A
Authority
CN
China
Prior art keywords
buffering area
protocol
frame
data
protocol frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 01139191
Other languages
English (en)
Other versions
CN100336372C (zh
Inventor
谢建良
何瑛
赵哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huashang Electric Power Technology Center
CHINA TECHNOLOGY EXCHANGE CO., LTD.
State Grid Beijing Electric Power Co Ltd
Original Assignee
Shanghai No 2 Research Institute of ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai No 2 Research Institute of ZTE Corp filed Critical Shanghai No 2 Research Institute of ZTE Corp
Priority to CNB01139191XA priority Critical patent/CN100336372C/zh
Publication of CN1427598A publication Critical patent/CN1427598A/zh
Application granted granted Critical
Publication of CN100336372C publication Critical patent/CN100336372C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Communication Control (AREA)

Abstract

本发明涉及一种多通道数据链路协议处理器及其处理方法,其中处理器包括由CPU接口向TDMA接口发送数据的共享发送缓冲区、协议帧生成模块以及发送缓冲区,由TDMA接口接收数据到CPU接口的接收缓冲区、协议帧搜索模块、协议帧处理模块以及共享接收缓冲区,还包括主机命令接口模块以及I/O接口模块。启动处理器后,通过判断发送缓冲区有无“发送半满触发”标志、以及接收缓冲区有无“接收半满触发”标志,分别执行发送或接收数据的任务。本发明的处理器和处理方法为一般非标准数据链路层的协议处理器的实现提供一种行之有效的解决方案。

Description

多通道数据链路协议处理器及其处理方法
技术领域
本发明涉及数字通信领域,更具体地说,涉及一种实现非标准数据链路层通信协议处理器的装置与方法。
背景技术
在数字通信系统中,物理层之上有许多标准的数据链路层协议,如HDLC(高级数据链路控制)协议,并且也有专用芯片来实现这种数据链路层协议,通常的系统设计中也大都是采用这种标准的数据链路层协议。但在有些产品和系统中,也需要采用自定义的数据链路层协议,以方便进行数据帧的组织和处理。对于此类数据帧的处理,没有标准的专用芯片可用。
在申请号为98115418、名称为“使用高级数据链路协议的半双工通信的传输设备”的专利中,公开了一种通过在标准的HDLC控制器上增加逻辑电路改善其使用功能的技术。
在申请号为99106796、名称为“用于互联网业务的协议处理系统”的专利中,公开了一种使用串行线和ATM网络的互联网业务的协议处理系统。
在申请号为97108964、名称为“交换机协议处理器软件的加载系统及其方法”的专利中,公开了一种软件加载方法。
在申请号为97198175、名称为“远程工作站和自动呼叫分配系统间适配数据链路连接的方法和系统”的专利中,公开了一种适配器,用于使远程工作站和自动呼叫分配系统之间的诸信号匹配。
在专利号为5,664,091,名称为“Method and system for a voidingunnecessary retransmissions using a selective rejection data link protocol”的美国专利中,公开了一种控制数据包重发的方法和系统。
在专利号为5,724,515,名称为“Packet radio communication system”的美国专利中,公开了一种分组无线通信系统中的协议,有标准协议和非标准协议两种形式。
在专利号为6,263,443,名称为“Simplified data link protocol processor”的美国专利中,公开了一种用于高速传输系统的简化的数据链路协议。
可以看出,上述专利中有一些是针对标准的数据链路协议进行改善以满足特定应用,有一些是针对协议本身提出了改进的方法以达到更好的效果。但是对于自定义的数据链路层协议,却没有一种适用的处理器及其处理方法。
发明内容
本发明要解决的技术问题在于,针对现有技术的上述缺陷,提供一种多通道数据链路协议处理器(以下简称MDPP,即Multi-channel Data-linkProtocol Processor)及其处理方法,为一般非标准数据链路层的协议处理器的实现提供一种行之有效的解决方案,为产品的研制提供新的策略。
本发明可通过以下技术方案实现,构造一种多通道数据链路协议处理器,其特征在于,所述处理器与外界的接口包括一个时分复用TDMA输入输出接口及一个与主控CPU连接的CPU接口;所述处理器的内部包括由CPU接口向TDMA接口发送数据的共享发送缓冲区、协议帧生成模块以及发送缓冲区,由TDMA接口接收数据到CPU接口的接收缓冲区、协议帧搜索模块、协议帧处理模块以及共享接收缓冲区,还包括与所述CPU接口连接的主机命令接口模块以及用于完成I/O操作任务的I/O接口模块。
本发明的多通道数据链路协议处理器的处理方法包括以下步骤:
启动处理器;
执行主机命令接口模块,再执行I/O接口模块;
判断在发送缓冲区中是否有“发送半满触发”标志;
如果有“发送半满触发”标志,则将由CPU接口输入到共享发送缓冲区中的数据经协议帧生成模块和发送缓冲区发送到TDMA接口;
如果没有“发送半满触发”标志,或者所述发送步骤已执行完毕,则判断在接收缓冲区中是否有“接收半满触发”标志;
如果有“接收半满触发”标志,则由TDMA接口输入到接收缓冲区中的
数据经协议帧搜索模块、协议帧处理模块和共享接收缓冲区后被CPU接口所接收;
如果没有“接收半满触发”标志,或者所述接收步骤已执行完毕,则返回到所述执行主机命令接口模块的步骤,并重复执行所述各步骤。
在本发明所述处理方法的所述发送步骤中,从共享发送缓冲区中取出数据,由协议帧生成模块生成协议帧后,将生成的协议帧输到发送缓冲区,发送缓冲区中的数据由发送指针控制不停发送,此步骤对各个通道执行一次。
在本发明所述处理方法的所述接收步骤中,协议帧搜索模块从接收缓冲区的数据中取出完整的协议帧,然后将其输入到协议帧处理模块进行处理,再将处理后的数据送到共享接收缓冲区,此步骤将对各个通道执行一次。
在本发明所述处理方法中,所述协议帧搜索模块的处理过程包括以下步骤:如果在接收缓冲区中有“接收半满触发”标志,则开始搜索接收缓冲区刚接收到的数据的一半区域;判断在此一半区域中是否可找到帧头,如果可找到帧头并且该帧头正好处于缓冲区的顶部,则验证协议帧的完整性并取出;如果可找出帧头但该帧头不是位于缓冲区的顶部,则将此一半区域中由帧头到底部的数据保存到特定内存中供下次合并使用,再将此一半区域中由帧头到顶部的数据与上次保存的数据合并成一个协议帧,然后验证协议帧的完整性并取出;如果没有找到帧头,并且此区域顶部和上次尾部能组合出帧头,则验证协议帧的完整性并取出。
本发明的MDPP是一个灵活的数据链路协议控制器,运行可靠,且可方便升级,可为产品的开发提供良好的基础。
下面将结合附图和实施例对本发明作进一步说明。
附图说明
图1是一个自定义数据链路协议帧的格式示意图;
图2是本发明MDPP的原理框图;
图3是本发明多通道数据链路协议处理方法的逻辑流程图;
图4是本发明中协议帧搜索模块的工作流程图。
具体实施例
图1表示了一个自定义的单通道数据链路协议帧的格式,这是一个简化帧的形式,具有一般性。设该协议帧大小为m比特,则n个通道中包含的比特数为n×m。n通道的协议帧是本发明实施例中需要处理的内容。
由图2可见,本发明提出的MDPP与外界有两个接口,一个是与主控CPU连接的CPU接口,另一个是时分复用多个时隙的串行信号输入输出接口(TDMA接口),其中的n个通道与n个时隙相对应。该处理器由四个缓冲区和五个模块组成。四个缓冲区分别为发送缓冲区(TxBuf)1、接收缓冲区(RxBuf)4、共享发送缓冲区(ShTxBuf)3和共享接收缓冲区(ShRxBuf)7。其中发送缓冲区1和接收缓冲区4的大小为图1中协议帧大小的两倍,即2×n×m比特;共享发送缓冲区3和共享接收缓冲区7的大小按协议处理后需要的存储空间进行分配。五个模块分别是协议帧生成模块2、协议帧搜索模块5、协议帧处理模块6、I/O接口模块8和主机命令接口模块9。其中,协议帧生成模块2的功能是将共享发送缓冲区3中的数据按照自定义协议的要求组合成协议帧,放入发送缓冲区1中;协议帧搜索模块5将接收缓冲区4中接收到的比特按照帧的定义进行合并查找,并将找到的合法帧送入协议帧处理模块6,由协议帧处理模块6对协议帧进行校验和解析,并将处理后的数据放入共享接收缓冲区7;I/O接口模块8和主机命令接口模块9完成系统和外部交互信息的功能。
该处理器的实现可以有多种方法,采用硬件的并行实现方法时,上述多个模块可以同时并行工作,实现多通道协议处理器;采用软件的串行实施方法时,需要合理地计算协议帧的处理时间,进行合适的调度。
图3所示为采用软件的串行实施方法时的逻辑流程图,从图3中可见,该装置的串行逻辑流程包括如下步骤:
步骤301、开始启动多通道协议处理器;
步骤302、由主机命令接口模块9完成自定义的和主控CPU一些命令交互信息;
步骤303、由I/O接口模块8完成一些I/O操作任务;
步骤304、判断发送缓冲区1中是否有“发送半满触发”标志,是则执行步骤305,否则执行步骤306,其中判断半满触发的标准是看接收指针是否处于接收缓冲区的一半位置或底部,如果是则称为半满触发,该标准对于发送缓冲区也同样适用;
步骤305、如果有“发送半满触发”标志,则从共享发送缓冲区3中取出数据,由协议帧生成模块2生成协议帧,并将生成的协议帧放入发送缓冲区1,发送缓冲区中的数据由发送指针控制不停发送,对应物理线路上的TDMA比特流,该步骤将对各个通道执行一次;
步骤306、判断接收缓冲区4中是否有“接收半满触发”标志,是则执行步骤307,否则返回步骤302;
步骤307、如果有“接收半满触发”标志,则根据接收缓冲区4中的数据,进入协议帧搜索模块5,然后进入协议帧处理模块6,再将处理后的数据送到共享接收缓冲区7,该步骤将对各个通道执行一次。
图4所示为协议帧搜索模块5的处理流程,该模块是MDPP中较为关键的一个模块,从图中可以看出,该处理过程包括以下步骤:
步骤401、在上述的步骤306中,如果有“接收半满触发”标志,则开始搜索接收缓冲区4刚接收到数据的一半区域;
步骤402、判断在此一半区域中是否可找到帧头,是则执行步骤404,否则执行步骤403;
步骤403、如果没有找到帧头,则看此区域顶部和上次缓冲区尾部能否组合出帧头,如果可以组合出帧头,则此区域能找出一个完整的帧,再执行步骤408,如果不能组合出帧头,则回到401。
步骤404、再判断该帧头是否正好处于缓冲区的顶部,如果是则进入步骤408,否则执行步骤405;
步骤405、如果找出的帧头不在顶部,则将此一半区域中由帧头到底部的数据保存到特定内存中,供下次合并使用;
步骤406、判断上次是否有保存数据,是则进入步骤407,否由返回步骤401;
步骤407、如果上次有保存数据,则将此一半区域中由帧头到顶部的数据与上次保存的数据合并成一个协议帧;
步骤408、验证协议帧的完整性并取出,同时进行相应标志的设定。
从以上的描述中可以看出,从主控CPU的角度来看,在发送方向,主控CPU将需要处理的多路上层数据放入MDPP的ShTxBuf,MDPP充当了数据链路层协议处理器,生成自定义的多通道协议帧以比特流的形式进入物理传输线路;在接收方向,多通信协议帧的比特流进入MDPP,它对收取的比特流进行协议帧的搜索与生成,并进行解析和处理,取出协议数据送入ShRxBuf,供主控CPU提取;通信对端的收发过程与此相同,因此,对于两边主控CPU来说,中间MDPP充当的角色就是专用的多通道数据链路链路协议处理器,完成了数据链路层的通信任务。
将图2所示的多通道数据链路协议处理器及其处理方法运用到GPRS项目的分组控制单元中,可取得较好的使用效果。在使用中可采取DSP的实现方案,因此整个实现是充分利用DSP提供的硬件资源,用软件来实现整个逻辑流程,其实现流程图可以完全参考图3所示。具体实施效果证明,本发明的MDPP是一个灵活的数据链路协议控制器,运行可靠,且可方便升级,为产品的开发提供了良好的基础。

Claims (7)

1、一种多通道数据链路协议处理器,其特征在于,所述处理器与外界的接口包括一个时分复用TDMA输入输出接口及一个与主控CPU连接的CPU接口;所述处理器的内部包括由CPU接口向TDMA接口发送数据的共享发送缓冲区(3)、协议帧生成模块(2)以及发送缓冲区(1),由TDMA接口接收数据到CPU接口的接收缓冲区(4)、协议帧搜索模块(5)、协议帧处理模块(6)以及共享接收缓冲区(7),还包括与所述CPU接口连接的主机命令接口模块(9)以及用于完成I/O操作任务的I/O接口模块(8)。
2、根据权利要求1所述的多通道数据链路协议处理器,其特征在于,所述发送缓冲区(1)与接收缓冲区(2)的大小为协议帧大小的两倍。
3、一种多通道数据链路协议处理器的处理方法,其特征在于,包括以下步骤:
启动处理器;
执行主机命令接口模块,再执行I/O接口模块;
判断在发送缓冲区中是否有“发送半满触发”标志;
如果有“发送半满触发”标志,则将由CPU接口输入到共享发送缓冲区中的数据经协议帧生成模块和发送缓冲区发送到TDMA接口;
如果没有“发送半满触发”标志,或者所述发送步骤已执行完毕,则判断在接收缓冲区中是否有“接收半满触发”标志;
如果有“接收半满触发”标志,则由TDMA接口输入到接收缓冲区中的数据经协议帧搜索模块、协议帧处理模块和共享接收缓冲区后被CPU接口所接收;
如果没有“接收半满触发”标志,或者所述接收步骤已执行完毕,则返回到所述执行主机命令接口模块的步骤,并重复执行所述各步骤。
4、根据权利要求3所述的多通道数据链路协议处理器的处理方法,其特征在于,其中执行主机命令接口模块可完成自定义的和主控CPU命令交互信息;执行I/O接口模块可完成I/O操作任务。
5、根据权利要求3所述的多通道数据链路协议处理器的处理方法,其特征在于,在所述发送步骤中,从共享发送缓冲区中取出数据,由协议帧生成模块生成协议帧后,将生成的协议帧输到发送缓冲区,发送缓冲区中的数据由发送指针控制不停发送,此步骤对各个通道执行一次。
6、根据权利要求3所述的多通道数据链路协议处理器的处理方法,其特征在于,在所述接收步骤中,协议帧搜索模块从接收缓冲区的数据中取出完整的协议帧,然后将其输入到协议帧处理模块进行处理,再将处理后的数据送到共享接收缓冲区,此骤将对各个通道执行一次。
7、据权利要求3或6所述的多通道数据链路协议处理器的处理方法,其特征在于,所述协议帧搜索模块的处理过程包括以下步骤:
如果在接收缓冲区中有“接收半满触发”标志,则开始搜索接收缓冲区刚接收到的数据的一半区域;
判断在此一半区域中是否可找到帧头,如果可找到帧头并且该帧头正好处于缓冲区的顶部,则验证协议帧的完整性并取出;
如果可找出帧头但该帧头不是位于缓冲区的顶部,则将此一半区域中由帧头到底部的数据保存到特定内存中供下次合并使用,再将此一半区域中由帧头到顶部的数据与上次保存的数据合并成一个协议帧,然后验证协议帧的完整性并取出;
如果没有找到帧头,并且此区域顶部和上次尾部能组合出帧头,则验证协议帧的完整性并取出。
CNB01139191XA 2001-12-21 2001-12-21 多通道数据链路协议处理器及其处理方法 Expired - Fee Related CN100336372C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB01139191XA CN100336372C (zh) 2001-12-21 2001-12-21 多通道数据链路协议处理器及其处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB01139191XA CN100336372C (zh) 2001-12-21 2001-12-21 多通道数据链路协议处理器及其处理方法

Publications (2)

Publication Number Publication Date
CN1427598A true CN1427598A (zh) 2003-07-02
CN100336372C CN100336372C (zh) 2007-09-05

Family

ID=4675116

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01139191XA Expired - Fee Related CN100336372C (zh) 2001-12-21 2001-12-21 多通道数据链路协议处理器及其处理方法

Country Status (1)

Country Link
CN (1) CN100336372C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728713B (zh) * 2004-07-27 2010-09-22 邓里文 一种数字视频传送方法
CN1728714B (zh) * 2004-07-27 2011-07-27 邓里文 一种用于IPv4网络和IPv6网络互通的方法
CN112235268A (zh) * 2020-09-29 2021-01-15 北京智芯微电子科技有限公司 安全通信方法、系统及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5664091A (en) * 1995-08-31 1997-09-02 Ncr Corporation Method and system for a voiding unnecessary retransmissions using a selective rejection data link protocol
US5724515A (en) * 1996-03-06 1998-03-03 E. F. Johnson Company Packet radio communication system
FI102708B (fi) * 1996-10-22 1999-01-29 Nokia Telecommunications Oy Menetelmä ja järjestelmä etätyöaseman ja automaattisen kutsunjakojärje stelmän välisen tietoliikenneyhteyden sovittamiseksi
KR100202385B1 (ko) * 1997-06-04 1999-06-15 윤종용 Hdlc를 이용한 반이중 통신용 송신 장치
CN1097934C (zh) * 1997-06-28 2003-01-01 华为技术有限公司 交换机协议处理器软件的加载系统及其方法
US6263443B1 (en) * 1997-10-11 2001-07-17 Agere Systems Guardian Corp. Simplified data link protocol processor
KR100263201B1 (ko) * 1998-05-23 2000-08-01 윤종용 씨리얼 라인과 에이티엠 망을 이용한 인터넷 서비스용프로토콜 처리장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728713B (zh) * 2004-07-27 2010-09-22 邓里文 一种数字视频传送方法
CN1728714B (zh) * 2004-07-27 2011-07-27 邓里文 一种用于IPv4网络和IPv6网络互通的方法
CN112235268A (zh) * 2020-09-29 2021-01-15 北京智芯微电子科技有限公司 安全通信方法、系统及装置
CN112235268B (zh) * 2020-09-29 2023-01-24 北京智芯微电子科技有限公司 安全通信方法、系统及装置

Also Published As

Publication number Publication date
CN100336372C (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
US9049218B2 (en) Stateless fibre channel sequence acceleration for fibre channel traffic over Ethernet
CN1396748A (zh) 分组处理装置
CN104104479A (zh) 经由无线网络和无线装置发送/接收数据的方法和设备
US6760304B2 (en) Apparatus and method for receive transport protocol termination
US20060227752A1 (en) Packet transmission method and apparatus
CN101035033A (zh) 支持远程报文镜像的报文镜像方法和网络设备
CN102035751A (zh) 一种数据的传输方法和设备
CN110971542B (zh) 基于fpga的srio数据传输系统
CN1816042A (zh) 一种处理器间数据传输方法
CN103795655A (zh) 数据传输方法及装置
CN1170396C (zh) 基于FPGA的支持QoS用网络处理器系统及数据包处理方法
CN1276635C (zh) 提供用于传送数据分组的串行总线通信协议的方法
CN1449160A (zh) 用于包括无阻塞交换结构和线路卡接口的系统的包调度
CN1832488A (zh) 实现SPI4设备与PCI Express设备互连的系统及方法
CN100336372C (zh) 多通道数据链路协议处理器及其处理方法
CN1271833C (zh) 无需ip重组分发分组的装置和方法
CN1561062A (zh) 实现网络数据多路传输的方法
CN1499751A (zh) 数据发射装置、发射和接收数据的方法及数据通信系统
CN1859155A (zh) 链路状态自协商方法
CN1476212A (zh) 一种实现同步数字体系上传送数据包的方法和装置
US8184649B2 (en) Method for transmitting data available in the form of data packets
CN1206839C (zh) 一种反向复用器电路层的保护与恢复的方法和装置
CN1248369A (zh) 对以不同格式和按照不同协议传送的信息进行一般路由的方法和装置
CN100373374C (zh) 基于多处理机的虚拟网卡系统及其通信方法
JPH10117213A (ja) パケット通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHENZHENG CITY ZTE CO., LTD.

Free format text: FORMER OWNER: SHENZHENG CITY ZTE CO., LTD. SHANGHAI SECOND INSTITUTE

Effective date: 20030723

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030723

Applicant after: Zhongxing Communication Co., Ltd., Shenzhen City

Applicant before: Shanghai Inst. of No.2, Zhongxing Communication Co., Ltd., Shenzhen City

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING HUASHANG ELECTRIC POWER TECHNOLOGY CENTER

Effective date: 20131225

Owner name: STATE GRID BEIJING ELECTRIC POWER COMPANY

Free format text: FORMER OWNER: ZTE CORPORATION

Effective date: 20131225

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 518057 SHENZHEN, GUANGDONG PROVINCE TO: 100031 XICHENG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20131225

Address after: 100031 Beijing Qianmen West Street, Xicheng District, No. 41

Patentee after: State Grid Beijing Electric Power Company

Patentee after: Beijing Huashang Electric Power Technology Center

Patentee after: CHINA TECHNOLOGY EXCHANGE CO., LTD.

Address before: 518057 Department of law, Zhongxing building, South Science and technology road, Nanshan District hi tech Industrial Park, Shenzhen

Patentee before: ZTE Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070905

Termination date: 20141221

EXPY Termination of patent right or utility model