CN1420544A - 可预先测试效能的芯片制作流程及其测试方法 - Google Patents

Abstract

本发明是有关于一种芯片的制作流程，尤指一种可预先测试效能的芯片制作流程及其测试方法，其特征是：于芯片的设计完成后，先利用一模拟环境测试该芯片的设计是否能正确执行其动作，确定设计无误后，再于该模拟环境中执行至少一组预设的测试命令，分别记录该等测试命令中第一个命令发出的时间及最后一个命令完成的时间，藉以模拟分析该芯片设计的效能，并可比较可达到同样功效的不同设计之间，完成同一组测试命令所需时间的差异，而可得到最佳的芯片设计，最后才进行实际的生产，可减少产品测试的时程并降低生产成本。

Description

可预先测试效能的芯片制作流程及其测试方法

技术领域

本发明是有关于一种芯片的制作流程，尤指一种可预先测试效能的芯片制作流程及其测试方法。

背景技术

近年来，由于资讯相关产业的高度发展以及人们求快求新求变的时代趋势下，各式各样的电子及资讯产品不断出炉，而现有的产品也不断翻新样式或更新版本，使人为的眼花撩乱。对于厂商业者而言，每一新产品的研究开发，总免不了要针对各规格的样品做各种测试，以验证该产品的设计是否能正确运作，故而诸多产品的品质管理及检测也就成为各厂商的一个重大课题。

以往，芯片设计及制造业者对于一个新的芯片产品，从其设计到生产以及验证，其主要流程是如图1所示，首先要先完成芯片的设计101，然后将该芯片的设计以一模拟环境加以测试，检验该芯片的设计是否能对各种命令作出正确的反应103，当验证无误后，才开始进行该芯片的量产105，生产后，如要对该芯片进行效能测试，还要先有对应支援该芯片的主机板107，将包含有该芯片的电脑组装完成109，然后还要安装电脑的作业系统以及测试所需的软件111，最后才能进行芯片效能的测试与分析113，若该芯片的效能达到标准，则可正式推出上市，若其效能未能达到标准，则必需对该芯片的设计进行检讨修正。

一般，产品设计在经过如步骤103的模拟验证后，可将其在设计上产生错误的机率大幅降低，然而在上述习用的制作流程中，只能确保制造出来的芯片可以正常运作，但并无法保证新的芯片设计的效能会比旧芯片设计高，而必需生产后进行组装测试才能知道该芯片在效能上的表现如何，不仅在测试上要花费较长的时程，一但其表现不如预期，则这一批制造与测试的原料也就白白浪费掉了，无形中提高了生产成本，也削弱了产品的竞争力。

因此，如何针对上述习用芯片制作流程的缺点，以及其所发生的问题提出一种新颖的解决方案，设计出一种效率较高的制作方法，不仅可对芯片设计的效能作预先评估，确保新的芯片设计优于旧的版本，又可缩短测试时程并降低生产成本，提升产品竞争力，长久以来一直是使用者殷切盼望及本发明人欲行解决的困难点所在，而本发明人基于多年从事于资讯产业的相关研究、开发、及销售的实务经验，思及改良的意念，经多方设计、探讨、试作样品及改良后，终于研究出一种可预先测试效能的芯片制作流程及其测试方法，以解决上述的问题。

发明内容

本发明所要解决的技术问题是，针对现有技术的上述不足，而提供一种可预先测试效能的芯片制作流程及其测试方法，以确保芯片设计的效能、减少原料的浪费。

本发明的上述技术问题是由如下技术方案来实现的。

一种可预先测试效能的芯片制作流程，其特征是包含有下列步骤：

提供一芯片的设计；

利用一模拟环境测试该芯片的设计是否正确；

利用一效能测试程序分析该芯片的效能；及

进行实际的生产。

该可预先测试效能的芯片制作流程，除上述必要技术特征外，在具体实施过程中，还可补充如下技术内容：

其特征是：该效能测试程序是包含有下列步骤：

提供至少一组测试命令；及

执行该等测试命令，并计算完成该等测试命令所需的时间。

该效能测试程序尚可包含有下列步骤：

记录该等测试命令中第一个命令发出的时间；及

记录该等测试命令中最后一个命令完成的时间。

该模拟环境是为一软件模拟环境。

本发明还提供一种用于上述可预先测试效能的芯片制作流程的模拟测试芯片效能的方法，其特征是：主要实施步骤包含有；

提供一对应该芯片设计的模拟环境；

提供至少一组测试命令；

执行该等测试命令；及

计算完成该等测试命令所需的时间。

该方法除上述必要技术特征外，在具体实施过程中，还可补充如下技术内容：

该模拟环境是一软件模拟环境。

尚可包含有下列步骤：

记录该等测试命令中对应于一特定功能的第一个命令发出的时间；及

记录该等测试命令中对应该特定功能的最后一个命令完成的时间。

尚可包含有下列步骤：

提供与该芯片功能相同的第二芯片设计；

对该第二芯片设计执行该等测试命令；

计算完成该等测试命令所需的时间；及

比较该芯片设计与该第二芯片设计完成该等测试命令所需的时间。

该软件模拟环境是可选择包含有中央处理器模组、主控制模组、存贮器模组、储存装置模组、显示模组、PCI装置模组、USB装置模组、其他周边装置及其组合式的其中之一。

该主控制模组是包含有一北桥模组及一南桥模组。

本发明的优点在于：

1、于芯片设计完成后，先进行芯片的模拟测试以及芯片效能的模拟测试，再进行实际生产动作，可确保芯片设计的效能。

2、芯片效能的模拟测试可于一软件模拟环境中完成，减少原料的浪费。

3、本发明所提供的模拟测试芯片效能的方法，是利用一模拟环境及至少一组测试命令，计算完成该等测试命令所需的时间，而可评估该芯片设计的效能。

4、本发明所提供的模拟测试芯片效能的方法，其是可记录对应于一特定功能第一个命令发出的时间与最后一个命令完成的时间，以针对该特定功能进行不同版本设计的效能评估及比对。

兹为对本发明的特征、结构及所达成的功效有进一步的了解与认识，谨佐以较佳的实施例及配合附图详细说明如后：

附图说明

图1是习用芯片制作及其效能测试的流程图。

图2是本发明制作流程一较佳实施例的流程图。

图3是本发明测试芯片效能一铰佳实施例的流程图。

及图4是本发明测试芯片效能时模拟环境的方块示意图。

具体实施方式

首先，请参阅图2，是本发明芯片制作流程一较佳实施例的流程图。如图所示，首先在芯片的设计完成后201，先将该芯片设计于一模拟环境中加以验证，看该芯片设计是否能对各命令作出正确的反应203，若反应不正确，则回到步骤201重新检视及修正芯片的设计；若反应正确，则可对该芯片设计进行效能的测试，分析其效能是否达到预定的标准205，若其效能未能达到标准，则回到步骤201，重新修正芯片的设计；若其效能可达到标准，则可开始进行芯片的实际生产207。如此，可在芯片进行实际的量产前，先行对芯片设计的正确性与效能的优越性作一检测，减少芯片在制造后才发现效能不彰的机率，可大量缩短产品检测的时程以及原料的浪费。

其次，请参阅图3，是本发明芯片效能测试方法一较佳实施例的流程图。如图所示，欲测试一芯片设计的效能，首先要建立该芯片设计的模拟环境301，模拟芯片在电脑中的各项连结状况；以及准备至少一组各种状况的测试命令303，可藉由芯片执行该等命令所需的时间，作为评断该芯片设计效能的标准。模拟环境与测试命令准备妥当后，先将模拟系统中各控制器的暂存器填入适当的设定值305，再由模拟系统中的CPU模组将所准备的测试命令一一发出307，然后记录完成所有测试命令所需的时间，即可比较各版本芯片设计整体效能的差异。

本发明的测试方法尚可针对某一特定的功能作效能测试，在测试过程中，可记录对应于一特定功能的第一个测试命令发出的时间(T1)309，以及对应于该特定功能的最后一个命令完成的时间(T2)311，然后计算其所花费的时间(T2-T1)，并检视其是否达到预设的标准313，若未能达到标准，表示该芯片的设计仍有部份问题存在，需重新进行检视与修正315；若已达要求的标准，则表示该芯片设计的模拟测试阶段已完成，可进行实际生产。

最后，请参阅图4，是本发明模拟环境的方块示意图。如图所示，本发明的模拟测试环境至少应包含有一中央处理器模组401，用以模拟真实电脑中的中央处理器；及一主控制模组，用以模拟主控制芯片(如北桥与南桥整合的控制芯片)，其中该主控制模组又可以一北桥模组403与一南桥模组405来代替；尚可包含有一存贮器模组409、显示模组407与其他的周边设备，如储存装置模组413、PCI装置模组411、USB装置模组415等，可依芯片设计欲测试效能的项目而予以增减。各模组的连结关系则如图所示，CPU模组401连接北桥模组403，北桥模组分别连接显示模组407、南桥模组405与存贮器模组409，南桥模组405再连接到各周边装置，如PCI装置模组411、储存装置模组415与USB装置模组413等。

例如，我们要测试分析一新南桥芯片设计的效能，可在准备好上述的模拟环境后，再准备至少一组测试命令，如存取硬盘资料的命令、存取USB装置的命令与存取PCI汇流排上装置的命令等，将这些测试命令由CPU模组发出并计算完成所有命令所需的时间，即可对芯片的整体效能有一个概念，若再取一不同版本的芯片设计在同样的模拟环境中以同样的测试命令加以测试，则可明显比对出各芯片设计效能上的差异。

又，若我们想了解该芯片设计中IDE控制器的效能如何，则可分别记录测试命令中第一个存取硬盘命令发出的时间，与最后一个存取硬盘命令完成的时间，即可对该IDE控制器有一评断的标准，若再比较不同版本IDE控制器所花费的时间，即可明确掌握各设计效能改善的程度。

上述的各项模拟测试环境与测试方法，皆可以软件的方式实施，而芯片效能测试的模拟测试环境，也可用来测试芯片设计的正确性，可达到资源有效利用，并在产品实际生产前即完成效能的测试，大量缩短产品效能测试所需的时程及减少验证产品效能所花费的原料。

综上所述，当知本发明是有关于一种芯片的制作流程，尤指一种可预先测试效能的芯片制作流程及其测试方法，其主要是于芯片设计完成后，先利用一模拟环境对该设计进行正确性及效能的测试，确定其正确性无误并且效能优越后，才进行实际生产，可减少产品测试的时程并降低生产成本。故本发明实为一富有新颖性、进步性，及可供产业利用功效，应符合专利申请要件无疑，依法提请发明专利申请，恳请贵审查委员早日赐予本发明专利，实感德便。

但是以上所述，仅为本发明的一较佳实施例而已，并非用来限定本发明实施的范围，即凡依本发明申请专利范围所述的形状、构造、方法、特征及精神所为的均等变化与修饰，均应包括于本发明的申请专利范围内。

Claims (10)

1、一种可预先测试效能的芯片制作流程，其特征是包含有下列步骤：

提供一芯片的设计；

利用一模拟环境测试该芯片的设计是否正确；

利用一效能测试程序分析该芯片的效能；及

进行实际的生产。

2、根据权利要求1所述的可预先测试效能的芯片制作流程，其特征是：该效能测试程序是包含有下列步骤：

提供至少一组测试命令；及

执行该等测试命令，并计算完成该等测试命令所需的时间。

3、根据权利要求2所述的可预先测试效能的芯片制作流程，其特征是：该效能测试程序尚可包含有下列步骤：

记录该等测试命令中第一个命令发出的时间；及

记录该等测试命令中最后一个命令完成的时间。

4、根据权利要求1所述的可预先测试效能的芯片制作流程，其特征是：该模拟环境是为一软件模拟环境。

5、一种用于权利要求1的模拟测试芯片效能的方法，其特征是：主要实施步骤包含有；

提供一对应该芯片设计的模拟环境；

提供至少一组测试命令；

执行该等测试命令；及

计算完成该等测试命令所需的时间。

6、根据权利要求5所述的模拟测试芯片效能的方法，其特征是：该模拟环境是一软件模拟环境。

7、根据权利要求5所述的模拟测试芯片效能的方法，其特征是：尚可包含有下列步骤：

记录该等测试命令中对应于一特定功能的第一个命令发出的时间；及

记录该等测试命令中对应该特定功能的最后一个命令完成的时间。

8、根据权利要求5所述的模拟测试芯片效能的方法，其特征是：尚可包含有下列步骤：

提供与该芯片功能相同的第二芯片设计；

对该第二芯片设计执行该等测试命令；

计算完成该等测试命令所需的时间；及

比较该芯片设计与该第二芯片设计完成该等测试命令所需的时间。

9、根据权利要求6所述的模拟测试芯片效能的方法，其特征是：该软件模拟环境是可选择包含有中央处理器模组、主控制模组、存贮器模组、储存装置模组、显示模组、PCI装置模组、USB装置模组、其他周边装置及其组合式的其中之一。

10、根据权利要求9所述的模拟测试芯片效能的方法，其特征是：该主控制模组是包含有一北桥模组及一南桥模组。

Images