CN1328854C

CN1328854C - 一种甚高比特率数字用户线路的滤波电路

Info

Publication number: CN1328854C
Application number: CNB2004100464587A
Authority: CN
Inventors: 刘彦民; 成剑波; 陈多磊
Original assignee: ZTE Corp
Current assignee: Jinjiang high and new technology development office
Priority date: 2004-02-12
Filing date: 2004-06-09
Publication date: 2007-07-25
Anticipated expiration: 2024-06-09
Also published as: CN1655469A

Abstract

本发明公开了一种甚高比特率数字用户线路的滤波电路，用于完成甚高比特率数字用户线路VDSL的上、下行信号的滤波、混频和分离，包括：发送滤波电路单元、接收滤波电路单元、线路滤波电路单元、混频电路单元；所述混频电路单元分别连接所述发送滤波电路单元、接收滤波电路单元和线路滤波电路单元，所述下行信号顺序经过所述发送滤波电路单元、混频电路单元和线路滤波电路单元；所述上行信号顺序经过所述线路滤波电路单元、混频电路单元和接收滤波电路单元。使用该滤电路可以提高VDSL设备的设计密度，降低设备维护时更换器件所需的费用，该电路只需要更换匹配电阻就可以很好的满足各种特征阻抗匹配的需要。

Description

一种甚高比特率数字用户线路的滤波电路

技术领域

本发明涉及通讯领域中的甚高比特率数字用户线路(VDSL：Veryhigh-speed Digital Subscriber Line)领域，尤其涉及一种用于高密度VDSL设计的实际滤波电路。

背景技术

自20世纪90年代始，电话公司为了满足宽带业务的需求，开发出了多种数字用户线路(DSL：Digital Subscriber Line)技术，如：非对称数字用户线路(ADSL：Asymmetric Digital Subscriber Line)和VDSL等。这些技术还在不断地发展，尤其以ADSL和VDSL技术最受关注等。

VDSL是用于在较短距离的超高速DSL技术，可在短双绞铜线上传送比ADSL更高速的数据。VDSL提供了13Mbit/s到52Mbit/s的下行速率和1.5Mbit/s到26Mbit/s的上行速率。

VDSL技术采用频分复用技术实现数据全双工传输。线路编码主要采用正交幅度调制技术(QAM：Quadrature Amplitude Modulation)和离散多频技术(DMT：Discrete Multiple Tone)等几种编码方式。和ADSL相比，VDSL传输带宽更高，而且由于传输距离缩短，码间干扰小，数字信号处理技术简化，成本将显著降低。且VDSL技术采用以太网上联，适应了以太网技术高速发展的需要。目前，VDSL技术已经在很多国家得到了应用。

目前，VDSL技术多基于QAM调制方式，该方式必须使用VDSL套片外置的滤波电路实现上、下行信号的分离和混频，实现频分复用的全双工方式。其中滤波电路的设计水平是影响VDSL设备线路性能的至关重要的因素。与ADSL技术相比，VDSL技术使用的频带宽(VDSL使用最高频率8MHz，ADSL最高频率1.1MHz)，电路设计的难度要比ADSL大得多，上下行信号间干扰，线路间频率的相互串扰和信号衰减等问题都更为突出，因此必须采用性能优越的滤波电路来克服这些问题。

目前，VDSL滤波电路主要采用VDSL变压器专业厂商生产的滤波电路模块。这些模块都不同程度的存在插入损耗大，成本高，上、下行信号间相互干扰大，体积大，重量大，更换维护成本高等缺点，因此不适合高密度VDSL设备设计的需要。另外，不同国家对线路的特征阻抗要求不同，目前的滤波电路模块无法满足如此多的特征阻抗的要求，且各个厂家生产的滤波电路模块的性能相差很大，相互替代的可能行较小。

发明内容

本发明所要解决的技术问题是提供一种甚高比特率数字用户线路的滤波电路，解决现有技术中VDSL设备开发中使用滤波电路模块存在体积大、重量大，维护成本高，互换性差，上下行信号串扰严重，插入损耗大等问题。

为达到上述目的，本发明提供了一种甚高比特率数字用户线路的滤波电路，用于完成甚高比特率数字用户线路VDSL的上、下行信号的滤波、混频和分离，其特点在于，包括：

发送滤波电路单元，用于完成对所述下行信号的低通滤波；

接收滤波电路单元，用于完成对所述上行信号的高通滤波；

线路滤波电路单元，用于完成对所述下行信号的高通滤波和共模噪声抑制及对所述上行信号的低通滤波和共模噪声抑制；

混频电路单元，用于对所述上、下行信号进行阻抗变换，并抑制所述上、下行信号间的相互干扰；

所述混频电路单元分别连接所述发送滤波电路单元、接收滤波电路单元和线路滤波电路单元，所述下行信号顺序经过所述发送滤波电路单元、混频电路单元和线路滤波电路单元；所述上行信号顺序经过所述线路滤波电路单元、混频电路单元和接收滤波电路单元。

上述的滤波电路，其特点在于，还包括一个匹配电阻，连接所述混频电路单元，通过调整所述匹配电阻使所述滤波电路的特征阻抗与不同双绞线的特征阻抗相匹配。

上述的滤波电路，其特点在于，所述混频电路单元包括一个变压器，所述变压器包括有四对外部接线端口分别连接所述发送滤波电路单元、所述接收滤波电路单元、所述线路滤波电路单元和所述匹配电阻。

上述的滤波电路，其特点在于，所述变压器相对所述上、下行信号是采用不同的变比，用以提高信号的幅度并且变换所述发送滤波电路单元和所述接收滤波电路单元的匹配阻抗。

上述的滤波电路，其特点在于，所述发送滤波电路单元、接收滤波电路单元、混频电路单元和线路滤波电路单元的电路均为差分型。

上述的滤波电路，其特点在于，所述线路滤波电路单元包括一个三阶滤波器和一个用于抑制线路上公模噪声的共模电感，所述三阶滤波器连接所述混频电路单元，所述共模电感的一端连接所述三阶滤波器，而另一端连接一双绞线。

上述的滤波电路，其特点在于，所述三阶滤波器是由第一、二、三、四串臂和一个并臂组成的差分高通滤波电路，所述每个串臂都由一个电容构成，所述第一、三串臂串联，所述第二、四串臂串联；所述并臂是一个电感，所述电感的两端分别连接在由所述第一、三串臂形成的节点和第二、四串臂形成的节点之间；所述串臂关于所述并臂对称，即所述第一串臂与所述第二串臂的电感的容值相等，所述第三串臂与所述第四串臂的容值相等。

上述的滤波电路，其特点在于，所述接收滤波电路单元是一个高通滤波电路，截止频率是VDSL频带的上行频带的下限。

上述的滤波电路，其特点在于，所述接收滤波电路单元是一个差分型七阶椭圆滤波器电路，包括八个串臂和三个并臂；所述接收滤波电路单元的每个串臂都是由一个电容构成，每个并臂都由一个电容和一个电感串联组成。

上述的滤波电路，其特点在于，所述发送滤波电路单元是一个低通滤波电路，截止频率是VDSL频带的下行频带的上限。

上述的滤波电路，其特点在于，所述发送滤波电路单元是一个差分型五阶椭圆滤波器电路，包括六个串臂和二个并臂；所述发送滤波电路单元的每个串臂都由一个电感构成，每个并臂都是由一个电容和一个电感串联组成。

本发明的技术效果在于：通过使用简单的分立元件电路设计以实现高性能的VDSL滤波电路。使用该滤电路，可以提高VDSL设备的设计密度，降低设备的成本，提高VDSL线路的性能，降低设备维护时更换器件所需的费用。该电路只需要更换匹配电阻就可以很好的满足各种特征阻抗匹配的需要。由于器件的体积小，增加了设备内部散热的空间，可进一步提高设备的寿命和可靠性。采用该电路的VDSL可以与其他VDSL设备兼容。

下面结合附图进一步详细说明本发明的具体实施例。

附图说明

图1是本发明实现的VDSL滤波电路的框图和信号传输方向示意图；

图2是本发明实现的VDSL滤波电路的具体电路结构示意图；

图3是线路滤波电路的频谱图；

图4是接收滤波电路的频谱图；

图5是发送滤波电路的频谱图。

具体实施方式

本发明所采用的方法是：采用分立元器件电阻、电容、电感和变压器等进行串并联设计出高性能的VDSL滤波电路。该滤波电路可以直接应用于VDSL的上下行信号的混频、分离和滤波，可以调整匹配电阻与线路特征阻抗匹配。

请参阅图1为本发明实现的VDSL滤波电路的框图和信号传输方向示意图。本发明包括至少一个接收滤波电路单元120，一个发送滤波电路单元110，一个混频电路单元130和一个线路滤波电路单元140，每个单元电路均采用差分形式。该电路完成VDSL上、下行信号的滤波、混频和分离。下行发送信号从端口A输入，经过发送滤波电路单元110，从端口B输出，该单元完成对输入信号的低通滤波；然后，下行发送信号从端口B输入到混频电路单元130，经过混频电路的阻抗变换后从端口E输出；最后，信号从端口E输入到线路滤波电路，经过线路滤波电路的高通滤波和共模噪声抑制后，从端口F输出，该电路单元作用是减小语音等低频信号对数字业务的影响。上行信号从端口F输入，经过线路滤波器的低通滤波和共模噪声抑制后，从端口E输出；然后，上行信号从端口E输入到混频电路，经过混频电路的阻抗变换后从端口C输出；最后，上行信号从端口C输入到接收滤波电路，经过接收滤波电路的高通滤波后，上行信号从端口D输出。混频电路的作用除了对上行和下行信号进行阻抗变换外，还要抑制上行与下行信号间的相互干扰，端口M外接一个匹配电阻，与线路的特征阻抗匹配，以减小上行与下行信号间的相互干扰。

请参阅图1和图2所示，是本发明VDSL滤波电路的框图和具体电路结构示意图；线路滤波电路单元140一端接双绞线，另一端接混频电路单元130。线路滤波电路单元140由两部分组成，在与双绞线连接侧首先是一个共模电感，用于抑制线路上的公模噪声。在该共模电感和混频电路之间是一个三阶滤波器，是由四个串臂和一个并臂组成的差分高通滤波电路。串臂由一个电容构成，差分滤波电路的串臂关于并臂对称的，即串臂b11与b12容值相同，b13与b14的容值相同。并臂是一个电感，电感的两端分别连接在由串臂b11与b13形成的节点和b12与b14形成的节点之间。

混频电路单元130是由一个变压器和一个匹配电阻131组成。该变压器由四对外部接线端口：一个用于接收下行发送方向的信号，与发送滤波电路单元110的输出连接；一个用于输出上行接收方向信号，与接收滤波电路单元120的输入相连；一个用于与线路滤波电路单元140连接；一个用于连接线路的匹配电阻131，调整该电阻131可以使该滤波电路与各种特征阻抗双绞线线路的特征阻抗相匹配。图示的变压器的连接关系中隐含了一种特定连接关系，这种连接关系抑制了上、下行信号之间的相互串扰。

接收滤波电路单元120是一个差分型七阶椭圆滤波器电路，由八个串臂和三个并臂组成。每个串臂由一个电容构成；每个并臂都是由一个电容和一个电感串联组成。每四个串臂为一组，每组四个串臂两两串联，各形成了三个公共节点，两组串臂电路关于三个并臂对称，三个并臂分别连接在两组串臂形成的对称的公共节点间，即串臂br1与br2，br3与br4，br5与br6，br7与br8电容值分别相同，br1-br3-br5-br7串联形成一组串臂，另一组由br2-br4-br6-br8串联形成。并臂br9连接在br1与br3公共节点和br2与br4公共节点之间。并臂br10连接在br3与br5公共节点和br4与br6公共节点之间。并臂br11连接在br5与br7公共节点和br6与br8公共节点之间。

发送滤波电路单元110是一个差分型五阶椭圆滤波器电路，由六个串臂和二个并臂组成。每个串臂由一个电感构成；每个并臂都是由一个电容和一个电感串联组成。每三个串臂为一组，每组三个串臂两两串联，各形成了两个公共节点，两组串臂电路关于两个并臂对称，两个并臂分别连接在两组串臂形成的对称的公共节点间，即串臂bt1与bt2，bt3与bt4，bt5与bt6电感值分别相同，bt1-bt3-bt5串联形成一组串臂，另一组由bt2-bt4-bt6串联形成。并臂bt7连接在bt1与bt3公共节点和bt2与bt4公共节点之间。并臂bt8连接在bt3与bt5公共节点和bt4与bt6公共节点之间。

再参照图2所示，本发明提供的高性能VDSL滤波电路，其包括线路滤波电路单元140、混频电路单元130、接收滤波电路单元120和发送滤波电路单元110，每个单元电路均是差分电路。除混频电路外，每个单元电路都具有两个支路(串臂)，该每一支路都具有一输入端和一输出端，用于对差分信号进行处理。每个单元电路都有与功能相应的频谱特性，对VDSL相应频段的信号尽量减小插入损耗，尽量提高对带外信号的抑制，并是过渡带尽量陡峭。可以针对不同VDSL频带划分方案，调整电感和电容达到该目的。

线路滤波电路单元140，线路滤波电路是一个具有双向传输作用的电路。一个端口与混频电路相接，输入下行发送信号，对下行信号进行滤波和共模噪声抑制后，在与双绞线连接的端口输出，将下行发送信号传输到双绞线上进行传输；与双绞线连接的端口从双绞线输入上行接收信号，该信号进入线路滤波电路，线路滤波电路对该信号进行共模噪声抑制，并进行低频分量衰减，隔离语音等低频信号，在与混频电路的接口端口输出。特别指出，抑制下行信号中的共模噪声，可以降低设备的电磁辐射EMI的发射能量。其具有两个并行支路(串臂)T2.1-T2.2-C1L-C3L，T2.4-T2.3-C2L-C4L(其中T2.x表示T2的第x脚)。一个并臂电感L1L，L1L的一端连接在C1L和C3L的公共端，另一端连接在C2L和C4L的公共端。该模块为一高通电路，截止频率对应于VDSL使用频段的最低频点。

混频电路单元130，由变压器T1和电阻131(R1M)组成，变压器分别以不同的变比对上行信号和下行信号进行处理，提高发送信号和接收信号的幅度，同时变换了接收和发送电路的匹配阻抗。该电路利用信号的相位关系和特征阻抗匹配特性抑制上下行信号之间的干扰。电阻R1M是线路匹配电阻，必须于双绞线的特征阻抗匹配，一旦失配线路的信噪比会受到严重影响。该电路实现了双绞线到发送和接收的2-4线变换，是实现上下行信号在同一对双绞线上传输和实现频分复用的关键所在。

发送滤波电路单元110是一个低通滤波电路，截止频率是VDSL频带的下行频带的上限。该电路的输入端口与线路驱动电路连接，另一个端口与混频电路连接，作为输出端口。在下行信号输入到该电路之前，为了消除线路驱动器输出的直流分量，往往在每个串臂上加有一个一定容值的电容(例如0.1uF)，这两个电容与该电路共同构成了一个带通滤波电路，这就降低了下行信号对下行频带以外的信号的干扰。其也具有两个并行支路(串臂)，是三个电感串联组成，分别是L1T-L3T-L5T，L2T-L4T-L6T；两个并臂都是由一个电感和一个电容串联组成，分别是C1T-L7T，C2T-L8T。C1T的另一个未连接端连接在L1T和L3T的公共端，L7T的另一个未连接端连接在L2T和L4T的公共端，C2T的另一个未连接端连接在L3T和L5T的公共端，L8T的另一个未连接端连接在L4T和L6T的公共端。

接收滤波电路单元120是一个差分型高通滤波电路，截止频率是VDSL频带的上行频带的下限，对接收频带以外的噪声进行抑制，进一步降低了下行信号对上行信号的干扰。其具有两个并行支路(串臂)，都是由四个电容串联组成，分别是C1R-C3R-C5R-C7R，C2R-C4R-C6R-C8R；三个并臂都是由一个电感和一个电容串联组成，分别是C9R-L1R，C10R-L2R，C11R-L3R。C9R的另一个未连接端连接在C1R和C3R的公共端，L1R的另一个未连接端连接在C2R和C4R的公共端，C10R的另一个未连接端连接在C3R和C5R的公共端，L2R的另一个未连接端连接在C4R和C6R的公共端，C11R的另一个未连接端连接在C5R和C7R的公共端，L3R的另一个未连接端连接在C6R和C8R的公共端。

应用多组本发明的所述高性能VDSL滤波电路，可以设计高密度VDSL汇接设备。

本发明的所述实现高性能VDSL滤波电路中，对于采用两波段，下行频带900kHz～3.5MHz，上行频带4MHz～7.9MHz的VDSL频带划分方案，电路中可以采用下面的值：

接收滤波电路：

C1R＝C2R＝270pF

C3R＝C4R＝200pF

C5R＝C6R＝240pF

C7R＝C8R＝270pF

C9R＝560pF

C10R＝120pF

C11R＝130pF

L1R＝10uH

L2R＝18uH

L3R＝18uH

发送滤波电路：

L1T＝L2T＝3.3uH

L3T＝L4T＝3.3uH

L5T＝L6T＝2.2uH

L7T＝1.5uH

L8T＝4.7uH

C1T＝510pF

C2T＝300pF

线路滤波电路：

C1L＝C2L＝1200pF

C3L＝C4L＝1200pF

L1L＝18uH

混合电路：R1M＝120欧姆

在上述元件值情况下，线路滤波电路的频谱图参见图3，接收滤波电路的频谱图参见图4，发送滤波电路的频谱图参见图5。

上述举例并非穷举，当需要设计不同频带划分方法的VDSL滤波电路时可根据需要改变电路元件值，达到改变频带的目的，因此，按照本发明内容和精神所设计的不同具体量值的电路单元或产品显然都在本发明的权利要求的保护范围之内。

Claims

1、一种甚高比特率数字用户线路的滤波电路，用于完成甚高比特率数字用户线路甚高比特率数字用户线路的上、下行信号的滤波、混频和分离，其特征在于，包括：

发送滤波电路单元，用于完成对所述下行信号的低通滤波；

接收滤波电路单元，用于完成对所述上行信号的高通滤波；

混频电路单元，混频电路单元包括或外接一匹配电阻，用于对所述上、下行信号进行阻抗变换，并抑制所述上、下行信号间的相互干扰；

2、根据权利要求1所述的滤波电路，其特征在于，所述混频电路单元包括一个变压器，所述变压器包括有四对外部接线端口分别连接所述发送滤波电路单元、所述接收滤波电路单元、所述线路滤波电路单元和所述匹配电阻。

3、根据权利要求2所述的滤波电路，其特征在于，所述变压器相对所述上、下行信号是采用不同的变比，用以提高信号的幅度并且变换所述发送滤波电路单元和所述接收滤波电路单元的匹配阻抗。

4、根据权利要求1、2或3所述的滤波电路，其特征在于，所述发送滤波电路单元、接收滤波电路单元、混频电路单元和线路滤波电路单元的电路均为差分型。

5、根据权利要求4所述的滤波电路，其特征在于，所述线路滤波电路单元包括一个三阶滤波器和一个用于抑制线路上共模噪声的共模电感，所述三阶滤波器连接所述混频电路单元，所述共模电感的一端连接所述三阶滤波器，而另一端连接一双绞线。

6、根据权利要求5所述的滤波电路，其特征在于，所述三阶滤波器是由第一、二、三、四串臂和一个并臂组成的差分高通滤波电路，所述每个串臂都由一个电容构成，所述第一、三串臂串联，所述第二、四串臂串联；所述并臂是一个电感，所述电感的两端分别连接在由所述第一、三串臂形成的节点和第二、四串臂形成的节点之间；所述串臂关于所述并臂对称，即所述第一串臂与所述第二串臂的电感的容值相等，所述第三串臂与所述第四串臂的容值相等。

7、根据权利要求4所述的滤波电路，其特征在于，所述接收滤波电路单元是一个高通滤波电路，截止频率是甚高比特率数字用户线路频带的上行频带的下限。

8、根据权利要求7所述的滤波电路，其特征在于，所述接收滤波电路单元是一个差分型七阶椭圆滤波器电路，包括八个串臂和三个并臂；所述接收滤波电路单元的每个串臂都是由一个电容构成，每个并臂都由一个电容和一个电感串联组成。

9、根据权利要求4所述的滤波电路，其特征在于，所述发送滤波电路单元是一个低通滤波电路，截止频率是甚高比特率数字用户线路频带的下行频带的上限。

10、根据权利要求9所述的滤波电路，其特征在于，所述发送滤波电路单元是一个差分型五阶椭圆滤波器电路，包括六个串臂和二个并臂；所述发送滤波电路单元的每个串臂都是由一个电感构成，每个并臂都是由一个电容和一个电感串联组成。