光盘读取时钟脉冲的检测修正方法及其电路
技术领域
本发明是有关于一种光盘数据存取的技术,特别是有关于光盘数据存取时读取时钟脉冲的检测修正方法及其电路。
背景技术
在各种计算机存储介质中,光盘以其具有高容量、低成本以及容易携带等优点,已被普遍应用于各种领域。数据存储在光盘时,会做八到十四调制(Eight to Fourteen Modulation简称EFM)与Reed-Soloman码调制处理,并以交织(Interleave)方式打乱数据存储的顺序。所谓EFM处理,CD光盘(CompactDisk)是将8位的数据转换成14位的数据,而DVD光盘(Digital Versatile Disc,DVD)则是改为将八位的数据转换成十六位的数据,经过EFM处理后的数据再存储在光盘中。
若要从光盘读取数据时,首先需感应由光盘反射的激光而得到射频频率数据(Radio Frequency Data简称RF DATA),再依据此RF DATA,来产生数字的数据信号DSEFM与时钟脉冲信号EFMCLK,然后必须对此两信号数据作EFM数据译码,才能进行后续的光盘数据译码处理。
由于光盘数据的存储密度非常高,再加上现今的光驱读取的速率愈来愈快,为能正确读出光盘的内容,所以必须加入许多提高数据读取的可靠度的技术(如前述EFM技术等)。为了能正确读取光盘数据,因此存储在光盘的数据中,每隔一固定长度即插入一段同步数据(sync pattern)。然而自光盘读出的数据是一序列信号,必须依照正确的时钟脉冲信号将此序列信号切分读取。倘若切分的时序不正确,则会将所得到的数据信号DSEFM作错误解读,所以必须将时钟脉冲信号EFMCLK维持在正确频率。现有技术中对于读取光盘数据已具有自动锁频的功能,可以正确解读其中数据。然而如一般所知,光盘是一塑料材质的圆盘,非常容易刮伤。当要读取因刮伤或其它原因所造成的缺陷区段时,现有技术就无法自动锁频。在读取缺陷区段期间,时钟脉冲信号EFMCLK只能保持(hold)在先前良好区段所锁定的频率。因为无法自动锁频,一旦保持过久,时钟脉冲信号EFMCLK的频率即可能产生漂移现象。当离开缺陷区段后,就会依照错误的时钟脉冲信号EFMCLK读取序列信号DSEFM,其所获得的数据自然是错误的。
发明内容
本发明提供一种光盘读取时钟脉冲的检测修正方法,使读取光盘时能随时自动检测并修正时钟脉冲频率,以提高数据读取的可靠度。
本发明也提供一种光盘读取时钟脉冲的检测修正电路,以简单电路使读取光盘数据时能随时自动检测并修正时钟脉冲频率,以提高数据读取的可靠度。
本发明提出一种光盘读取时钟脉冲的检测修正方法。该方法是先输入数据信号以及时钟脉冲信号,然后依时钟脉冲信号检测数据信号,产生同步标记信号。在这个同步标记信号的前一次同步标记信号发生处依时钟脉冲信号的时序计数至第一预定时间,产生同步窗信号,此同步窗信号具有第二预定时间的宽度。然后比较同步标记信号的时序落于同步窗信号的位置,并依比较结果修正时钟脉冲信号。
本发明也提出一种光盘读取时钟脉冲的检测修正电路,该电路包括同步信号电路、同步窗产生器以及同步相位检测电路。此同步检测电路接收时钟脉冲信号及数据信号,依据时钟脉冲信号检测数据信号而产生同步标记信号。同步窗产生器接收时钟脉冲信号与同步标记信号,在同步标记信号发生处依时钟脉冲信号的时序计数至第一预定时间产生同步窗信号,此同步窗信号具有第二预定时间的宽度。同步相位检测电路接收同步标记信号与同步窗信号,比较同步标记信号的时序落于同步窗信号的位置,并依比较结果产生修正频率信号以进一步使时钟脉冲信号改变。
依照本发明,上述同步窗信号中靠近前一次同步窗信号的同步窗信号的一端称为信号前端,同步窗信号与信号前端相对的另一端称为信号后端。同步窗信号的邻近信号前端在第三预定时间内的区段称为前端区域,同步窗信号的邻近信号后端在第四预定时间内的区段称为后端区域。前述第三预定时间与第四预定时间的总和不大于第二预定时间。在本发明中,有关比较同步标记信号的时序落于同步窗信号的位置以修正时钟脉冲信号的步骤在实施例中可以包括多个步骤:即检测同步标记信号是否落于前端区域,若是则发出频率加快指令;检测同步标记信号是否落于后端区域,若是则发出频率减慢指令;检测同步标记信号是否落于前端区域与后端区域之间,若是则发出频率保持指令。然后依频率加快指令、频率减慢指令及频率保持指令修正时钟脉冲信号。其中前端区域与后端区域之间还可依实施例定义一锁频区域,此锁频区域具有第五预定时间的宽度。前述第三预定时间、第四预定时间与第五预定时间的总和不大于第二预定时间。前述有关检测同步标记信号是否落于前端区域与后端区域之间以发出频率保持指令的步骤中,还检测同步标记信号是否落于锁频区域中,若是则发出频率保持指令。
依照本发明,其中依频率加快指令、频率减慢指令及频率保持指令修正时钟脉冲信号的步骤,是可以先统计并检测频率加快指令的发生次数,如果达到第一预定次数,则产生升频触发信号并重新计数;统计并检测频率减慢指令的发生次数,如果达到第二预定次数,则产生降频触发信号并重新计数;统计并检测频率保持指令的发生次数,如果达到第三预定次数,则产生保持触发信号并重新计数。最后依升频触发信号、降频触发信号及保持触发信号修正时钟脉冲信号。
依照本发明,其中该频率修正模块可以包括:落前计数器、适当计数器、落后计数器、升频触发器、保持触发器、降频触发器以及频率修正器。落前计数器先接收频率加快指令并统计其发生次数,然后输出落前次数,同时接收第一重置信号并依其使统计结果归零重新计算。适当计数器先接收频率保持指令并统计其发生次数,然后输出适当次数,同时接收第二重置信号并依其使统计结果归零重新计算。落后计数器先接收频率减慢指令并统计其发生次数,然后输出落后次数,同时接收第三重置信号并依其使统计结果归零重新计算。升频触发器接收落前次数并检测之,若落前次数已达第一预定次数则产生第一重置信号及升频调整信号。保持触发器接收适当次数并检测之,若适当次数已达第二预定次数则产生第二重置信号及保持调整信号。降频触发器接收落后次数并检测之,若落后次数已达第三预定次数则产生第三重置信号及降频调整信号。频率修正器接收升频调整信号、保持调整信号以及降频调整信号,并产生修正频率信号。
本发明因为利用前一次同步标记信号为基准向后推算一预定时钟脉冲信号次数后产生一同步窗信号,再将同步窗信号与当次同步标记信号作时序比较。假设时钟脉冲信号频率太快(或因为在读取缺陷区域期间而往过快一端漂移),则使同步窗信号提早发生,亦即同步标记信号将往同步窗信号的后端移动。此时即需要调降时钟脉冲信号的频率。相反的,若时钟脉冲信号频率太慢(或因为在读取缺陷区域期间而往过慢一端漂移),则同步标记信号将往同步窗信号的前端移动。这时候则需要调升时钟脉冲信号的频率。如此即可利用本发明使读取光盘时能随时自动检测并修正时钟脉冲频率(例如送信号到产生时钟脉冲信号的装置以修改时钟脉冲信号),以提高数据读取的可靠度。
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举二优选实施例,并配合附图,作详细说明。在图中,当组件被指为“连接”或“耦接”至另一组件时,其可为直接连接或耦接至另一组件,或可能存在介于其间的组件。相对地,当组件被指为“直接连接”或“直接耦接”至另一组件时,则不存在有介于其间的组件。
附图说明
图1是依照本发明一优选实施例绘示的一种光盘读取时钟脉冲的检测修正方法流程图。
图2是依照本发明一优选实施例绘示的一种光盘读取时钟脉冲的检测修正方法中相关信号的时序图。
图3是依照本发明的一优选实施例所绘示的一种光盘读取时钟脉冲的检测修正电路方块图。
附图符号说明
110:输入数据信号DSEFM与时钟脉冲信号EFMCLK
120:依EFMCLK检测DSEFM,并产生同步标记信号SyncFnd
130:以前一次SyncFnd发生处为起始,依EFMCLK的时序计数至预定时钟脉冲数T1处产生同步窗信号SyncWin
140:比较SyncFnd的时序落于SyncWin的位置,并依比较结果修正EFMCLK
141:检测SyncFnd落于SyncWin的位置,依其比较结果选择进行步骤142、步骤143或步骤144
142:发出频率加快指令
143:发出频率保持指令
144:发出频率减慢指令
150:依频率加快指令、频率减慢指令及频率保持指令修正EFMCLK
151:统计并检测频率加快指令的发生次数,如果达到预定次数N1,则产生升频触发信号并重新计数
152:统计并检测频率保持指令的发生次数,如果达到预定次数N2,则产生一保持触发信号并重新计数
153:统计并检测频率减慢指令的发生次数,如果达到预定次数N3,则产生降频触发信号并重新计数
154:依升频触发信号、降频触发信号及保持触发信号修正EFMCLK
210:同步窗信号的中央时间点
221:前一次的同步窗信号
222:当次的同步窗信号
223:信号前端
224:信号后端
231:前一次的同步标记信号
232:当次的同步标记信号
310:同步检测电路
320:同步窗产生器
330:同步相位检测电路
332:时序位置检测器
340:频率修正模块
341:落前次数
342:落前计数器
343:适当次数
344:适当计数器
345:落后次数
346:落后计数器
347:升频调整信号
348:升频触发器
349:保持调整信号
351:降频调整信号
352:保持触发器
354:降频触发器
356:频率修正器
370:修正频率信号
具体实施方式
图1是依照本发明一优选实施例绘示的一种光盘读取时钟脉冲的检测修正方法流程图。图2是依照本发明一优选实施例绘示的一种光盘读取时钟脉冲的检测修正方法中相关信号的时序图。请同时参照图1与图2,步骤110是先输入数据信号DSEFM与时钟脉冲信号EFMCLK。然后依时钟脉冲信号EFMCLK检测数据信号DSEFM,并产生同步标记信号SyncFnd(步骤120)。步骤130则是以前一次同步标记信号SyncFnd(即图2的信号231)发生处为起始,依时钟脉冲信号EFMCLK的时序计数至预定时钟脉冲数T1处产生同步窗信号SyncWin。预定时钟脉冲数T1在本实施例比如为588个时钟脉冲信号EFMCLK时钟脉冲数。在本实施例中,虽以图2中时间点210向前后各推展T2/2的时间宽,作为同步窗信号SyncWin的发生时序,却不限定以上述方法产生同步窗信号SyncWin。同步窗信号宽度T2为一预设的时间长。步骤140则是比较同步标记信号SyncFnd的时序落于同步窗信号SyncWin的位置,并依比较结果修正时钟脉冲信号EFMCLK。
为更清楚说明本发明及实施例,在此定义一些名词。请参照图2,本实施例所提及的同步窗信号SyncWin中,靠近前一次同步窗信号221的同步窗信号222的一端称为信号前端223,同步窗信号222相对于信号前端223的另一端称为信号后端224。同步窗信号222中邻近信号前端223在预定时间T3内的区段称为前端区域unlockFront,同步窗信号222中邻近信号后端224在预定时间T4内的区段称为后端区域unlockPost。其中前端区域unlockFront与后端区域unlockPost之间还可以存在预定时间T5的区段称为锁频区域lockM。预定时间T3、预定时间T4与预定时间T5的总和不大于同步窗信号宽度T2。
为更详细说明在前述实施例中的比较同步标记信号SyncFnd的时序落于同步窗信号的位置以修正该时钟脉冲信号EFMCLK的步骤140,本实施例还将步骤140分成多个步骤,以下分别说明之。请继续同时参照图1与图2。步骤141为检测同步标记信号SyncFnd(即图2的信号232)落于同步窗信号SyncWin(即图2的信号222)的位置。假使落于前端区域unlockFront则进行步骤142,倘若落于锁频区域lockM则进行步骤143,若是落于后端区域unlockPost则进行步骤144。步骤142为发出频率加快指令后即进行步骤150。步骤143为发出频率保持指令后即进行步骤150。步骤144为发出频率减慢指令后即进行步骤150。步骤150即依频率加快指令、频率减慢指令及频率保持指令修正时钟脉冲信号EFMCLK。
以下将步骤150还以多个步骤举例说明本发明。请继续参照图1。步骤151为统计并检测频率加快指令的发生次数,如果达到预定次数N1,则产生升频触发信号并重新计数。步骤152是统计并检测频率保持指令的发生次数,如果达到预定次数N2,则产生一保持触发信号并重新计数。步骤153则统计并检测频率减慢指令的发生次数,如果达到预定次数N3,则产生降频触发信号并重新计数。步骤154是依升频触发信号、降频触发信号及保持触发信号修正时钟脉冲信号EFMCLK,例如根据升频触发信号、降频触发信号及保持触发信号送信号到用以产生时钟脉冲信号EFMCLK的装置,进而使得此装置根据此信号改变所产生的时钟脉冲信号EFMCLK。本实施例中预定次数N1、预定次数N2及预定次数N3例如是相同的预定次数,但本发明不限定此点,N1、N2与N3可以任意的三个预定次数。
若是将本发明及前述各实施例所举例的光盘读取时钟脉冲的检测修正方法以电路实施,则可参照以下所列举的实施例实施之。图3是依照本发明的一优选实施例所绘示的一种光盘读取时钟脉冲的检测修正电路方块图,请同时参照图2与图3。本实施例包括:同步检测电路310、同步窗产生器320、以及同步相位检测电路330。同步检测电路310同时接收时钟脉冲信号EFMCLK及数据信号DSEFM,并依据时钟脉冲信号EFMCLK检测数据信号DSEFM产生同步标记信号SyncFnd。举例来说,可以用时钟脉冲信号EFMCLK及数据信号DSEFM二者同时要由零转为非零(或说同时由非零转为零)的瞬间,为产生同步标记信号SyncFnd的标准。显然地,同步检测电路310可以用比较器与脉冲波产生器轻易实现。同步窗产生器320则是接收时钟脉冲信号EFMCLK与同步标记信号SyncFnd,在同步标记信号SyncFnd(即图2的信号231)发生处依时钟脉冲信号EFMCLK的时序计数至预定时间T1产生同步窗信号SyncWin(即图2的信号222),此同步窗信号222的宽度为T2。显然地,同步窗产生器320可以用计算T1的时钟(clock)、用以计算同步窗信号222的起点与终点的加法器与减法器等等,轻易完成。同步相位检测电路330接收同步标记信号SyncFnd与同步窗信号SyncWin,比较同步标记信号SyncFnd(即图2的信号232)的时序落于同步窗信号SyncWin的位置,并依比较结果产生修正频率信号370以进一步使时钟脉冲信号EFMCLK改变。显然地,同步相位检测电路330可以由用比较同步标记信号SyncFnd与同步窗信号SyncWin的比较器、用以计算同步标记信号SyncFnd时序与同步窗信号SyncWin重叠处与同步窗信号222中点的相对位置的加法器与减法器、以及比较此相对位置与前端区域、后端区域及锁频区域间有无重叠的比较器等,所轻易完成。
本实施例中同步相位检测电路330可以由下述的简单电路范例完成,请继续参考图2与图3。本实施例中所谓前端区域unlockFront、锁频区域(即图2的lockM区域)与后端区域unlockPost是与前述的定义相同。同步相位检测电路330包括:时序位置检测器332以及频率修正模块340。时序位置检测器332同时接收并比较同步窗信号SyncWin以及同步标记信号SyncFnd的时序关系,依同步标记信号SyncFnd的时序落于同步窗信号SyncWin的前端区域unlockFront、锁频区域lockM或后端区域unlockPost而分别产生频率加快指令unlock_f、频率保持指令lock以及频率减慢指令unlock_p。频率修正模块340则接收并依频率加快指令unlock_f、频率减慢指令unlock_p以及频率保持指令lock产生修正频率信号370。例如将修正频率信号370送到原本用以产生时钟脉冲信号的装置,改变此装置的参数值,进而改变此装置所产生的时钟脉冲信号的频率。
本发明所揭示的光盘读取时钟脉冲的检测修正电路,其频率修正的时机,可以如前述实施例依频率加快指令unlock_f、频率减慢指令unlock_p以及频率保持指令lock立即作修正。另外也可先予统计其超前与落后的情形而暂不更改其频率修正状态,等超出一容许范围后才予以变更频率修正状态。故以下将本实施例的频率修正模块340修改以完成前述功能,请继续参照图3。频率修正模块340包括:落前计数器342、适当计数器344、落后计数器346、升频触发器348、保持触发器352、降频触发器354以及频率修正器356。
落前计数器342接收频率加快指令unlock_f并统计其发生次数,然后输出落前次数341,同时接收第一重置信号(未绘示)并依其使统计结果归零重新计算。适当计数器344接收频率保持指令lock并统计其发生次数,然后输出适当次数343,同时接收第二重置信号(未绘示)并依其使统计结果归零重新计算。落后计数器346接收频率减慢指令unlock_p并统计其发生次数,然后输出落后次数345,并接收第三重置信号(未绘示)并依其使统计结果归零重新计算。
升频触发器348接收落前次数341并检测之,若落前次数341已达预定次数N1则产生升频调整信号347以及第一重置信号(未绘示)使落前计数器342归零重新计算。保持触发器352接收适当次数343并检测之,若适当次数343已达预定次数N2则产生保持调整信号349以及第二重置信号(未绘示)使适当计数器344归零重新计算。降频触发器354接收落后次数345并检测之,若落后次数345已达预定次数N3则产生降频调整信号351以及第三重置信号(未绘示)使落后计数器346归零重新计算。频率修正器356接收升频调整信号347、保持调整信号349以及降频调整信号351,并产生修正频率信号370。本实施例中预定次数N1、预定次数N2及预定次数N3可以是相同的预定次数,也可以是各不相同的三个预定次数。
虽然本发明已以一优选实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定者为准。