CN1271507C - 一种减少srt－4 除法和开根部件循环次数的方法及电路 - Google Patents

一种减少srt－4 除法和开根部件循环次数的方法及电路 Download PDF

Info

Publication number
CN1271507C
CN1271507C CN 03155313 CN03155313A CN1271507C CN 1271507 C CN1271507 C CN 1271507C CN 03155313 CN03155313 CN 03155313 CN 03155313 A CN03155313 A CN 03155313A CN 1271507 C CN1271507 C CN 1271507C
Authority
CN
China
Prior art keywords
selector switch
division
carry
circulation
srt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 03155313
Other languages
English (en)
Other versions
CN1515998A (zh
Inventor
刘华平
胡伟武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Loongson Technology Corp Ltd
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CN 03155313 priority Critical patent/CN1271507C/zh
Publication of CN1515998A publication Critical patent/CN1515998A/zh
Application granted granted Critical
Publication of CN1271507C publication Critical patent/CN1271507C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

本发明涉及微处理器体系结构技术领域，为当代微处理器加快除法和开根部件的计算速度同时降低该部件功耗提供了一种新型的处理方法。该方法是专门针对使用SRT-4算法的除法和开根部件。执行循环计算过程中，如果发现本次循环得到的两位结果如果为“00”，则直接可以得到四位结果；如果发现本次循环得到的两位结果如果为“01”，则直接可以得到三位结果。这样，本发明可以减小循环次数，提高除法和开根部件的处理速度同时降低功耗的目的。

Description

一种减少SRT-4除法和开根部件循环次数的方法及电路
技术领域
本发明涉及微处理器体系结构技术领域，特别涉及一种减少SRT-4除法和开根部件循环次数的方法及电路，尤其是微处理器中除法(包括点除法，定点除法)，开根部件设计的处理方法。
背景技术
除法，开根部件是处理器(包括一些DSP和嵌入式芯片)中的非常重要功能部件，这些部件的性能是影响处理器性能的一个重要方面(参照文献S.Oberman with M.Flynn Design Issues in High PerformanceFloating Point Arithmetic Units PhD Thesis，Stanford，Jan.1997)。除法，开根部件的实现方法比较多，本发明涉及的领域主要是针对使用基4的SRT算法(即SRT-4)(参照文献M.D.Ercegovac and T.Lang，Division and Square Root：Digit Recurrence Algorithms andImplementations，Kluwer Academic Publishers，Norwell，Mass.，1994.)实现的除法和开根部件。
SRT-4算法是一种数字循环算法，该算法是采用减法方法进行循环计算得到结果。在每次循环过程中，该算法能得到2位结果。对于单精度的浮点数来说至少需要12次循环才能得到最后结果；而对于双精度的浮点数来说，至少需要循环26次才能得到最后结果。
对除法的SRT-4算法来说，循环算法的表达式如下：
                w[j+1]＝4w[j]-dqj+1
其中，初始值w[0]＝x(x是被除数)，w[j]是第j次循环得到的部分余数，4是基数，d是除数，qj+1是第j次循环得到的商。
对开根的SRT-4算法来说，循环算法的表达式如下：
           w[j+1]＝4w[j]-2S[j]sj+1-sj+1 24-(j+1)
其中，初始值w[0]＝x(x是被开根数)，w[j]是第j次循环得到的部分余数；4是基数；sj+1是第j次循环得到的开根结果，S[j]是前j次循环产生的开根结果。
以下，我们将对比除法，开根部件中SRT-4算法的一般结构和发明给出的结构，充分说明我们发明中SRT-4的处理方法。
适合SRT-4除法，开根部件的一般结构
为了说明SRT-4的传统结构，我们首先以除法为例(开根的结构和除法的结构类似)。以SRT-4为算法的除法传统结构可由图1表示。我们为SRT-4算法选择{-2，-1，0，1，2}为商的数字集，当然我们给出的发明适用于SRT-4算法的任何商数字集。在图1中，我们为SRT-4算法选择{-2，-1，0，1，2}为商的数字集，部分余数w[j]采用了冗余表示方法，商采用在线变化的方法(On-the-Fly Conversion)(参照文献M.D.Ercegovacand T.Lang，″On-the-fly Conversion from Redundant intoConventional Representation，″IEEE Transactions on Computers，vol.C-36，pp.895--897，July 1987)构成基本的传统结构。
发明内容
本发明的技术方案如下：
一种减少SRT-4除法和开根部件循环次数的一种新型处理方法：对使用SRT-4算法的除法，开根部件来说，在执行循环计算过程中，如果发现本次循环得到的两位结果如果为“00”，则直接可以得到四位结果；如果发现本次循环得到的两位结果如果为“01”，则直接可以得到三位结果，这样，本发明可以减小循环次数，提高除法和开根部件的处理速度同时降低功耗的目的；
所述的使用SRT-4算法的除法，包括浮点除法，定点除法；
如果发现本次循环得到的两位结果如果为“00”，则直接可以得到四位结果；如果发现本次循环得到的两位结果如果为“01”，则直接可以得到三位结果；如果q1的两位结果为“00”，则通过“5选1的选择器”根据q2的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”的三输入则由dqj+1，4wc[j]和4ws[j]组成；并且可以得到本次循环的4位商，{00q2}；当选择的商q1不为“00”时，则通过“5选1的选择器”根据q1的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”的三输入则由dqj+1，wc[j]和ws[j]组成；并且可以得到本次循环的2位商，{q1}；同时在线商变换部分判断是否本次循环产生4位商，并且得到第j次循环后的商结果。
对使用SRT-4算法的除法，开根部件来说，在执行循环计算过程中，如果q1的两位结果为“00”，则通过“5选1的选择器”根据q3的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”的三输入则由dqj+1，4wc[j]和4ws[j]组成；并且可以得到本次循环的4位商，{00q3}；如果q1的两位结果为“01”，则通过“5选1的选择器”根据q2的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”的三输入则由dqj+1，2wc[j]和2ws[j]组成；并且可以得到本次循环的3位商，{0q2}；当选择的商q1不为“00”，也不为“01”时，则通过“5选1的选择器”根据q1的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”的三输入则由dqj+1，wc[j]和ws[j]组成；并且可以得到本次循环的2位商，{q1}；同时在线转化部分判断本次循环是否产生2，3，4位商，并且得到第j次循环后的商结果。
一种减少SRT-4除法和开根部件循环次数的装置，包括除数寄存器，部分余数进位寄存器，部分余数生成位寄存器，先行进位加法器，商数字选择表，5选1的选择器，保存进位加法器，在线商变换部分和2选1的选择器，其中，除数寄存器输出连接于5选1的选择器，部分余数进位寄存器和部分余数生成位寄存器的输出分别连接于2个先行进位加法器，再由先行进位加法器连接于商数字选择表，商数字选择表的输出连接到在线商变换部分，另外，部分余数进位寄存器和部分余数生成位寄存器的输出分别连接于2个2选1的选择器，商数字选择表的输出q1也连接2个2选1的选择器，2选1的选择器的输出再连接于保存进位加法器，商数字选择表的输出经2选1的选择器连接于5选1的选择。
一种减少SRT-4除法和开根部件循环次数的装置，包括除数寄存器，部分余数进位寄存器，部分余数生成位寄存器，先行进位加法器，商数字选择表，5选1的选择器，保存进位加法器，在线商变换部分和3选1的选择器，其中，除数寄存器输出连接于5选1的选择器，其特征在于，部分余数进位寄存器和部分余数生成位寄存器的输出分别连接于3个先行进位加法器，再由先行进位加法器连接于商数字选择表，商数字选择表的输出连接到在线商变换部分，另外，部分余数进位寄存器和部分余数生成位寄存器的输出分别连接于2个3选1的选择器，商数字选择表的输出q1也连接2个3选1的选择器，3选1的选择器的输出再连接于保存进位加法器，商数字选择表的输出经3选1的选择器连接于5选1的选择。
本发明的SRT-4除法和开根结构
实际上，当本次循环得到的两位结果为“00”时，使用本发明的SRT-4除法和开根算法结构可以跳过这次循环并得到下次循环的结果。这就意味着当这次循环得到的两位结果为“00”时，本次循环可以得到4位。这主要是因为以下事实：
1)为了得到下次循环的部分余数和，我们不必要经过传统结构中的“保存进位加法器”(Carry Save Adder)，而只要通过一个两位的移位处理。
2)下一次选择函数表的输入值可以很容易由本次循环的部分余数推出。实际上，这个值只需要通过对本次部分余数执行两位，并且把这最高的8位相加就可以得到。
附图说明
图1是基4的传统的电路结构图；
图2是本发明改进后的SRT-4电路结构图；
图3是本发明进一步改进后的SRT-4电路结构图。
图1主要由除数寄存器(1)，部分余数进位寄存器(2)，部分余数生成位寄存器(3)，先行进位加法器(4)，商数字选择表(5)，5选1的选择器(6)，保存进位加法器(7)，在线商变换部分(8)等部分组成。部分余数分别保存在“部分余数进位寄存器”(Residual CarryRegisters)和“部分余数生成位寄存器”(Residual Sum Registers)中；除数保存在“除数寄存器”中。根据SRT算法，该结构首先利用“先行进位加法器”(Carry Look-ahead Adder)把保存在“部分余数进位寄存器”和“部分余数生成位寄存器”中的部分余数w[j]的高8位相加得到“商数字选择表”的输入值。然后通过“商数字选择表”得到本次循环的结果qj+1，该值是商数字集中的一个元素。在得到qj+1之后，利用“5选1的选择器”根据qj+1值从数字集{-2d，-d，0，d，2d}中选择dqj+1值。并且把该值作为“保存进位加法器”(Carry Save Adder)的一个输入值得到下一次循环开始的部分余数。同时，使用“在线商变换部分”得到每次循环后的商。
图1中，除数寄存器(1)输出连接于5选1的选择器(6)，部分余数进位寄存器(2)和部分余数生成位寄存器(3)的输出分别连接于先行进位加法器(4)和保存进位加法器(7)，先行进位加法器(4)的输出连接于商数字选择表(5)，商数字选择表(5)的输出连接于在线商变换部分(8)。
图2的电路结构比传统的结构如图1增加了先行进位加法器，商数字选择表和3个2选1的选择器。该电路结构和基本步骤和图1类似。不同的是，图2有两套“先行进位加法器”和“商数字选择表”部分，这两个重叠部分分别根据部分余数的前8位和部分余数的第3位到第10位的数值决定得到两个商结果q1，q2。对使用SRT-4算法的除法，开根部件来说，在执行循环计算过程中，如果q1的两位结果为“00”，则通过“5选1的选择器”根据q2的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”(Carry Save Adder)的三输入则由dqj+1，4wc[j]和4ws[j]组成；并且可以得到本次循环的4位商，{00q2}；当选择的商q1不为“00”时，则通过“5选1的选择器”根据q1的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”(Carry Save Adder)的三输入则由dqj+1，wc[j]和ws[j]组成；并且可以得到本次循环的2位商，{q1}；同时“在线商变换部分”判断是否本次循环产生4位商，并且得到第j次循环后的商结果。
其中，部分余数进位寄存器(2)和部分余数生成位寄存器(3)的输出分别连接于2个先行进位加法器(4)，再由先行进位加法器(4)连接于商数字选择表(5)，商数字选择表(5)的输出连接到在线商变换部分(8)，另外，部分余数进位寄存器(2)和部分余数生成位寄存器(3)的输出分别连接于2个2选1的选择器(9)，这两个选择器的另外一个输入是商数字选择表(5)的输出q1。2选1的选择器(9)的输出再连接于保存进位加法器(7)，商数字选择表(5)的输出经2选1的选择器(10)连接于5选1的选择(6)。
图3的电路结构比传统的结构如图1增加了2个先行进位加法器，2个商数字选择表和3个3选1的选择器。该电路结构和基本步骤和图1类似。不同的是，图3有3套“先行进位加法器”和“商数字选择表”部分，这三个重叠部分分别根据部分余数的前8位，部分余数的第2位到第9位的数值，部分余数的第3位到第10位的数值决定得到三个商结果q1，q2，q3。对使用SRT-4算法的除法，开根部件来说，在执行循环计算过程中，如果q1的两位结果为“00”，则通过“5选1的选择器”根据q3的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”(Carry Save Adder)的三输入则由dqj+1，4wc[j]和4ws[j]组成；并且可以得到本次循环的4位商，{00q3}；如果q1的两位结果为“01”，则通过“5选1的选择器”根据q2的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”(Carry Save Adder)的三输入则由dqj+1，2wc[j]和2ws[j]组成；并且可以得到本次循环的3位商，{0q2}；当选择的商q1不为“00”，也不为“01”时，则通过“5选1的选择器”根据q1的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”(Carry Save Adder)的三输入则由dqj+1，wc[j]和ws[j]组成；并且可以得到本次循环的2位商，{q1}；同时“在线商转化部分”判断本次循环是否产生2，3，4位商，并且得到第j次循环后的商结果。
其中，部分余数进位寄存器(2)和部分余数生成位寄存器(3)的输出分别连接于3个先行进位加法器(4)，再由先行进位加法器(4)连接于商数字选择表(5)，商数字选择表(5)的输出连接到在线商变换部分(8)，另外，部分余数进位寄存器(2)和部分余数生成位寄存器(3)的输出分别连接于2个3选1的选择器(10)，商数字选择表(5)的输出q1也连接2个3选1的选择器。3选1的选择器(10)的输出再连接于保存进位加法器(7)，商数字选择表(5)的输出经3选1的选择器(10)连接于5选1的选择(6)。
本发明给出图1中的除法结构的改进结构，如图2，图3所示。对SRT-4算法来说，开根算法和除法算法类似，该改进结构也适用于开根结构。本发明结构的进一步改进
本发明以上的结构，我们只考虑如果前一次循环得到的两位结果值为“00”时的情况。而实际上我们可以在得到的两位结果值为“01”时也做一些优化。
当前一次循环得到的两位结果为“01”时，我们可以改进本发明的结构如图2，使得本次循环还可以得到三位结果。改进的结构如图3所示。对SRT-4算法来说，开根算法和除法算法类似，该改进结构也适用于开根结构。
比较本发明与一般除法和开根部件的处理方法，可以知道本发明需要增加一定的硬件逻辑以及关键路径上很少的时间延迟。但是，我们可以非常明显的看出本发明有以下优点：
1)加快计算速度；一般除法，开根部件采用固定循环次数的方法，这样不能充分利用SRT-4算法循环得到结果为“00”和“01”的特点减小循环次数。实际情况中，我们可以采用本发明减小采用SRT-4算法的除法和开根部件的循环次数，从而加快计算速度。根据我们的实验，对采用SRT-4的除法和开根部件来说，如果采用本发明图2中的结构，即只跳过当本次循环的结果为“00”时的循环，我们可以每次循环平均可以得到2.5位结构。这样，对于双精度除法和开根来说，改进的方法只需要55/2.5＝22次循环；而正常的方法需要55/2＝28次循环。对单精度浮点除法和开根，改进的方法只需要25/2.5＝10次循环；而正常的方法需要25/2＝13次循环。因此，对双精度的除法和开根来说，改进方法可以平均减少6次循环；对单精度的除法和开根来说，改进方法可以平均减少3次循环。
2)减小功耗；因为加快计算速度，减少了需要循环次数，所以同时能减少除法和开根部件的功耗。

Claims (6)

1、一种减少SRT-4除法和开根部件循环次数的方法：其步骤如下：对使用SRT-4算法的除法，开根部件来说，在执行循环计算过程中，如果发现本次循环得到的两位结果如果为“00”，则直接可以得到四位结果；如果发现本次循环得到的两位结果如果为“01”，则直接可以得到三位结果；如果q1的两位结果为“00”，则通过“5选1的选择器”根据q2的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”的三输入则由dqj+1，4wc[j]和4ws[j]组成；并且可以得到本次循环的4位商，{00q2}；当选择的商q1不为“00”时，则通过“5选1的选择器”根据q1的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”的三输入则由dqj+1，wc[j]和ws[j]组成；并且可以得到本次循环的2位商，{q1}；同时在线商变换部分判断是否本次循环产生4位商，并且得到第j次循环后的商结果。
2、根据权利要求1的减少SRT-4除法和开根部件循环次数的方法，其特征在于，所述的使用SRT-4算法的除法，包括浮点除法，定点除法。
3、一种减少SRT-4除法和开根部件循环次数的方法：其步骤如下：对使用SRT-4算法的除法，开根部件来说，在执行循环计算过程中，如果q1的两位结果为“00”，则通过“5选1的选择器”根据q3的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”的三输入则由dqj+1，4wc[j]和4ws[j]组成；并且可以得到本次循环的4位商，{00q3}；如果q1的两位结果为“01”，则通过“5选1的选择器”根据q2的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”的三输入则由dqj+1，2wc[j]和2ws[j]组成；并且可以得到本次循环的3位商，{0q2}；当选择的商q1不为“00”，也不为“01”时，则通过“5选1的选择器”根据q1的值从数字集{-2d，-d，0，d，2d}中选择本次循环dqj+1值，“保存进位加法器”的三输入则由dqj+1，wc[j]和ws[j]组成；并且可以得到本次循环的2位商，{q1}；同时在线转化部分判断本次循环是否产生2，3，4位商，并且得到第j次循环后的商结果。
4、根据权利要求3的减少SRT-4除法和开根部件循环次数的方法，其特征在于，所述的使用SRT-4算法的除法，包括浮点除法，定点除法。
5、一种减少SRT-4除法和开根部件循环次数的装置，包括除数寄存器(1)，部分余数进位寄存器(2)，部分余数生成位寄存器(3)，先行进位加法器(4)，商数字选择表(5)，5选1的选择器(6)，保存进位加法器(7)，在线商变换部分(8)和2选1的选择器(9)，其中，除数寄存器(1)输出连接于5选1的选择器(6)，其特征在于，部分余数进位寄存器(2)和部分余数生成位寄存器(3)的输出分别连接于2个先行进位加法器(4)，再由先行进位加法器(4)连接于商数字选择表(5)，商数字选择表(5)的输出连接到在线商变换部分(8)，另外，部分余数进位寄存器(2)和部分余数生成位寄存器(3)的输出分别连接于2个2选1的选择器(9)，商数字选择表(5)的输出q1也连接2个2选1的选择器，2选1的选择器(9)的输出再连接于保存进位加法器(7)，商数字选择表(5)的输出经2选1的选择器(10)连接于5选1的选择器(6)。
6、一种减少SRT-4除法和开根部件循环次数的装置，包括除数寄存器(1)，部分余数进位寄存器(2)，部分余数生成位寄存器(3)，先行进位加法器(4)，商数字选择表(5)，5选1的选择器(6)，保存进位加法器(7)，在线商变换部分(8)和3选1的选择器(10)，其中，除数寄存器(1)输出连接于5选1的选择器(6)，其特征在于，部分余数进位寄存器(2)和部分余数生成位寄存器(3)的输出分别连接于3个先行进位加法器(4)，再由先行进位加法器(4)连接于商数字选择表(5)，商数字选择表(5)的输出连接到在线商变换部分(8)，另外，部分余数进位寄存器(2)和部分余数生成位寄存器(3)的输出分别连接于2个3选1的选择器(10)，商数字选择表(5)的输出q1也连接2个3选1的选择器，3选1的选择器(10)的输出再连接于保存进位加法器(7)，商数字选择表(5)的输出经3选1的选择器(10)连接于5选1的选择器(6)。
CN 03155313 2003-08-26 2003-08-26 一种减少srt－4 除法和开根部件循环次数的方法及电路 Expired - Lifetime CN1271507C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03155313 CN1271507C (zh) 2003-08-26 2003-08-26 一种减少srt－4 除法和开根部件循环次数的方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03155313 CN1271507C (zh) 2003-08-26 2003-08-26 一种减少srt－4 除法和开根部件循环次数的方法及电路

Publications (2)

Publication Number Publication Date
CN1515998A CN1515998A (zh) 2004-07-28
CN1271507C true CN1271507C (zh) 2006-08-23

Family

ID=34240814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03155313 Expired - Lifetime CN1271507C (zh) 2003-08-26 2003-08-26 一种减少srt－4 除法和开根部件循环次数的方法及电路

Country Status (1)

Country Link
CN (1) CN1271507C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101650643B (zh) * 2009-09-11 2012-07-25 杭州中天微系统有限公司 一种用于不可除尽浮点除法开方的舍入方法

Also Published As

Publication number Publication date
CN1515998A (zh) 2004-07-28

Similar Documents

Publication Publication Date Title
Jaberipur et al. Improving the speed of parallel decimal multiplication
JP2010086547A (ja) 乗算器／アキュムレータ・ユニット
Lee et al. Design of floating-point MAC unit for computing DNN applications in PIM
KR100218825B1 (ko) 승산기 및 곱합 연산 장치
CN1271507C (zh) 一种减少srt－4 除法和开根部件循环次数的方法及电路
Kuang et al. An efficient radix-4 scalable architecture for Montgomery modular multiplication
Kumar et al. VLSI architecture of pipelined booth wallace MAC unit
Armand et al. Low power design of binary signed digit residue number system adder
Tiwari et al. Implementation of high speed and low power novel radix 2 booth multiplier using 2248 BEC converter
Pawar et al. Review on multiply-accumulate unit
Soni et al. An Enhanced Two-Speed, Radix-4 Multiplier using Spurious Power Suppression Technique
CN117521581B (zh) 一种除法器及其运用方法、除法运算系统
TWI802095B (zh) 模數乘法電路與對應之計算模數乘法之方法
Bowlyn et al. A novel distributed arithmetic multiplierless approach for computing complex inner products
Singh et al. Modified booth multiplier with carry select adder using 3-stage pipelining technique
CN115857873B (zh) 乘法器、乘法计算方法、处理系统及存储介质
Kumar et al. An aproach to manage delay in signal processing via selected multiplier algorithms
RAJU et al. High Performance and Area Efficient Booth Wallace Multiplier
Mulagaleti et al. Low-Power and Area-Efficient M-Term Binary Polynomial Multiplier for Finite Field
Kousalya Design of Area-Efficient Carry Skip adder
Karukumalli et al. Design and Implementation of High-Performance Multi-Level Approximate Multiplier
Chandrika et al. Design and Comparison of Wallace Multiplier Based on Symmetric Stacking and High speed counters
Bhavyasree et al. Carry Select Adder Using Common Boolean Logic
JP2000010763A (ja) 除算回路
SAFIYA et al. A Modified Partial Product Generator for Redundant Binary Multipliers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: Beijing Loongson Technology Service Center Co.,Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract fulfillment period: 2009.12.16 to 2028.12.31

Contract record no.: 2010990000062

Denomination of invention: Method and circuit for reducing number of times of SRT-4 division and root unit cycle

Granted publication date: 20060823

License type: exclusive license

Record date: 20100128

LIC Patent licence contract for exploitation submitted for record

Free format text: EXCLUSIVE LICENSE; TIME LIMIT OF IMPLEMENTING CONTACT: 2009.12.16 TO 2028.12.31; CHANGE OF CONTRACT

Name of requester: BEIJING LOONGSON TECHNOLOGY SERVICE CENTER CO., LT

Effective date: 20100128

EC01 Cancellation of recordation of patent licensing contract

Assignee: LOONGSON TECHNOLOGY Corp.,Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2010990000062

Date of cancellation: 20141231

EM01 Change of recordation of patent licensing contract

Change date: 20141231

Contract record no.: 2010990000062

Assignee after: LOONGSON TECHNOLOGY Corp.,Ltd.

Assignee before: Beijing Loongson Technology Service Center Co.,Ltd.

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20040728

Assignee: LOONGSON TECHNOLOGY Corp.,Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2015990000066

Denomination of invention: Method and circuit for reducing number of times of SRT-4 division and root unit cycle

Granted publication date: 20060823

License type: Common License

Record date: 20150211

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200821

Address after: 100095, Beijing, Zhongguancun Haidian District environmental science and technology demonstration park, Liuzhou Industrial Park, No. 2 building

Patentee after: LOONGSON TECHNOLOGY Corp.,Ltd.

Address before: 100080 Haidian District, Zhongguancun Academy of Sciences, South Road, No. 6, No.

Patentee before: Institute of Computing Technology, Chinese Academy of Sciences

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: LOONGSON TECHNOLOGY Corp.,Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2015990000066

Date of cancellation: 20200928

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Patentee after: Loongson Zhongke Technology Co.,Ltd.

Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20060823

CX01 Expiry of patent term