CN1256816C - 用于数字波束形成并行处理系统的数据分配方法 - Google Patents
用于数字波束形成并行处理系统的数据分配方法 Download PDFInfo
- Publication number
- CN1256816C CN1256816C CN 03137744 CN03137744A CN1256816C CN 1256816 C CN1256816 C CN 1256816C CN 03137744 CN03137744 CN 03137744 CN 03137744 A CN03137744 A CN 03137744A CN 1256816 C CN1256816 C CN 1256816C
- Authority
- CN
- China
- Prior art keywords
- dsp chip
- transducer
- parallel processing
- digital beam
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Abstract
本发明公开了一种用于数字波束形成并行处理系统的数据分配方法,这里的数字波束形成并行处理系统包括N个传感器和R片DSP芯片,形成一个波束使用的传感器数目为M。用i作为DSP芯片的标号,其中1≤i≤R;对N个传感器采用自然数循环编号的方法进行编号。当N为R的整数倍时,利用公式ρ=N/R+M-1计算每个DSP芯片上处理的传感器信号路数;将编号在(i-1)(ρ-M+1)+1~iρ-(i-1)(M-1)范围内的传感器的信号分配传输给第i个DSP芯片。对于N不是R的整数倍的情况也可以做类似处理。将本发明应用于数字波束形成并行处理系统后,可防止数据传输产生瓶颈,减少数据存储要求,降低系统的硬件开销和成本。本发明的数据分配方法简单易用,计算量小,可在DSP芯片上实时快速地完成数字波束形成并行处理过程。
Description
技术领域
本发明涉及数字波束形成方法,更具体地说,本发明涉及一种用于数字波束形成并行处理系统的数据分配方法。
背景技术
在现代高速发展的无线通讯领域内,人们通过引入数字波束形成技术来降低多途干扰,提高信号检测增益,扩大系统容量。
在文章“数字多波束形成在SHARC处理器上的实现,数据采集与处理,Vol14,pp429~432”中,公开了一种基于SHARC处理上实现数字多波束形成的并行计算方法。采用波前阵列的并行阵列结构,即各个处理器采用数据驱动的方式,只有在计算所需要的数据从相邻的处理器到达后,处理器才由静止状态转为工作状态,这是一个全局异步的处理器阵列,不需要全局的控制和同步,数据传递采用握手方式进行。为了实现实时的并行处理,文章提出了在三个层次上实现并行操作:各子任务之间的并行、数据通信与计算之间的并行、乘法加法运算与数据访问的并行,最终达到并行处理的目的。
“超级哈佛体系结构”(SHARC)处理器内包括DSP芯片和传感器,在进行数据并行处理过程中,由传感器向DSP处理器分配传输数据信号。如果传感器向DSP芯片数据信号时分配不当,则很容易引起数据传递的瓶颈问题或者造成硬件资源的浪费,从而使得系统的实时性很难达到。
在上述和许多其它公开发表的技术文献中,虽然都提出了要进行任务之间、乃至多处理器之间的并行问题,但是,均没有就这种应用中如何分配数据信号给出定量的解决方法。
综上所述,为了使数字波束形成技术在DSP平台上的实现有更好的实时性和精确性,提高并行处理系统的有效性,必须寻找一种数据分配方法来解决多处理器并行处理的情况。
发明内容
本发明的目的在于为数字波束形成并行处理系统提供一种数据分配方法,解决在DSP平台上进行数字波束形成时容易出现的数据传输瓶颈问题,同时保证了每个DSP芯片的存储量要求和运算量的饱和程度,提高系统的实时性。
本发明的技术方案为:
一种用于数字波束形成并行处理系统的数据分配方法,所述的数字波束形成并行处理系统包括N个传感器和R片DSP芯片,形成一个波束使用的传感器数目为M;用i作为DSP芯片的标号,其中1≤i≤R;对N个传感器采用自然数循环编号的方法进行编号,即将第j个传感器编号为j、j+N、j+2N、……,依次类推,其中1≤j≤N;
当N为R的整数倍时,利用公式ρ=N/R+M-1计算每个DSP芯片上处理的传感器信号路数;将编号在(i-1)(ρ-M+1)+1~iρ-(i-1)(M-1)范围内的传感器的信号分配传输给第i个DSP芯片。
当N不是R的整数倍时,令K为N/R的整数部分,令J=(K+1)R,利用公式ρ=J/R+M-1计算第1~(R-1)片DSP芯片上处理的传感器信号路数,将编号在(i-1)(ρ-M+1)+1~iρ-(i-1)(M-1)范围内的传感器的信号分配传输给第i个DSP芯片,其中1≤i≤(R-1);第R片DSP芯片上处理的传感器信号路数为ρ-J+N,将编号在(R-1)(ρ-M+1)+1~Rρ-(R-1)(M-1)-J+N范围内的传感器的信号分配传输给第R个DSP芯片。
需要注意的是,当N为R的整数倍时,系统将达到最好的利用率和稳定性。
将本发明的数据分配方法用于数字波束形成并行处理系统后,既防止了数字波束并行处理系统容易出现的数据传输的瓶颈问题,而且因为信号的重复使用率高从而减少了数据存储要求和运算量,降低了系统的硬件开销和成本。而且,本发明的数据分配方法简单易用,计算量小,可以在数字信号处理芯片(DSP)上实时、快速地完成数字波束形成并行处理过程。本发明的数据分配方法尤其适用于多传感器系统进行数字波束形成的过程。
具体实施方式
下面结合附图及具体实施方向对本发明做进一步详细描述。
实施例1:
在本实施例中,利用R=3个DSP芯片完成对N=24个传感器的数据分配,形成一个波束所使用的传感器数目M=8,此时传感器的数目24为DSP芯片数目3的整数倍。R、N、M的数目是由系统的设计要求给出的。对24个传感器采用自然数循环编号的方法进行编号,即将第j个传感器编号为j、j+N、j+2N、……,依次类推,其中1≤j≤N;即24个传感器连续编号为1、2、3、…、23、24,然后再从第1个传感器继续编号为25、26、27、…、47、48,依次类推。
每个DSP芯片上处理的传感器信号路数ρ=N/R+M-1=24/3+8-1=15。将编号在(i-1)(ρ-M+1)+1~iρ-(i-1)(M-1)范围内的传感器的信号分配给第i个DSP芯片。根据上述公式可算出,分配给第1片DSP芯片的传感器编号为1~15,分配给第2片DSP芯片的传感器编号为9~23,分配给第3片DSP芯片的传感器编号为17~31;根据上面的传感器编号方法得知,编号为25~31的传感器事实上就是编号为1~7的传感器,则分配给第3片DSP芯片的传感器编号为17~24和1~7。
根据上述分配,将传感器的信号传输至相应的DSP芯片进行并行处理,这种并行处理方法已经在背景技术中引入的参考文献中有记载。其中,
■第1片DSP芯片:输入1~15路信号,输出7~22路波束;
■第2片DSP芯片:输入9~23路信号,输出23~38路波束;
■第3片DSP芯片:输入17~24和1~7路信号,输出39~48路和1~6路波束。
这样就得到了所有的波束输出。
在本实施例中,信号数据的复用率
使得数据信号得到了有效的利用。
可根据每个DSP芯片所处理的传感器信号路数来估计DSP芯片所需存储量的大小,所使用的公式为
其中E为每个DSP芯片上所需数据存储量的大小,K为处理每路接收信号每帧数据的长度,Δ1、Δ2为每一片DSP需要的固定存储量。Δ1Δ2由系统的设计要求给出,K取1024字。E小于使用的DSP物理内存。在本系统中每帧数据长度为1024×32位,则单片存储量约为 因为
相对较小,所以单片内存约为15×1024×32位。
实施例2:
在本实施例中,利用R=3个DSP芯片完成对N=22个传感器的数据分配,形成一个波束所使用的传感器数目M=8,此时传感器的数目22不是DSP芯片数目3的整数倍。R、N、M的数目是由系统的设计要求给出的。对传感器的编号方法与实施例1相同。
令K为N/R的整数部分,在本实施例中K为22/3的整数部分,即K=7。令J=(K+1)R=(7+1)×3=24。
对于第1和第2片DSP芯片,其上处理的传感器信号路数为ρ=J/R+M-1=24/3+8-1=15。将编号在(i-1)(ρ-M+1)+1~iρ-(i-1)(M-1)范围内的传感器的信号分配传输给第i个DSP芯片,其中i为1和2。这样,可算出分配给第1片DSP芯片的传感器编号为1~15,分配给第2片DSP芯片的传感器编号为9~23,编号9~23的等价编号为9~22和1。第R片DSP芯片上处理的传感器信号路数为ρ-J+N,将编号在(R-1)(ρ-M+1)+1~Rρ-(R-1)(M-1)-J+N范围内的传感器的信号分配传输给第R个DSP芯片。在本实施例中R=3,这样对于第3片DSP芯片,其上处理的传感器信号路数为ρ-J+N=15-24+22=13,其上分配的传感器编号为17~29,其等价编号为17~22和1~7。
根据上述分配,将传感器的信号传输至相应的DSP芯片进行并行处理,这种并行处理方法已经在背景技术中引入的参考文献中有记载。其中,
■第1片DSP芯片:输入1~15路信号,输出7~22路波束;
■第2片DSP芯片:输入9~22和1路信号,输出23~38路波束;
■第3片DSP芯片:输入17~22和1~7路信号,输出39~44路和1~6路波束。
这样就得到了所有的波束输出。
在本实施例中,信号数据的复用率
使得数据信号得到了有效的利用。
对于DSP芯片所需存储量的计算与实施例1相同。在本实施例中,第1第2片DSP芯片所处理的传感器信号路数都为15,所以其存储量约为15×1024×32位,由于第3片DSP芯片处理的传感器信号路数为13,所以第3片DSP芯片存储量应约为13×1024×32位。
Claims (1)
1.一种用于数字波束形成并行处理系统的数据分配方法,所述的数字波束形成并行处理系统包括N个传感器和R片DSP芯片,形成一个波束使用的传感器数目为M;用i作为DSP芯片的标号,其中1≤i≤R;对N个传感器采用自然数循环编号的方法进行编号,即将第j个传感器编号为j、j+N、j+2N、......,依次类推,其中1≤j≤N;
当N为R的整数倍时,利用公式ρ=N/R+M-1计算每个DSP芯片上处理的传感器信号路数;将编号在(i-1)(ρ-M+1)+1~ip-(i-1)(M-1)范围内的传感器的信号分配传输给第i个DSP芯片;
当N不是R的整数倍时,令K为N/R的整数部分,令J=(K+1)R,利用公式ρ=J/R+M-1计算第1~(R-1)片DSP芯片上处理的传感器信号路数,将编号在(i-1)(ρ-M+1)+1~ip-(i-1)(M-1)范围内的传感器的信号分配传输给第i个DSP芯片,其中1≤i≤(R-1);第R片DSP芯片上处理的传感器信号路数为ρ-J+N,将编号在(R-1)(ρ-M+1)+1~Rρ-(R-1)(M-1)-J+N范围内的传感器的信号分配传输给第R个DSP芯片;
所述的M的数目是由系统的设计要求给出的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03137744 CN1256816C (zh) | 2003-06-23 | 2003-06-23 | 用于数字波束形成并行处理系统的数据分配方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 03137744 CN1256816C (zh) | 2003-06-23 | 2003-06-23 | 用于数字波束形成并行处理系统的数据分配方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1567741A CN1567741A (zh) | 2005-01-19 |
CN1256816C true CN1256816C (zh) | 2006-05-17 |
Family
ID=34470524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 03137744 Expired - Fee Related CN1256816C (zh) | 2003-06-23 | 2003-06-23 | 用于数字波束形成并行处理系统的数据分配方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1256816C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2531386C2 (ru) | 2009-05-29 | 2014-10-20 | Панасоник Интеллекчуал Проперти Корпорэйшн оф Америка | Устройство беспроводной связи и способ скачкообразной перестройки частоты |
-
2003
- 2003-06-23 CN CN 03137744 patent/CN1256816C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1567741A (zh) | 2005-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200226473A1 (en) | Systems, apparatus, methods, and architectures for heterogeneous precision acceleration of quantized neural networks | |
Achtziger et al. | Equivalent displacement based formulations for maximum strength truss topology design | |
Buttari et al. | A class of parallel tiled linear algebra algorithms for multicore architectures | |
Van Heeswijk et al. | GPU-accelerated and parallelized ELM ensembles for large-scale regression | |
Choi et al. | The design of scalable software libraries for distributed memory concurrent computers | |
CN107239823A (zh) | 一种用于实现稀疏神经网络的装置和方法 | |
Boyd | A fast algorithm for Chebyshev, Fourier, and sinc interpolation onto an irregular grid | |
CN111626414A (zh) | 一种动态多精度神经网络加速单元 | |
Stewart | A parallel implementation of the QR-algorithm | |
CN105528191A (zh) | 数据累加装置、方法及数字信号处理装置 | |
Ghose et al. | Load partitioning and trade-off study for large matrix-vector computations in multicast bus networks with communication delays | |
Maier et al. | A theory of no-tension discretized structural systems | |
CN1256816C (zh) | 用于数字波束形成并行处理系统的数据分配方法 | |
Kaveh et al. | Colliding bodies optimization with Morlet wavelet mutation and quadratic interpolation for global optimization problems | |
Park et al. | CENNA: cost-effective neural network accelerator | |
Sheng et al. | Time-domain implementation and analyses of multi-motion modes of floating structures | |
Ang et al. | Discrete model analysis of elastic-plastic plates | |
EP0782078B1 (en) | Determination of array padding using collision vectors | |
CN101793957A (zh) | 一种基于集群处理机的sas频域信号处理的方法 | |
CN1176699A (zh) | 基于对数系统的电脑处理器及其使用方法 | |
Cheung et al. | Exact method for static analysis of periodic structures | |
Davidovic et al. | Applying OOC techniques in the reduction to condensed form for very large symmetric eigenproblems on GPUs | |
Jiang et al. | A novel GPU-based efficient approach for convolutional neural networks with small filters | |
Edman et al. | Implementation of a scalable matrix inversion architecture for triangular matrices | |
US7430742B2 (en) | Method for load balancing a line of parallel processing elements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |