CN1246784C - 带有可重构通道数dma的数字信号处理器 - Google Patents

Abstract

一种带有可重构通道数DMA(直接存取模块)的数字信号处理器，属于数字信号处理技术领域，地址发生器单元、指令译码单元、数字数据处理单元、数字数据存储器、程序控制单元、DMA控制器，DMA控制器的通道数目可以用外围端口进行设置。本发明在面对不同的应用时动态的改变通道的数量，达到增加效率节约成本的目的，通过端口信号的设置对DMA通道数的多少进行重构操作，可以提高DMA通道在实际应用中的效率和利用率，达到了最优性价比。

Description

带有可重构通道数DMA的数字信号处理器

技术领域

本发明涉及的是一种数字信号处理器，特别是一种带有可重构通道数DMA(直接存取模块)的数字信号处理器，属于数字信号处理技术领域。

背景技术

1999年美国学术出版社(Academic Press)出版的《数字信号处理器集成电路(DSP Integrated Circuits)》(作者：Lars Wanhammar)公开了一种数字信号处理器，其DMA模块为DSP中一协作模块，其具体作用为在无需核心的处理下将指定的数据由一指定区域移动到另一指定区域。移动的范围包括：内存->内存，内存->I/O，I/O->内存，I/O->I/O；DMA模块支持线性，二维，三维传递，可以为FFT，FIR等多种信号处理算法提供适合的数据移动方式。在此DMA模块中，DMA和CORE使用不同的系统总线，因此在DMA工作时不影响CORE的正常工作。在DMA和CORE需要使用相同的内存地址时，可以分别设定DMA和CORE的优先级以产生合理的总线占用协议。

综上所述，在传统的方法下，对于一个DMA模块的结构而言，其具体的通道数在设计时，已经被详细定义，而无法在具体的各个实现时，实现动态的定义。其缺点时，在实际应用中，可能很大量的DMA通道被闲置，但是，由于初期已经设计的原因，仍占用大量的芯片面积。

发明内容

本发明的目的在于克服现有技术中的不足，提供一种带有可重构通道数DMA的数字信号处理器，通过端口信号的设置对DMA通道数的多少进行重构操作，以提高DMA通道在实际应用中的效率和利用率。达到最优性价比。

本发明是通过如下的技术方案实现的，本发明主要包括：地址发生器单元、指令译码单元、数字数据处理单元、数字数据存储器、程序控制单元，包括DMA控制器，所述的DMA控制器的通道数目可以用外围端口进行设置，指令译码单元连接到程序控制单元，程序控制单元连接到地址发生单元、指令译码单元和数字数据处理单元，数字数据处理单元双向连接到数字数据存储器，地址发生器单元由地址总线连接到数字数据存储器，同时数字数据存储器由数据总线连接到地址发生器单元、指令译码单元和数字数据处理单元，数字数据总线与数字数据存储器相连，程序控制单元根据所述指令生成控制所述数字信号处理器其他单元的操作命令信号。

数字数据存储器存储提供要由所述数字信号处理器操作的数字数据，指令译码单元为所述数字信号处理器提取构成程序的指令，并把指令翻译成控制信号和数据信号。数字数据处理单元根据控制信号对输入的数据进行数字运算或者逻辑运算，地址发生器单元生成访问数字数据存储器的地址。

本发明的数字信号处理器的工作原理如下：本次设计在不同的实际应用中，可以定义出具体的DMA通道的数目，对应具有不同的需要，实现满足需求的DMA个数。例如在一些具体的应用对DMA通道的数量有较高的要求，但在另一些应用中往往仅需要少量的DMA通道即可以。所以本发明的结构，将DMA通道形成一个独立的结构，可以在实际实现时通过指定通道寄存器参数来控制通道个数，均衡面积与功能的需要。本次动态DMA通道的具体实现方法为所有的DMA通道拥有独立的地址寄存器，状态寄存器及工作寄存器组，所有的寄存器组都可以被实现时所定义的实现参数所控制(如可以指定通道0的控制寄存器参数为0xFF01，即将内存地址0xFF01为通道0的控制寄存器地址，用户可以在DSP的程序中，直接操作所指定的地址即可与所指定的DMA通道通讯)。同时在所有DMA模块的外层有统一的协议接口层，通过协议接口层，可以将所有的对DMA通道操作统一做协议翻译后，再传向DMA通道，对于DSP高层应用的程序员而言也实现DMA通道的动态实现，而不影响程序的开发。其具体过程为：程序员编写DSP程序；程序对DSP的内存端口进行读写操作；DSP将操作传递给DMA模块；DMA模块的统协议接口层进行处理后，传递给DMA通道，DMA通道独立做出反应。

本发明具有实质性特点和显著进步，在面对不同的应用时动态的改变通道的数量，达到增加效率节约成本的目的，通过端口信号的设置对DMA通道数的多少进行重构操作，可以提高DMA通道在实际应用中的效率和利用率，达到了最优性价比。

附图说明

图1本发明数字信号处理器的结构框图

图2本发明数字信号处理器中DMA的结构框图

具体实施方式

如图1所示，数字信号处理器核心5具有程序控制单元1、地址发生器单元2、指令译码单元3、和数字数据处理单元4，数字数据存储器6与数字信号处理器核心5相连。指令译码单元3把指令码翻译成数字信号处理器核心5内部的代表指令意义的控制信号，这些所述的控制信号连接到程序控制单元1，程序控制单元1向地址发生单元2、指令译码单元3和数字数据处理单元4发出控制这些模块工作所需的控制信号。数字数据处理单元接受来自数字数据存储器6的数据，对其进行运算。地址发生器单元2进行地址运算，地址运算的结果通过地址总线连接到数字数据存储器6上。数字数据存储器6根据地址发生器单元2产生的地址把相应的数字数据放到数据总线上，所述的数据总线连接到指令译码单元3和数据处理单元4，为它们提供指令和操作数。

如图2所示，本次设计在不同的实际应用中，可以定义出具体的DMA通道的数目，对应具有不同的需要，实现满足需求的DMA个数。例如在一些具体的应用对DMA通道的数量有较高的要求，但在另一些应用中往往仅需要少量的DMA通道即可以。所以本发明的结构，将DMA通道形成一个独立的结构，可以在实际实现时通过指定通道寄存器参数来控制通道个数，均衡面积与功能的需要。

本次动态DMA通道的具体实现方法为所有的DMA通道拥有独立的地址寄存器，状态寄存器及工作寄存器组，所有的寄存器组都可以被实现时所定义的实现参数所控制(如可以指定通道0的控制寄存器参数为0xFF01，即将内存地址0xFF01为通道0的控制寄存器地址，用户可以在DSP的程序中，直接操作所指定的地址即可与所指定的DMA通道通讯)。

同时在所有DMA模块的外层有统一的协议接口层，通过协议接口层，可以将所有的对DMA通道操作统一做协议翻译后，再传向DMA通道，对于DSP高层应用的程序员而言也实现DMA通道的动态实现，而不影响程序的开发。其具体过程为：程序员编写DSP程序；程序对DSP的内存端口进行读写操作；DSP将操作传递给DMA模块；DMA模块的统协议接口层进行处理后，传递给DMA通道。

Claims (3)

1.一种带有可重构通道数DMA的数字信号处理器，主要包括：地址发生器单元(2)、指令译码单元(3)、数字数据处理单元(4)、数字数据存储器(6)，其特征在于还包括：程序控制单元(1)，DMA控制器，

将DMA通道形成一个独立的结构，在实际实现时通过指定通道寄存器参数来控制通道个数，均衡面积与功能的需要，DMA通道的具体实现方法为所有的DMA通道拥有独立的地址寄存器，状态寄存器及工作寄存器组，所有的寄存器组都可被实现时所定义的实现参数所控制，同时在所有DMA模块的外层有统一的协议接口层，通过协议接口层，将所有的对DMA通道操作统一做协议翻译后，再传向DMA通道，对于DSP高层应用的程序员而言也实现DMA通道的动态实现，其具体过程为：程序员编写DSP程序；程序对DSP的内存端口进行读写操作；DSP将操作传递给DMA模块，DMA模块的统协议接口层进行处理后，传递给DMA通道，DMA通道独立做出反应，

所述的DMA控制器的通道数目可以用外围端口进行设置，指令译码单元(3)连接到程序控制单元(1)，程序控制单元(1)连接到地址发生单元、指令译码单元(3)和数字数据处理单元(4)，数字数据处理单元(4)双向连接到数字数据存储器(6)，地址发生器单元(2)由地址总线连接到数字数据存储器(6)，同时数字数据存储器(6)由数据总线连接到地址发生器单元(2)、指令译码单元(3)和数字数据处理单元(4)，数字数据总线与数字数据存储器(6)相连，程序控制单元(1)根据所述指令生成控制所述数字信号处理器其他单元的操作命令信号。

2.根据权利要求1所述的带有可重构通道数DMA的数字信号处理器，其特征是，数字数据存储器(6)存储提供要由所述数字信号处理器操作的数字数据，指令译码单元(3)为所述数字信号处理器提取构成程序的指令，并把指令翻译成控制信号和数据信号。

3.根据权利要求1所述的带有可重构通道数DMA的数字信号处理器，其特征是，数字数据处理单元(4)根据控制信号对输入的数据进行数字运算或者逻辑运算，地址发生器单元(2)生成访问数字数据存储器(6)的地址。

Images