CN1235421A - 噪声防护电路 - Google Patents

噪声防护电路 Download PDF

Info

Publication number
CN1235421A
CN1235421A CN99103463A CN99103463A CN1235421A CN 1235421 A CN1235421 A CN 1235421A CN 99103463 A CN99103463 A CN 99103463A CN 99103463 A CN99103463 A CN 99103463A CN 1235421 A CN1235421 A CN 1235421A
Authority
CN
China
Prior art keywords
circuit
signal
noise
output
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99103463A
Other languages
English (en)
Other versions
CN1184742C (zh
Inventor
宫野和孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1235421A publication Critical patent/CN1235421A/zh
Application granted granted Critical
Publication of CN1184742C publication Critical patent/CN1184742C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H03K2005/00071—Variable delay controlled by a digital setting by adding capacitance as a load

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

一种噪声防护电子电路包括一个用于通过输入传输介质接收一内向信号的输入电路,以及一个用于接收电子线路的输出数据并从中产生一外向信号的输出电路。所述输入和输出传输介质相互电磁耦合,因此当在向外输出的外向信号中产生电压跃变时在所接收的内向信号中引入噪声。为了避免输入电路的判断错误,其中还提供一种噪声防护电路,以与所述噪声相一致的时序控制电平判断阈值,使得所述输出电路不会由于所述噪声而做出错误判断。

Description

噪声防护电路
本发明一般涉及噪声防护电路，特别涉及一种电路分布，其中接收自传输介质的受噪声影响的内向信号与一判断阈值相比较，以在处理该信号之前确定其逻辑电平。
导体的电磁屏蔽是用于防止集成电路受到噪声环境的干扰的一般技术。同时还要注意使这种导体与潜在的噪声源充分隔离。但是，最近的向着高集成度以及高传输速率方向的发展趋势使得当前的噪声防护方案不够有效。
尤其是在通过传输介质接收内向信号的集成电路中，当通过该传输介质发送的外向信号发生跃变时，噪声被通过电磁耦合从相邻的传输介质引入所接收信号中。如图1具体所示，这种集成电路包括接收来自输出电路11的输出数据的处理电路10，并把处理的结果作为输出数据传送到输出电路12。该集成电路的内向信号是通过一输入线路13所接收并输出到基本上由一个比较器14所构成的输入电路11中。比较器14根据来自处理器10的采样脉冲被启动，并把所接收信号与一参考电势或者通过电磁屏蔽的导体15提供的判断阈值相比较。比较器14根据输入信号的相关电压判断该内向信号的电平，并把它作为集成电路的输入数据输出。该输入数据被输入到该处理电路并被锁存住。来自处理器10的输出数据被输出电路12的数据缓冲器16和17所放大，并被传送到输出线路18作为一个外向信号。
输入和输出线路13和18通过寄生互感相互电感耦合。该电感耦合的结果使得当传送的外向信号改变其电平时在内向信号中引入噪声20，如图2中所示。如果当内向信号为低电平时外向信号发生向上的电压跃变，如图2中的标号20所示，则在低电平的内向信号中产生一个电压峰值，或噪声21。如果该噪声电平高于参考电势并与采样脉冲同时发生，则比较器14检测到该噪声并当作高电平输入而产生一个错误的输出。类似地，如果当内向信号为高电平时，外向信号发生向下的电压跃变，如图2中的标号23所示，则在高电平的内向信号中产生一个电压降，或噪声24。如果该高电平的内向信号下降到低于参考电势的某一个电平，并与采样脉冲同时发生，则比较器14检测到该噪声并当作低电平输入，从而产生一个错误的输出。
如果该采样脉冲与噪声的时序不一致，如脉冲26所示，则该比较器不会产生错误的输出。但是，由于采样脉冲与输出数据不同步，则比较器14发生判断错误的可能性较高。
因此本发明的一个目的是避免在电路中由于传输介质之间的电感性耦合在外向信号电压跃变时在内向信号引入噪声的情况。
根据本发明，在此提供一种电子线路，其中包括一输入电路和一输出电路，该输入电路用于通过输入传输介质接收一内向信号，并把该内向信号与一判断阈值相比较，以根据该内向信号与该判断阈值之间的相对强度，产生具有其中一个预定离散电平的电子线路的输入数据，该输出电路用于接收电子线路的输出数据并从中产生一外向信号，并把该外向信号输出到输出传输介质中，该输入和输出传输介质相互电磁耦合，因此当在向外输出的外向信号中产生电压跃变时在所接收的内向信号中引入噪声。该电路响应电子线路输出数据的电压跃变，以与在内向信号中产生的噪声相一致的时序控制该判断阈值，使得输出电路不会对所述噪声做出错误判断。
下面参照附图具体描述本发明，其中附图说明如下：
图1为一种现有电子线路的方框图，如集成电路；
图2为与图1相关的时序图；
图3为根据本发明一个实施例的电子线路的方框图；
图4为与图3相关的时序图；
图5为可调节延迟电路的电路图；
图6为根据本发明一个实施例的电子线路的方框图；
图7为与图6相关的时序图。
参见图3，其中示出一种根据本发明的一个实施例的噪声防护集成电路。本发明与现有技术不同之处在于，其中包括一个用于控制该判断阈值以避免输入电路对输入噪声作出错误的判断的噪声防护电路。该噪声防护电路由一个可调节延迟电路30和一个与屏蔽参考线15相电容耦合的瞬态电路元件或导体31构成。延迟电路30连接到处理电路10的输出端以产生一个相对原始输出数据具有可调节的延迟的输出数据的复制信号。该延迟电路30的输出施加到导体31上。由于导体31与参考线15之间电容性耦合，则在参考电势(判断阈值)中产生一个电压变动，或伪噪声。
如果，来自处理电路10的输出数据的电压跃变为上升沿40，如图4中所示，则延迟电路30的输出具有相对该上升沿40可调节延迟的相应电压跃变41。在此种情况下，在此参考电势中引入的伪噪声是一个正峰值45。
另一方面，处理电路10的输出被放大并从输出电路12输入到输出传输介质18作为一个外向信号42。由延迟电路30所引入的延迟量使得延迟电压跃变41与外向信号42的电压跃变43相一致。
由于在传输介质13和18之间电感耦合的结果，外向信号的上升沿43产生被引入低电平内向信号中的一个电压峰值或噪声44。可以看出该参考电势(即，输出电路11的判断阈值)被伪噪声45升高到一个比噪声44的最高电平更高的电平。如果外向信号具有下降沿46，则在高电平的内向信号中会产生电压降47，这又会使其降低到低于判断阈值。由于输出数据的延迟复制信号具有与外向信号的下降沿46时间上相一致的下降沿，则在参考线中会产生一个伪噪声49，这使得判断阈值低于噪声47的最低电平。
因此，可以避免被噪声的错误检测，并且比较器14产生有效无误的判断输出。
伪噪声的振幅和其发生的时序由可调节延迟电路30所确定。如图5中具体所示，延迟电路30由串联于处理电路10和导体31之间的放大器50和51来实现。伪噪声的振幅可以通过手动开关54和55另外连接与放大器50和51相并联的缓冲放大器52和53。开关54和55可选择地用于调节伪噪声的振幅，使得它基本上对应于电感引入该内向信号中的噪声振幅。并联连接的放大器之间的电路节点通过一个时序电容器56接地。延迟时间可以通过利用手动开关58另外连接与电容器56相并联的附加电容器57而调节。
如果参考电势由该集成电路的几个模块所共用，则提供一条总参考线，并且从该总参考线分支出几条到各个电路模块的局部参考线。
如图6中所示，总参考电势施加到分支出到比较器14的局部参考线61的总参考线60上。为避免引入该局部参考电势的伪噪声对施加到其它集成电路模块上的参考电势造成不良影响，因此使得电阻器62连接到该局部参考线以使该伪噪声衰减。如图7所示，总参考电势随着伪噪声45和47而改变，并产生衰减后的电压变动70和71。

Claims (9)

1．一种电子线路，其特征在于，其中包括：
一输入电路(11)，它用于通过输入传输介质接收一内向信号，并把该内向信号与一判断阈值相比较，以根据该内向信号与判断阈值之间的相对强度产生具有其中一个预定离散电平的电子线路的输入数据；
一输出电路(12)，它用于接收电子线路的输出数据并从中产生一外向信号，并把该外向信号输出到输出传输介质中，所述输入和输出传输介质相互电磁耦合，因此当在向外输出的外向信号中产生电压跃变时在所接收的内向信号中引入噪声；以及
一噪声防护电路(31,15)，它响应该电子线路输出数据的电压跃变，以与所述噪声相一致的时序控制所述判断阈值，使得所述输出电路不会对所述噪声做出错误判断。
2．根据权利要求1所述的电子线路，其特征在于，所述噪声防护电路在所述判断阈值中产生一个与所述噪声在时序上相一致的电压变动。
3．根据权利要求1所述的电子线路，其特征在于，所述噪声防护电路包括：
一延迟电路(31)，它用于产生具有延迟电压跃变的所述输出数据的复制信号；以及
一瞬态电路装置(15)，它用于响应于所述延迟的电压跃变在所述判断阈值中产生所述变动。
4．根据权利要求3所述的电子线路，其特征在于，所述延迟电路包括用于调节由该输出电路所接收的所述输出数据的电压跃变与所述延迟电压跃变之间的时间的装置(56-58)。
5．根据权利要求3或4所述的电子线路，其特征在于，所述延迟电路包括用于调节在所述判断阈值中的所述电压变动的振幅的装置(50-55)。
6．根据权利要求3所述的电子线路，其特征在于，所述瞬态电路装置包括与所述判断阈值施加到所述输入电路所经过的导体相电容耦合的一导体。
7．根据权利要求1所述的电子线路，其特征在于，其中还包括用于把一种判断阈值提供给该电子线路的其它部分的总参考线(60)、从所述总参考线中分支到所述输入电路(11)的局部参考线(61)、以及与所述局部参考线相连接的电阻(62)，使得该输入电路通过所述电阻被提供局部判断电势。
8．一种用于电子线路中的噪声防护方法，其中所述电子线路包括：一输入电路(11)，它用于通过输入传输介质接收一内向信号，并把该内向信号与一判断阈值相比较，以根据该内向信号与判断阈值之间的相对强度产生具有其中一个预定离散电平的电子线路的输入数据；以及一输出电路(12)，它用于接收电子线路的输出数据并从中产生一外向信号，并把该外向信号输出到输出传输介质中，所述输入和输出传输介质相互电磁耦合，因此当在向外输出的外向信号中产生电压跃变时在所接收的内向信号中引入噪声，其特征在于该方法包括如下步骤：
a)检测由所述输出电路所接收的输出数据的电压跃变；
b)从由步骤(a)所进行的对所述电压跃变的检测开始等待一定的时间间隔，直到与所述噪声相一致的时刻；以及
c)在所述间隔结束时，在所述判断阈值中产生一个伪噪声。
9．根据权利要求8的噪声防护方法，其特征在于，在步骤(c)中在所述判断阈值中电容耦合引入所述伪噪声。
CNB991034635A 1998-03-30 1999-03-30 噪声防护电路 Expired - Fee Related CN1184742C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP084135/1998 1998-03-30
JP08413598A JP3183337B2 (ja) 1998-03-30 1998-03-30 半導体集積装置のノイズ対策回路
JP084135/98 1998-03-30

Publications (2)

Publication Number Publication Date
CN1235421A true CN1235421A (zh) 1999-11-17
CN1184742C CN1184742C (zh) 2005-01-12

Family

ID=13822064

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991034635A Expired - Fee Related CN1184742C (zh) 1998-03-30 1999-03-30 噪声防护电路

Country Status (4)

Country Link
US (1) US6166669A (zh)
JP (1) JP3183337B2 (zh)
KR (1) KR100305092B1 (zh)
CN (1) CN1184742C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104219000A (zh) * 2013-06-04 2014-12-17 国家电网公司 一种通信线路中电力谐波干扰防护方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4638939B2 (ja) 2006-03-31 2011-02-23 富士通株式会社 閾値補正回路，回路および閾値補正機能付き回路基板
TW201322575A (zh) * 2011-11-23 2013-06-01 Hon Hai Prec Ind Co Ltd 保護電路
CN109716312B (zh) * 2016-07-27 2022-12-02 哈贝尔公司 用于数据通信总线上的双线路入站检测的系统、装置和方法
KR20220010789A (ko) 2020-07-20 2022-01-27 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663744A (en) * 1983-08-31 1987-05-05 Terra Marine Engineering, Inc. Real time seismic telemetry system
US4821292A (en) * 1987-06-03 1989-04-11 General Electric Company Adaptive limiter/detector which changes time constant upon detection of dotting pattern
EP0792020B1 (en) * 1996-02-23 2003-05-02 Carlo Gavazzi Services AG Electromagnetic-noise protection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104219000A (zh) * 2013-06-04 2014-12-17 国家电网公司 一种通信线路中电力谐波干扰防护方法

Also Published As

Publication number Publication date
KR19990078357A (ko) 1999-10-25
KR100305092B1 (ko) 2001-10-29
JP3183337B2 (ja) 2001-07-09
US6166669A (en) 2000-12-26
JPH11284499A (ja) 1999-10-15
CN1184742C (zh) 2005-01-12

Similar Documents

Publication Publication Date Title
US5686872A (en) Termination circuit for computer parallel data port
CN103384216B (zh) 发送器电路及其操作方法
US5559447A (en) Output buffer with variable output impedance
CN100369379C (zh) 信号传输系统中使输出阻抗匹配的装置及方法
TWI474619B (zh) 積體電路間協定（ｉ2ｃ）之高速暫態主動拉高
US6362654B1 (en) Bidirectional repeater using high and low threshold detection
WO1993018462A1 (en) High speed bus system
KR20060070145A (ko) 고속 아날로그 인벨롭 디텍터
CN1212517A (zh) 集成电路之间的串行数据通信
CN103424660A (zh) Rs-485通讯接口极性检测装置、方法及芯片
CN101882096B (zh) Sata主控装置及sata外围装置之间所传送的损坏控制字元的检测及修正方法
US20020084800A1 (en) Dynamic impedance matched driver for improved slew rate and glitch termination
CN1235421A (zh) 噪声防护电路
US20020113622A1 (en) Spatially filtered data bus drivers and receivers and method of operating same
US7616926B2 (en) Conductive DC biasing for capacitively coupled on-chip drivers
US20080133799A1 (en) Control and slow data transmission method for serial interface
EP0913942B1 (en) Integrated circuit assembly having output pads with application specific characteristics and method of operation
US7305038B2 (en) Peripheral device receiver detection in a high noise environment
CN105871353A (zh) 一种多负载电路及装置
CN102195658A (zh) 用于驱动电容性底板的自动去加重设置
CN211375595U (zh) 一种固态硬盘识别装置
US6801043B2 (en) Time domain reflectometry based transmitter equalization
CN100445974C (zh) 高速信号传输装置
JP3512715B2 (ja) バス終端調整装置及びバス終端調整方法
US6487625B1 (en) Circuit and method for achieving hold time compatability between data-source devices coupled to a data-requesting device through a data bus

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NONE

Effective date: 20030425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030425

Address after: Tokyo, Japan

Applicant after: NEC Corp.

Co-applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: NONE

Free format text: FORMER OWNER: NEC ELECTRONICS TAIWAN LTD.

Effective date: 20040618

Owner name: ERBIDA MEMORY CO., LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040618

Address after: Tokyo, Japan

Applicant after: Elpida Memory Inc.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

Co-applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
CI01 Correction of invention patent gazette

Correction item: Patentee

Correct: Elpida Memory Inc.

False: Elpida Memory Inc.|NEC Corp.

Number: 2

Page: 842

Volume: 21

CI03 Correction of invention patent

Correction item: Patentee

Correct: Elpida Memory Inc.

False: Elpida Memory Inc.|NEC Corp.

Number: 2

Page: The title page

Volume: 21

ERR Gazette correction

Free format text: CORRECT: PATENTEE; FROM: ERBIDA MEMORY CO., LTD. NEC ELECTRONICS TAIWAN LTD. TO: ERBIDA MEMORY CO.,LTD.

REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1028155

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050112

Termination date: 20100330