CN1206596C - 控制集成器件电子装置的方法和系统 - Google Patents
控制集成器件电子装置的方法和系统 Download PDFInfo
- Publication number
- CN1206596C CN1206596C CN 00100919 CN00100919A CN1206596C CN 1206596 C CN1206596 C CN 1206596C CN 00100919 CN00100919 CN 00100919 CN 00100919 A CN00100919 A CN 00100919A CN 1206596 C CN1206596 C CN 1206596C
- Authority
- CN
- China
- Prior art keywords
- ide
- ide device
- host
- line
- main frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Abstract
本发明提供了一种控制IDE装置的方法,在一个没有IDE控制器的系统中,利用主机硬件的控制信号线来完成读写IDE装置的功能,使得本发明在没有IDE控制器的状态下也能够控制IDE装置,实现IDE装置的读写功能,利用本方法,特定规格的硬件系统也可读写IDE装置,因此,本方法可在符合ATAPI协定的情况下以最低成本来读写IDE装置。
Description
技术领域
本发明涉及一种控制集成器件电子(Integrated Device Electronic,以下简称IDE)装置的方法,特别涉及不需要利用IDE控制器即可实现控制IDE装置的方法。
IDE装置,例如IDE的硬盘、IDE光盘机(CD-ROM)与IDE数字视频光盘机(DVD-ROM),是目前在电脑系统中最常用来存储数据的装置。
背景技术
现有技术的IDE装置与主机(Host)之间的联系通常会使用到IDE控制器(IDE controller),而这些IDE控制器,例如Western Digital的硬盘控制器、OakTechnology的CD-ROM控制器、联发科技(Media Tek)的多媒体与DVD-ROM控制器,这些控制器的设计都是作为主机与IDE装置之间的联系。
当主机必须读取IDE装置上的数据时,主机必须发出读取信号,而IDE控制器则必须将该读取信号转换为IDE装置所能接收并且了解的信号,接着IDE装置将数据经由数据总线传送至主机。
同理,当主机的数据必须写入IDE装置上时,主机必须发出写入信号,而IDE控制器则必须将该写入信号转换为IDE装置所能接收并且了解的信号,接着再由数据总线将写入数据存储于IDE装置上。
本发明的控制器的设计,几乎都是针对特定机型的主机所设计的,亦即,对于市面上许多的微控制器(Micro controller)来说,例如8051、Z80....等硬件系统结构中,若以这些微控制器当作主机,并读写IDE装置的数据,则必须要另外设计新的IDE控制器来作为主机与IDE装置之间的联系元件,而设计这些控制器不但要耗费设计成本,并且在设计之后还必须经过认证(license)才能够成为商品来贩售,并且还要考虑其市场商机,相当费时以及耗费金钱。
发明内容
因此本发明的一个目的是提供一种控制IDE装置的方法,本发明在一个没有IDE控制器的系统中,利用硬件的控制信号线来完成读写IDE装置的功能。
本发明的另一目的是提供一种控制IDE装置的方法,利用本方法,特定规格的硬件系统也可读写IDE装置,并可在符合ATAPI协定的情况下以最低成本来读写IDE装置。
根据本发明,提供了一种控制IDE装置的方法,其简述如下:
当主机硬件确定IDE装置为不忙碌状态时,主机硬件通知IDE装置即将输入一个指令,在IDE装置确认之后,主机硬件输入指令,并且IDE装置执行指令的动作,在IDE装置结束指令操作后,设定IDE装置为不忙碌状态。
根据本发明,提供了一种控制IDE装置的结构,其简述如下:
主机硬件至少包括多条主机数据线、主机写入信号线、主机读取信号线、主机等待信号线、主机中断信号线以及多条主机地址线,而IDE装置具有多条数据线可连接至相对应的主机数据线,写入信号线连接至主机写入信号线,读取信号线连接至主机读取信号线,等待信号线连接至主机等待信号线,中断信号线连接于主机中断信号线,以及三条地址线用以连接至主机地址线中的三条,用以选择IDE装置内的多个I/O暂存器,而其它未被选择的主机地址线则用来解码并将解码结果连接至IDE装置的芯片选择线。
根据本发明,提供了一种控制IDE装置的系统,其简述如下:
主机硬件至少包括多条主机数据线、主机写入信号线、主机读取信号线、主机等待信号线、主机中断信号线以及多条主机地址线,而IDE装置具有多条数据线可连接至相对应的主机数据线,写入信号线连接至主机写入信号线,读取信号线连接至主机读取信号线,等待信号线连接至主机等待信号线,中断信号线连接于主机中断信号线,以及三条地址线用以连接至主机地址线中的三条,用以选择IDE装置内的多个I/O暂存器,而其它未被选择的主机地址线则用来解码并将解码结果连接至IDE装置的芯片选择线。
其中,当主机硬件确定IDE装置为不忙碌状态时,主机硬件会通知IDE装置即将输入一个指令,在IDE装置确认之后,主机硬件输入指令,并且IDE装置执行指令的动作,在IDE装置结束指令操作后,设定IDE装置为不忙碌状态。
本发明的一个优点是提供了一种控制IDE装置的方法,本发明在一个没有IDE控制器的系统中,利用硬件的控制信号线来完成读写IDE装置的功能。
本发明的另一个优点是提供了一种控制IDE装置的方法,利用本方法,特定规格的硬件系统亦可读写IDE装置,并可在符合ATAPI协定的情况下以最低成本来读写IDE装置。
为使本发明的上述目的、特征、和优点能更明显易懂,下文特举较佳实施例,并结合附图作详细说明如下:
附图的简单说明:
图1所示为IDE装置内的I/O暂存器功能描绘图;
图2A所示为ATAPI状态暂存器;
图2B所示为ATAPI字节计数暂存器;
图2C所示为ATAPI中断理由暂存器;
图3所示为IDE装置的硬件管脚图描绘图;以及
图4所示为本发明的控制IDE装置的方法的流程图。
附图中的标号说明:
10 主机硬件
20 IDE装置
30 确定IDE装置不在忙碌状态
40 通知IDE装置即将输入指令
50 在IDE装置确认之后即可输入指令并执行指令
60 结束操作后设定为不忙碌状态
实施例
首先介绍在符合ATAPI协定的情况下的IDE装置内的I/O暂存器。请参照图1,其所描绘为IDE装置内的I/O暂存器的功能的描绘图。在IDE装置中有八个I/O暂存器,其长度都为1byte(字节),经由三条地址线(A0、A1、A2)可控制这些I/O暂存器,用来作为读取与写入IDE装置的用途。
接着,介绍几个在读取或者写入时会使用到的I/O暂存器,在读取时ATAPI状态暂存器(A2,A1,A0)=(1,1,1)如图2A所描绘,其中D7位为BSY,当此位被设定时,代表IDE装置正在做存取动作。
D3位为DRQ,当此位被设定时,代表IDE装置已经准备好进行主机硬件与IDE装置间的数据传递。
在读取或者写入时,ATAPI字节计数暂存器(A2,A1,A0)=(1,0,0)以及(1,0,1)如图2B所绘示,这两个暂存器在指令传递到IDE装置之前就需先设定完毕,用来记录要转换数据的大小。
在读取时,ATAPI中断理由暂存器(A2,A1,A0)=(0,1,0)如图2C所绘示,其中D0位为CoD,当此位被设定时,被传递的即为指令,当此位未被设定时,所传递的即为数据。
D1位为IO,当此位被设定时,即代表信息的传递方向为输出此IDE装置,当此位未被设定时,即代表信息的传递方向为输入此IDE装置。
请参照图3,其所描绘为IDE装置的硬件管脚图。IDE装置20的数据线(D0~D15)可连接到主机硬件10(例如微控制器或者中央处理单元(CPU))的数据总线(data bus),IDE装置20的写入(WR)以及读取(RD)信号线接至主机硬件10的写入以及读取信号线,IDE装置20的等待(WAIT)信号线接至主机硬件10的等待信号线,IDE装置20的中断(IDERQ)信号线接至主机硬件10的中断信号线,IDE装置20的地址信号线(A0、A1、A2)接至主机硬件10的地址信号线,而IDE装置20的芯片选择(CS41、CS42)线则由主机硬件10的其它地址信号线解码来驱动。
请参照图4,其所描绘为本发明的控制IDE装置的方法的流程图。首先确定IDE装置不在忙碌状态(步骤30),此时必须读取状态暂存器内的BSY与DREQ这两个位的信号,当这两个位为“0”时即代表IDE装置不在忙碌状态,可开始控制IDE装置。
接着,通知IDE装置即将输入指令(步骤40),此步骤为设定状态暂存器内的BSY位,用以通知IDE装置准备要输入指令(package command),当IDE装置准备就绪时,ATAPI中断理由暂存器内的CoD位设定为“1”,并将ATAPI中断理由暂存器内的IO位以及状态暂存器内的BSY位清除为“0”。此时IDE装置的中断管脚(INTRQ)以及状态暂存器内的DRQ位都被设定为“1”。
在IDE装置确认之后即可输入指令并执行指令(步骤50),在上述的IDE装置的中断管脚(INTRQ)以及状态暂存器内的DRQ位被设定为“1”后,即代表IDE装置完成确认。此时输入指令并将状态暂存器内的BSY位设定为“1”,因此IDE装置随即开始执行指令。此指令可以为读取数据也可以为写入数据,所以根据指令将数据写入数据暂存器即可完成数据的存入,或者读取数据暂存器内的数据即可完成数据的取出。
结束操作后设定为不忙碌状态(步骤60),当存取完成之后,ATAPI中断理由暂存器内的IO位、CoD位以及状态暂存器内的DRDY位设定为“1”,并且状态暂存器内的BSY与DREQ这两个位的信号清除为“0”,此时即代表此IDE装置存取完成,并恢复IDE装置为不忙碌状态。
根据上述的做法,即可实现本发明的在没有IDE控制器的状态下也能够控制IDE装置,实现IDE装置的读写功能,所以对于任何一种主机硬件,例如微控制器或者中央处理单元,即使没有其适用的IDE控制器,也能够实现控制IDE装置的功能。
因此,本发明的一个优点是提供了一种控制IDE装置的方法,本发明在一个没有IDE控制器的系统中,利用硬件的控制信号线来完成读写IDE装置的功能。
本发明的另一个优点是提供了一种控制IDE装置的方法,利用本方法,特定规格的硬件系统亦可读写IDE装置,并可在符合ATAPI协定的情况下以最低成本来读写IDE装置。
综上所述,虽然对本发明已以较佳实施例揭露如上,然而这些实施例并非用以限定本发明,本领域任何普通技术人员在不脱离本发明的精神和范围的情况下,均可对本发明作各种更动与润饰,因此本发明的保护范围应当以所附的权利要求书所限定的范围为准。
Claims (12)
1.一种控制IDE装置的方法,包括下列步骤:
一主机硬件确定一IDE装置不在忙碌状态;
所述主机硬件通知所述IDE装置即将输入一指令;
在所述IDE装置确认之后,所述主机硬件输入所述指令,并且所述IDE装置执行所述指令的动作;以及
在所述IDE装置结束所述指令操作后,设定所述IDE装置为不忙碌状态。
2.如权利要求1所述的控制IDE装置的方法,其中所述主机硬件为一微控制器。
3.如权利要求1所述的控制IDE装置的方法,其中所述主机硬件为一中央处理单元。
4.如权利要求1所述的控制IDE装置的方法,其中所述IDE装置为一IDE硬盘。
5.如权利要求1所述的控制IDE装置的方法,其中所述IDE装置为一IDE光盘机。
6.如权利要求1所述的控制IDE装置的方法,其中所述IDE装置为一IDE数字视频光盘机。
7.一种控制IDE装置的系统,包括:
一主机硬件,所述主机硬件至少包括复数条主机数据线、一主机写入信号线、一主机读取信号线、一主机等待信号线、一主机中断信号线以及复数条主机地址线;以及
一IDE装置,所述IDE装置具有复数条数据线连接至相对应的所述主机数据线,一写入信号线连接至所述主机写入信号线,一读取信号线连接至所述主机读取信号线,一等待信号线连接至所述主机等待信号线,一中断信号线连接于所述主机中断信号线,以及三条地址线用以连接至所述主机地址线中的三条,用以选择所述IDE装置内的复数个I/O暂存器,而所述未被选择的主机地址线则用来解码并将解码结果连接至所述IDE装置的复数条芯片选择线。
8.如权利要求7所述的可控制IDE装置的系统,其中所述主机硬件为一微控制器。
9.如权利要求7所述的可控制IDE装置的系统,其中所述主机硬件为一中央处理单元。
10.如权利要求7所述的可控制IDE装置的系统,其中所述IDE装置为一IDE硬盘。
11.如权利要求7所述的可控制IDE装置的系统,其中所述IDE装置为一IDE光盘机。
12.如权利要求7所述的可控制IDE装置的系统,其中所述IDE装置为一IDE数字视频光盘机。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 00100919 CN1206596C (zh) | 2000-01-07 | 2000-01-07 | 控制集成器件电子装置的方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 00100919 CN1206596C (zh) | 2000-01-07 | 2000-01-07 | 控制集成器件电子装置的方法和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1304097A CN1304097A (zh) | 2001-07-18 |
CN1206596C true CN1206596C (zh) | 2005-06-15 |
Family
ID=4575736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 00100919 Expired - Fee Related CN1206596C (zh) | 2000-01-07 | 2000-01-07 | 控制集成器件电子装置的方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1206596C (zh) |
-
2000
- 2000-01-07 CN CN 00100919 patent/CN1206596C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1304097A (zh) | 2001-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2010257369B2 (en) | Architecture for a universal serial bus-based PC flash disk | |
EP2361404B1 (en) | Method and system for queuing transfers of multiple non-contiguous address ranges with a single command | |
CN1099067C (zh) | 信息处理设备 | |
US7546396B2 (en) | Interface system | |
CN1881196A (zh) | 利用外部装置通过通用串行总线控制主机的方法及其系统 | |
US6356969B1 (en) | Methods and apparatus for using interrupt score boarding with intelligent peripheral device | |
CN1755656A (zh) | 采用通用串行总线的数据传输及控制系统以及相应的方法 | |
CN1206596C (zh) | 控制集成器件电子装置的方法和系统 | |
CN1845087A (zh) | 中断处理方法及中断处理装置 | |
CN100336043C (zh) | 提高光学存储转移性能的装置、系统和方法 | |
EP1288774A2 (en) | Integrated drive controller for systems with integrated mass storage | |
CN212084122U (zh) | 一种NVMe控制器 | |
CN1242324C (zh) | 手机大容量移动存储的方法 | |
US8667188B2 (en) | Communication between a computer and a data storage device | |
CN1549147A (zh) | 具双接口的内存存储装置控制系统 | |
CN1737782A (zh) | 一种实现输出控制的方法及由主板控制接口卡的装置 | |
CN1540529A (zh) | Cpld实现cf卡移动存储的方法 | |
US7028131B1 (en) | Reverse message writes and reads | |
CN2735440Y (zh) | 采用通用串行总线的数据传输及控制系统 | |
McMurdie et al. | The two faces of CD-R connections. | |
CN2865169Y (zh) | 一种具有usb存储功能的移动电话 | |
CN1107269C (zh) | 单scsi设备号下连接多驱动器的光盘库存储系统 | |
CN118131996A (zh) | 一种适应多核的NVMe SSD读写方法及系统 | |
Peterson | Designing A VME-To-SCSI Adapter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050615 Termination date: 20110107 |