CN1195140A - 采用带有pico码的智能桥接器改进中断响应 - Google Patents

采用带有pico码的智能桥接器改进中断响应 Download PDF

Info

Publication number
CN1195140A
CN1195140A CN98105509A CN98105509A CN1195140A CN 1195140 A CN1195140 A CN 1195140A CN 98105509 A CN98105509 A CN 98105509A CN 98105509 A CN98105509 A CN 98105509A CN 1195140 A CN1195140 A CN 1195140A
Authority
CN
China
Prior art keywords
bus
equipment
bridge
computer system
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98105509A
Other languages
English (en)
Other versions
CN1099080C (zh
Inventor
B·L·布雷希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1195140A publication Critical patent/CN1195140A/zh
Application granted granted Critical
Publication of CN1099080C publication Critical patent/CN1099080C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)

Abstract

一种处理计算机系统中的中断请求的方法,该计算机系统具有一个或多个与系统总线相连的处理单元,和一个或多个与I/O总线相连的输入/输出(I/O)设备,总线桥接器将系统与I/O总线互连,所述方法包括以下步骤:提供具有用于处理一个或多个中断请求的pico码指令的存储设备,该存储设备与总线桥接器相连;用总线桥接器检测中断请求;以及用pico码指令处理中断请求。

Description

采用带有PICO码的智能桥接器改进中断响应
本发明涉及计算机系统，更具体地说涉及缩短与输入/输出操作有关的中断等待时间的方法和装置。
图1所示的常规的计算机系统10包括一个或多个中央处理单元(CPU)12a、12b和12c；主存储器14(例如随机存取存储器即RAM)，处理单元用它来存储程序指令；以及一个或多个输入/输出(I/O)设备16a、16b和16c，例如显示监视器、键盘、指针设备(鼠标)和用于存储计算机操作系统及用户程序的永久性存储设备(如硬盘或软盘)。计算机系统10可以具有许多附加的部件，图中未示出，例如与调制解调器或打印机相连的串行和并行口。本领域的一般技术人员还能理解其它部件也可以与图1的框图表示的部件一同使用，例如显示适配器可以与视频显示监视器一同使用，存储器控制器可以与主存储器14一同使用。此外，处理单元12a、12b和12c每一个都可以包括几部分，如处理器核心(包括各种寄存器和逻辑单元)，一个或多个高速缓冲存储器和总线接口。
在早期的计算机系统中，处理单元通过单一的系统总线18与其它设备联系，但后来的计算机系统提供了I/O总线20，I/O总线20与各个I/O设备16a、16b和16c相连，并且通过总线桥接器22与系统总线相连。I/O总线20可以是任何适用的总线，用于将上述各个I/O设备与其它设备如局域网络(LAN)适配器相互连接起来。举例性的总线标准包括ISA(工业标准体系)总线，EISA(扩展工业标准体系)总线，和PCI(外设互连)总线。为了进行相互联系，还可以为不同的系统设备提供其它装置，例如直接存储器存取(DMA)通道，它们允许设备直接进行相互联系，即旁路处理单元。
在I/O操作期间，各种I/O设备(或控制它们的软件设备驱动器)可以发出“中断”信号，使处理单元暂停当前过程和保存其状态，暂时向特定的例行程序如中断处理程序传送控制命令，处理程序执行特定的一组预定指令，进行中断。由于不正常(不希望)的环境即“故障”，在普通设备的操作期间也会出现中断。处理器还可以从不同的源接收多个中断；在这种情况下，采用一组中断优先级确定首先处理哪个信号。在处理中断信号之后，控制返回曾由处理单元执行的过程。
采用许多措施使得计算机系统能在更高的速度下运行，例如提高高速缓冲存储器的容量和复杂性。然而，由于存在的其它问题，如I/O操作的频率，不可能使速度提得很高。使系统速度降低的I/O操作的两个方面是中断处理延时(等待时间)和I/O总线相对低速的操作。例如，即使PCI总线的运行频率是33兆赫，平均“写”操作用大约180纳秒，这等于在200兆赫的处理器上的34条指令。对一排总线结构和分布I/O设备而言，这一比例增大。此外，由于更快的通信线速度和更快的设备，新的适配器卡对系统需要更短的中断等待时间。因此，在一排总线结构中问题就更严重了。
为了解决与I/O操作有关的等待时间问题，一些计算机系统为了处理主处理单元以外的中断，增加了特殊的硬件。例如，IBM公司的AS/400型计算机系统采用了I/O处理器(IOP)，使中断处理更接近I/O设备。在美国专利No.5,548,730中揭示了一种类似的设计，它采用了包括一个完整的微处理器及其支持功能(存储器控制，总线控制)的智能桥接器。它需要非易失性和易失性存储器引导处理器和运行功能码，因此价格比较昂贵。
另一种设计见美国专利No.5,555,430，其中对称多处理(SMP)系统将中断引至直接与处理单元和I/O设备接口的中央中断控制单元。由于该方法仅允许系统将中断引至运行最低优先级任务的处理器，所以没有完全体现中断等待时间。再看美国专利No.5,495,615、美国专利No.5,530,891和美国专利No.5,555,420。所有这些专利都是涉及中断智能处理的，但是没有提供相应的服务。
在美国专利No.5,473,763中揭示了另一种以改进方式处理中断的设计。这是最接近本发明的现有技术，根据该方法，中断矢量直接装入地址寄存器，以便最大限度地减小对中断处理的操作。地址寄存器装入作为主处理器的“流水线信号处理器”中。利用上述方法，这种数据存储处理器还是比较昂贵的。由于不能适合多总线系统，所以将处理器作为主CPU一部分受到更多的限制，仍存在I/O等待时间的问题。
总的来说，上述所有的解决方案不仅使得成本和复杂性增加，而且还增加了服务的响应时间，这是因为需要具有两个处理器转换。因此，需要提供减少与服务中断有关的处理器工作负荷的方法，以便缩短中断服务等待时间，并且比完全I/O处理器设计的成本要低。
因此，本发明的一个目的是提供一种在计算机系统中处理输入/输出(I/O)操作的改进的方法。
本发明的另一个目的是提供一种缩短与I/O操作有关的中断等待时间的方法。
本发明的再一个目的是提供一种成本低、且能很方便地与多总线系统配合的方法。
实现本发明的上述目的的计算机系统通常包括至少一个处理单元，与处理单元相连的存储器设备，提供中断源的多个I/O设备，以及将I/O设备与处理单元互连的装置，互连装置包括用于截取向处理单元传输的中断请求和处理中断请求的装置。处理单元可以采用第一系统总线与系统存储器相连，互连装置最好包括第二I/O总线，该第二I/O总线与I/O设备和总线桥接器相连，总线桥接器将I/O总线与系统总线相连。截取和处理中断的装置最好位于总线桥接器中或与总线桥接器相连，并且可以包括具有用于处理中断请求的pico码指令的存储装置或矩阵。然后通过中断控制逻辑对pico码指令调度，以便在定序器中执行指令。
本发明易于与多总线系统配合，即如果计算机系统包括与附加的中断源相连的第三总线，那么可以提供另一个总线桥接器，该总线桥接器具有截取从第二组中断源向处理单元传输的中断请求的装置。
通过以下对本发明的详细的描述，本发明的上述和其它目的、特征和优点将看得更清楚。
当结合以下附图阅读对实施例的详细描述以后，将会更好地理解本发明的目的、特征和优点。附图中：
图1是现有技术的计算机系统的框图；
图2是根据本发明的计算机系统的一个实施例的框图，该系统具有用总线桥接器服务中断请求的定序器；以及
图3是根据本发明的与处理逻辑请求的方法有关的流程图。
下面参照附图，特别是参照图2，图2是本发明的计算机系统的一个实施例30。计算机系统30通常包括一个或多个处理单元32a、32b和32c；系统存储器34(例如随机存取存储器即RAM)，处理单元用它来存储数据和程序指令程序指令；以及一个或多个外部输入/输出(I/O)设备36a、36b和36c，包括用户接口设备例如显示监视器、键盘、指针设备(鼠标)，一个或多个永久性存储设备(如硬盘、软盘或CD-ROM)，或局域网(LAN)适配器。象图1的现有技术系统那样，计算机系统30可以具有许多附加的部件，图中未示出，例如与调制解调器或打印机相连的串行和并行口，以及其它适配器或控制器，因此图示的实施例将不构成一种限制。处理单元32a、32b和32c每一个都可以类似地包括几部分，如处理器核心(包括各种寄存器和逻辑单元)，一个或多个高速缓冲存储器和总线接口。
处理单元32a、32b和32c通过系统总线38与系统存储器34相连，通过第一I/O总线40a、第一总线桥接器42a和第一定序器44a与I/O设备36a、36b和36c相连。第一总线桥接器42a提供I/O设备和系统总线38之间的接口，第一定序器44a提供处理来自各个I/O设备的中断请求的装置，这在以后进一步说明。第一I/O总线40a可以是任何适合的总线结构，包括但不限于ISA、EISA或PCI。也可以为不同的系统设备提供其它装置(未示出)，以便相互联系，如DMA通道。
除了常规的功能，第一总线桥接器42a用于为每个中断源存储预置的pico码序列。pico码序列可以取适合于执行I/O读、I/O写和简单的比较条件(例如“小于”、“等于”或“大于”)的任何形式。这些基本功能是处理来自基本设备适配器的中断所需要的。pico码序列可用汇编语言来编写，或可用带小型编辑程序(只有很少的指令支持)的“C”代码构成。每个中断源(可以包括例行程序或特定的编程中断)的pico码被存储在矩阵46a中，并通过中断控制逻辑调度，以便在第一定序器44a中执行。第一定序器44a与任何总线设备中的总线定序器类似。它必须能够执行I/O读和I/O写。最好还能处理基本的比较指令。下面的例子是针对LAN适配器的，其中出现“传输完成”中断。出现中断以后，适当的pico码序列被装入第一定序器44a并起动。pico码首先读适配器主状态寄存器。读出值与“传输完成”状态的掩码进行比较，如果二者不相同(“否”)，那么该值与可以被处理的其它中断进行比较，否则，把信息打包，并将其送至主机处理。如果原掩码比较的结果为“是”，那么定序器本身将处理中断。接下来它读适配器的传输状态寄存器，并将读出值与“无错误完成”状态的掩码进行比较，如果二者相同(“是”)，那么定序器写适配器，指示它从队列中取得下一次传输。如果掩码比较的结果是“否”，那么在适配器停止传输处理(I/O写)。对错误信息打包，然后送至主机做进一步处理。
pico码可以询问中断和在不中断任何处理单元32a、32b和32c的情况下处理中断。如果pico码发现未被编程处理的中断，那么它可以将该中断送至适当的处理器进行处理。以这种方式，pico码只需支持正常的中断，这样就能使矩阵的规模很小。例如，利用通信适配器，“接收”和“传输完成”中断信号可以在pico码中被寻址，但是异常情况将直接送至主处理器，只有pico码的值是初始硬件状态询问。当然，可以提供更大的矩阵来复盖任何或所有可能的中断，包括异常情况。此外，即使在将被服务的中断不能由pico码处理的情况下，定序器也仍可以将信息集中在存储器区中，供主CPU处理，将CPU从必须执行I/O读卸载，完成I/O读是很慢的，主CPU周期等待时间很长。
本发明易于用在多总线系统。例如，采用第二I/O总线40b、第二总线桥接器42b、第二定序器44b和第二pico码矩阵46b可以将其它中断源(即其它外部设备)与计算机系统30互连。相同的原则可以用于成排的总线结构。虽然为两个第二总线结构示出了分开的pico码矩阵，但是本领域的一般技术人员将理解可以另外提供一个单一的pico码矩阵，供系统中的所有总线桥接器使用。此外，虽然所示的pico码矩阵是与总线桥接器分开的，但是它们也可以很容易地包括在总线桥接器中，并且定序器可以类似地包括在集成的总线桥接器中。
通过参看图3，可以进一步理解本发明。首先，计算机系统(即处理单元)开始执行程序，即操作系统或用户应用程序(50)。在执行程序期间，某一外部设备发出一个中断请求(52)。这一请求被总线桥接器检测到(54)，即在到达相关的处理单元之前被截获。然后总线桥接器检验该中断，确定它是否落入能够被预置的pico码处理的一个预定的中断分类范围(56)。如果是的话，则调度适合的pico码，以便在定序器中执行，处理该中断(58)，而不必干扰处理单元中当前的处理。如果否的话，则将该中断送至适合的处理单元(60)，该处理单元暂停当前的处理，以便处理该中断(62)。对每个中断请求重复该过程。
上述设计和方法使得计算机系统30以更快的速度运行，更易于装配需要缩短中断等待时间的适配器卡和其它设备，还具有其它的使整体性能更快的特征(如更大和更复杂的高速缓冲存储器)。与需要附加的中断或主处理器以外的I/O处理器的现有技术相比，本发明以降低的成本实现了缩短中断服务等待时间的目的。
虽然以上结合具体的实施例对本发明进行了描述，但这一切不构成对本发明的限制。对本领域的一般技术人员来说，参照本发明的描述很容易做出各种改进。这些改进都将落入本发明的精神和范围之中。

Claims (9)

1.一种处理计算机系统中的中断请求的方法，该计算机系统具有一个或多个与系统总线相连的处理单元，和一个或多个与I/O总线相连的输入/输出(I/O)设备，总线桥接器将系统与I/O总线互连，所述方法包括以下步骤：
提供具有用于处理一个或多个中断请求的pico码指令的存储设备，该存储设备与总线桥接器相连；
用总线桥接器检测中断请求；以及
用pico码指令处理中断请求。
2.根据权利要求1的方法，其特征在于中断请求可以是不被pico码指令复盖的一类别，所述方法进一步包括以下步骤：
确定中断请求是否在由pico码指令复盖的类别中，如果不是，则向处理单元输送该中断请求，以便进行处理。
3.根据权利要求1的方法，其特征在于计算机系统还包括与总线桥接器相连的定序器，所述方法进一步包括调度pico码指令，以便在定序器中执行指令的步骤。
4.一种计算机系统包括：
至少一个处理单元；
与所述处理单元相连的存储器设备；
提供中断源的多个I/O设备；以及
将所述I/O设备与所述处理单元互连的装置，所述互连装置包括用于截取向所述处理单元传输的中断请求和处理所述中断请求的装置。
5.根据权利要求4的计算机系统，其特征在于
所述处理单元采用第一总线与所述存储器设备相连；以及
所述互连装置包括与所述I/O设备相连的第二总线，和将所述第一总线与所述第二总线相连的总线桥接器。
6.根据权利要求4的计算机系统，其特征在于所述互连装置包括具有用于处理所述中断请求的pico码指令的存储器矩阵。
7.根据权利要求5的计算机系统，其特征在于所述总线桥接器与具有用于处理所述中断请求的pico码指令的存储器矩阵相连。
8.根据权利要求5的计算机系统，其特征在于所述I/O设备构成第一组I/O设备，所述总线桥接器包括仅处理来自所述第一组I/O设备的中断的所述中断处理装置，该系统进一步包括：
第二组I/O设备；
与所述第二组I/O设备相连的第三总线；以及
将所述第一总线与所述第三总线相连的另一总线桥接器，所述另一总线桥接器包括附加装置，用于截取从所述第二组I/O设备向所述处理单元传输的中断请求和处理来自所述第二组I/O设备的所述中断请求。
9.根据权利要求6的计算机系统，其特征在于所述总线桥接器包括执行所述pico码指令的定序器。
CN98105509A 1997-03-28 1998-03-06 采用带有pico码的智能桥接器改进中断响应的系统和方法 Expired - Fee Related CN1099080C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/826,032 US5953535A (en) 1997-03-28 1997-03-28 Using intelligent bus bridges with pico-code to service interrupts and improve interrupt response
US826032 1997-03-28

Publications (2)

Publication Number Publication Date
CN1195140A true CN1195140A (zh) 1998-10-07
CN1099080C CN1099080C (zh) 2003-01-15

Family

ID=25245521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98105509A Expired - Fee Related CN1099080C (zh) 1997-03-28 1998-03-06 采用带有pico码的智能桥接器改进中断响应的系统和方法

Country Status (7)

Country Link
US (1) US5953535A (zh)
JP (1) JP3417463B2 (zh)
KR (1) KR100300896B1 (zh)
CN (1) CN1099080C (zh)
MY (1) MY116719A (zh)
SG (1) SG89253A1 (zh)
TW (1) TW380226B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257943B (zh) * 2006-11-27 2016-09-14 英特尔公司 集中式中断控制器
CN106020961A (zh) * 2016-05-30 2016-10-12 天津国芯科技有限公司 一种可以提高系统效率的交叉触发装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5848279A (en) * 1996-12-27 1998-12-08 Intel Corporation Mechanism for delivering interrupt messages
US6499050B1 (en) * 1998-06-09 2002-12-24 Advanced Micro Devices, Inc. Means used to allow driver software to select most appropriate execution context dynamically
KR100329780B1 (ko) * 1999-12-30 2002-03-25 박종섭 인터럽트 응답 시간을 줄인 인터럽트 처리 장치
US20050283554A1 (en) * 2004-06-22 2005-12-22 General Electric Company Computer system and method for queuing interrupt messages in a device coupled to a parallel communication bus
JP4554402B2 (ja) * 2005-03-11 2010-09-29 富士通セミコンダクター株式会社 割り込みコントローラを内蔵するマイクロコンピュータ
NO328038B1 (no) * 2007-06-01 2009-11-16 Freebit As Forbedret oreenhet
CN102521190A (zh) * 2011-12-19 2012-06-27 中国科学院自动化研究所 一种应用于实时数据处理的多级总线系统
CN107402896B (zh) * 2016-05-20 2020-12-08 阿里巴巴集团控股有限公司 计算设备间桥接的方法、装置及系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274795A (en) * 1989-08-18 1993-12-28 Schlumberger Technology Corporation Peripheral I/O bus and programmable bus interface for computer data acquisition
US5261107A (en) * 1989-11-03 1993-11-09 International Business Machines Corp. Programable interrupt controller
US5495615A (en) * 1990-12-21 1996-02-27 Intel Corp Multiprocessor interrupt controller with remote reading of interrupt control registers
US5555420A (en) * 1990-12-21 1996-09-10 Intel Corporation Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management
US5473763A (en) * 1993-08-02 1995-12-05 Advanced Micro Devices, Inc. Interrupt vector method and apparatus
US5446869A (en) * 1993-12-30 1995-08-29 International Business Machines Corporation Configuration and RAM/ROM control of PCI extension card residing on MCA adapter card
US5568649A (en) * 1994-05-31 1996-10-22 Advanced Micro Devices Interrupt cascading and priority configuration for a symmetrical multiprocessing system
US5530891A (en) * 1994-05-31 1996-06-25 Advanced Micro Devices System management interrupt mechanism within a symmetrical multiprocessing system
US5555430A (en) * 1994-05-31 1996-09-10 Advanced Micro Devices Interrupt control architecture for symmetrical multiprocessing system
US5548730A (en) * 1994-09-20 1996-08-20 Intel Corporation Intelligent bus bridge for input/output subsystems in a computer system
US5553293A (en) * 1994-12-09 1996-09-03 International Business Machines Corporation Interprocessor interrupt processing system
US5727227A (en) * 1995-11-20 1998-03-10 Advanced Micro Devices Interrupt coprocessor configured to process interrupts in a computer system
US5751975A (en) * 1995-12-28 1998-05-12 Intel Corporation Method and apparatus for interfacing a device compliant to a first bus protocol to an external bus having a second bus protocol and for providing virtual functions through a multi-function intelligent bridge
US5761461A (en) * 1996-12-13 1998-06-02 International Business Machines Corporation Method and system for preventing peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data processing system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257943B (zh) * 2006-11-27 2016-09-14 英特尔公司 集中式中断控制器
CN106020961A (zh) * 2016-05-30 2016-10-12 天津国芯科技有限公司 一种可以提高系统效率的交叉触发装置

Also Published As

Publication number Publication date
TW380226B (en) 2000-01-21
JP3417463B2 (ja) 2003-06-16
US5953535A (en) 1999-09-14
SG89253A1 (en) 2002-06-18
KR19980079572A (ko) 1998-11-25
CN1099080C (zh) 2003-01-15
KR100300896B1 (ko) 2001-09-03
JPH10283304A (ja) 1998-10-23
MY116719A (en) 2004-03-31

Similar Documents

Publication Publication Date Title
US5249279A (en) Method for controlling disk array operations by receiving logical disk requests and translating the requests to multiple physical disk specific commands
US6505268B1 (en) Data distribution in a disk array
US4493034A (en) Apparatus and method for an operating system supervisor in a data processing system
US5530845A (en) Storage control subsystem implemented with an application program on a computer
US5592648A (en) Method for developing physical disk drive specific commands from logical disk access commands for use in a disk array
US6131145A (en) Information processing unit and method for controlling a hierarchical cache utilizing indicator bits to control content of prefetching operations
US6046752A (en) Peer-to-peer parallel processing graphics accelerator
US6021458A (en) Method and apparatus for handling multiple level-triggered and edge-triggered interrupts
US6996821B1 (en) Data processing systems and method for batching tasks of the same type in an instruction cache
US6185652B1 (en) Interrupt mechanism on NorthBay
KR100501289B1 (ko) 입력/출력 서브-프로세서와의 비동기 인터페이스를 통한 입력/출력 성능 개선 방법
US5325536A (en) Linking microprocessor interrupts arranged by processing requirements into separate queues into one interrupt processing routine for execution as one routine
US5530875A (en) Grouping of interrupt sources for efficiency on the fly
US5010482A (en) Multi-event mechanism for queuing happened events for a large data processing system
US5410709A (en) Mechanism for rerouting and dispatching interrupts in a hybrid system environment
KR100463987B1 (ko) 공통처리알고리즘을이용한다수의큐핸들링방법및장치
CN1099080C (zh) 采用带有pico码的智能桥接器改进中断响应的系统和方法
EP0387871B1 (en) Extended memory address control system
US5790887A (en) Method and apparatus for processing programmed input/output (PIO) operations in a computer system
US6356969B1 (en) Methods and apparatus for using interrupt score boarding with intelligent peripheral device
US5850558A (en) System and method for referencing interrupt request information in a programmable interrupt controller
US6518973B1 (en) Method, system, and computer program product for efficient buffer level management of memory-buffered graphics data
US5894578A (en) System and method for using random access memory in a programmable interrupt controller
US6675238B1 (en) Each of a plurality of descriptors having a completion indicator and being stored in a cache memory of an input/output processor
JPS623361A (ja) ステ−タス通報方式

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030115