CN1183678A - 确定维特比同步计算电路中的度量数值阈值的方法和装置 - Google Patents

确定维特比同步计算电路中的度量数值阈值的方法和装置 Download PDF

Info

Publication number
CN1183678A
CN1183678A CN97121188A CN97121188A CN1183678A CN 1183678 A CN1183678 A CN 1183678A CN 97121188 A CN97121188 A CN 97121188A CN 97121188 A CN97121188 A CN 97121188A CN 1183678 A CN1183678 A CN 1183678A
Authority
CN
China
Prior art keywords
code rate
viterbi
value threshold
metric
viterbi decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97121188A
Other languages
English (en)
Other versions
CN1126253C (zh
Inventor
阿座上裕史
浜田胜浩
林芳和
长谷川敬
大本纪顕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1183678A publication Critical patent/CN1183678A/zh
Application granted granted Critical
Publication of CN1126253C publication Critical patent/CN1126253C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/33—Synchronisation based on error coding or decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种用于确定在维特比同步计算电路中使用的度量数值阈的方法和装置,包括一个第一编码速率设定单元设定一个需要对其鉴别度量数值阈的编码速率,和一个第二编码速率设定单元设定一个与第一编码速率设定单元设定的编码速率不同的编码速率。一个度量数值阈设定单元在同步/非同步监示器监测维特比解码器的同步/非同步状态的情况下从最大度量数值阈逐渐降低数值以便求出维特比解码器不完全同步的最小度量数值阈即用来判决不同步性的极限。

Description

确定维特比同步计算电路中的度量数值阈值的方法和装置
本发明涉及使用于诸如数字卫星广播信号一类的信号解码中的维特比(Viterbi)解码器，尤其涉及用于确定其维特比同步计算电路中的度量数值的阈值的方法和装置。
目前，维特比算法常被用在数字通信系统中将卷积编码的信号解码成纠错码格式。
一个维特比司步计算电路被并在使用维特比算法对信号解码的维特比解码器中，并判决用于解码的编码速率是不是和用于对发射信号编码的编码速率相一致。
图2示出维特比解码器中的维特比同步计算电路的结构。
一个维特比同步计算电路25包括一个度量数值计算器21，一个度量数值阈存储器22，以及一个同步判决单元24。
度量数值计算器21的输入信号是一个包括了使用收缩码即扩充的卷积码编码的源数据的信号(下文称为卷积编码信号)。度量数值计算器21算出在当前的度量数值测量时间期间输入到维特比同步计算电路的信号的一个通路度量正常化的具体数字(下文称为度量数值)。
度量数值阈设定单元20为每个预定的多收缩编码速率(下文称为独立编码速率)设定一个度量数值阈值(下文称为度量数值阈)。如何确定设定值稍后再说明。度量数值阈设定单元20把每一个根据独立编码速率确定的度量数值阈存储在度量数值阈存储器22中。
下一步，由同步计算单元21算出的度量数值与度量数值阈存储器22中所存储的多个度量数值阈相比较。在比较的基础上，同步判决单元24确定维特比解码器是不是同步。更具体地说，是判决用于解码的编码速率是不是和用于对发射信号编码的同一个编码速率。
如果：
度量数值＜度量数值阈，
维特比解码器的解码被判定为同步于输入的卷积编码信号，并且同步判决单元24输出一个同步信号。
如果：
度量数值＞度量数值阈，
维特比解码器的解码被判定为不同步于输入的卷积编码信号，并且同步判决单元24输出一个不同步信号。当解码被判定为不同步时，维特比同步计算电路25选择度量数值阈存储器22中所存储的另一编码速率的度量数值阈，并将它与度量数值计算器21以度量数值形式算出的下一个输入信号再进行比较。
重复这一操作过程，直到维特比解码被判为同步为止。这样，维特比同步计算电路25就确定出了维特比解码是同步还是不同步。
用于对输入信号卷积编码的编码速率也能根据从度量数值阈存储器22选出的度量数值阈确定。
现有技术维特比同步计算电路25中使用的度量数值阈通过度量数值阈确定装置确定如下。
图3示出一个度量数值阈确定装置的方框图，用于确定现有技术维特比同步计算电路25中使用的度量数值阈。常规的度量数值阈确定装置包括一个卷积编码器13，一个维特比解码器17，一个用于给卷积编码器13和维特比解码器17设定编码速率的编码速率设定单元31，一个用于输出源数据的源数据输出单元11，一个用于设定Eb/No(表示每比特能量/噪声功率密度)的Eb/No设定单元14，一个用于监测同步/非同步状态的同步/非同步监示器18，一个用于设定度量数值测量时间的度量数值测量时间设定单元15，一个用于设定度量数值阈的度量数值阈设定单元20，以及一个用于监测度量数值的度量数值监示器19。维特比同步计算电路25包括在维特比解码器17中。维比特解码器17使用利用了编码速率设定单元31设定的编码速率的(与卷积编码器13中设定的编码速率一样的编码速率)维特比算法对信号解码。
对各个编码速率的度量数值阈(可能被要求存储在图2所示的度量数值阈存储器22中)由图3所示的度量数值阈确定装置确定。
下一步说明现有技术中确定度量数值阈的过程。
编码速率设定单元31设定一个使用于发射源数据的编码速率送到卷积编码器13和维特比解码器17。从源数据输出单元11输出的源数据被卷积编码器13使用编码速率设定单元31设定的编码速率卷积编码。Eb/No设定单元将一个带有特定Eb/No电平的噪声加到卷积编码器13的输出信号上，并将它输出到维特比解码器17。度量阈值监示器19测量度量数值，同时度量数值测量时间设定单元15改变度量数值测量时间。然后，同步/非同步监示器18监测同步/非同步状态。
当解码同步时，由度量数值监示器19测得的度量数值M的分布4a集聚在一个小区域的小数值附近，如图4A所示。这个分布也可以是首先分散开，但随着度量数值测量时间的延长，它将稳定下来。度量数值分布中的最大值假定为M1。
被Eb/No设定单元故意改变了卷积编码信号的输出顺序或者故意恶化了Eb/No的信号然后输入到维特比解码器17。信号经过这种操作后的维特比解码变为不同步，并且由度量数值监示器19在不同步状态下测得的度量数值M均超过图4A中的数值。其分布4b将如图4B所示。这个度量数值分布的最小值假定为M2。
图4C是图4A和4B中的度量数值分布4a和4b的综合。
当在一个特定的度量数值测量时间期间测得的同步和不同步状态下的度量数值M不重叠，并且各自分布成如图4C所示时，度量数值测量时间可被判定为有效。数值M1到M2即分开分布的同步和非同步状态之间的数值则被选定为度量数值阈。对于每一个编码速率的度量数值阈均按照上面的过程确定。
但是，现有技术不考虑和用于其他编码速率的度量数值的关系。因而，当所发射的信号使用不同于维特比解码器17中设定的编码速率卷积编码时，通过对该信号解码所生成的度量数值M可能表现为分布4×6。具体地说，用于不同步状态的最小度量数值可能掉到用于同步状态的最大度量数值M1以下。因此，同步和不同步状态的度量数值不再分离开：它们重叠起来，破坏了确定适当的度量数值阈。
本发明提供一种用于确定在维特比解码器(它对使用多个编码速率卷积编码的发射信号解码)的维特比同步计算电路中使用的度量数值阈的方法和装置。本发明的方法包括的步骤是：给维特比解码器设定用于发射信号的编码速率之一，使用不同于给维特比解码器设定的那个编码速率的诸用于发射信号的编码速率对信号进行卷积编码，使用维特比算法将借助各个所述编码速率卷积编码的每个信号解码，以及将通过维特比同步计算电路中的维特比解码得到的度量数值中的最小度量数值确定为对设定在维特比解码器的编码速率的度量数值阈。
图1是度量数值阈确定装置的一个方框图；
图2是维特比同步计算电路的一个方框图；
图3是现有技术度量数值阈确定装置的一个方框图；
图4A示出同步状态下的度量数值分布；
图4B示出不同步状态下的度量数值分布；
图4C示出同步和不同步状态下的度量数值分布；
图4D示出当两个分布重叠时同步和不同步状态下的度量数值分布；
图5A示出当信号被使用和用来进行卷积编码那个不同的编码速率解码时度量数值的分布；
图5B示出当使用多个编码速率卷积编码的信号被通过不同于那些用于编码的编码速率解码时度量数值的分布；
图5C示出当使用多编码速率卷积编码的信号被使用不同于那些用于编码的编码速率解码时度量数值的另一种分布；
图6A示出当使用一个编码速率卷积编码的信号被使用同一编码速率解码时度量数值的分布；
图6B示出度量数值阈的上、下极限。
第一示例性实施例
参照附图说明本发明的第一示例性实施例。
图1示出一种度量数值阈确定装置的方框图，用于确定给维特比解码器17中的维特比同步计算电路设定的度量数值阈。被赋予和图3所示现有技术同样数字代号的单元具有同样的功能。
度量数值阈确定装置包括一个源数据输出单元11，一个第二编码速率设定单元12，一个卷积编码器13，一个Eb/No设定单元14，一个第一编码速率设定单元16，一个维特比解码器17，一个度量数值测量时间设定单元15，一个度量数值监示器19，一个同步/非同步监示器18，以及一个度量数值阈设定单元20。
由源数据输出单元11输出的源数据是和卫星广播中发射的数据相同的数据，并被输出到卷积编码器13。卷积编码器13使用第二编码速率设定单元12设定的一个编码速率对源数据进行卷积编码。在加上由Eb/No设定单元14设定的特定Eb/No噪声电平之后，维特比解码器17接收来自卷积编码器13的输出信号。维特比解码器17借助第一编码速率设定单元16设定的编码速率使用维特比算法将Eb/No设定单元14的输出信号解码。度量数值监示器19在整个由度量数值测量时间设定单元15设定的度量数值测量时间期间一直监测维特比解码器17生成的度量数值。
下一步，说明一种用于在上述结构中对各个编码速率确定度量数值阈的一种方法。
本发明的方法通过参照例如卷积编码器13在发射侧使用5种编码速率：a，b，c，d，e对源数据进行卷积编码并发射，并且维特比解码器17在接收侧对发射的数字信号解码的情形说明。
度量数值阈按照下面在维特比解码器17使用编码速率a对信号解码时的过程来确定。
第一编码速率设定单元16给维特比解码器17设定编码速率a。另一方面，第二编码速率设定单元12则给卷积编码器13设定一个和第一编码速率设定单元16所设定的那个不同的编码速率，例如说编码速率b。卷积编码器13使用第二编码速率设定单元12设定的编码速率b对源数据输出单元11输出的源数据编码。Eb/No设定单元14将卷积编码器13的输出信号的Eb/No电平设定到维特比同步Eb/No电平的极限即维特比解码的临界极限。因而，Eb/No设定单元14向卷积编码器13的输出添加一个噪声码，使得输出的Eb/No电平达到用维特比算法能够解码的维特比同步Eb/No电平的极限，随后将它输入到维特比解码器17。度量数值测量时间设定单元15将度量数值测量时间设定到度量数值完全稳定下来的一个数值(例如说1ms)。度量数值监示器19监测维特比同步计算电路算出的度量数值。
当使用编码速率b卷积编码的信号被接收并被使用借助编码速率a的维特比算法解码时，它被确定为不同步。
图5A示出当使用编码速率b卷积编码的信号被使用借助编码速率a的维特比算法解码时度量数值M的分布5ab。分布5ab示出不同步状态下的度量数值分布，其最小值假定为M2ab。
用同一方法，第一编码速率设定单元16仍然给维特比解码器17设定编码速率a，并且第二编码速率设定单元12给卷积编码器13设定一个与维特比解码器17中设定的那个不同的编码速率例如说编码速率c。这也会造成不同步。度量数值M的分布将如图5B中的5ac所示。然后，第一编码速率设定单元16仍然给维特比解码器17设定编码速率a，并且第二编码速率设定单元12给卷积编码器13设定与维特比中设定的那个不同的另一个编码速率，例如说依次为编码速率d和e。这样就得出如图5B中的5ad和5ae所示的分布。因此，通过度量数值监示器19测得的不对称度量数值表示出对各个编码速率的不同分布。
在图5B中，M2a是全体不对称度量数值分布5ab，5ac，5ad和5ae中的最小值。这是不对称状态下的临界度量数值，亦即度量数值阈。如上所述，度量数值阈M2a是在使用编码速率b，c，d和e卷积编码的信号被接收并被使用借助有编码速率a的维特比算法解码时得出的。于是，便确定出在维特比解码器17使用编码速率a对信号解码时的要用到的度量数值阈M2a。
用同样方法，确定出在维特比解码器17使用编码速率b，c，d和e解码时要用到的度量数值阈M2b，M2c，M2d和M2e。更具体地说，度量数值阈M2b，M2c，M2d和M2e可以在维特比解码17使用编码速率b对借助编码速率a，c，d和e卷积编码的信号解码时，在维特比解码器17使用编码速率c对借助编码速率a，b，d和e卷积编码的信号解码时，在维特比解码器17使用编码速率d对借助编码速率a，b，c，和e卷积编码的信号解码时，以及在维特比解码器17使用编码e对借助编码速率a，b，c和d卷积编码的信号解码时以同一方法为基础确定。图5c示出当维特比解码器17使用编码速率b对借助编码速率a，c，d和e卷积编码的信号解码时所得到的度量数值阈M2b。
度量数值阈设定单元20将所得到的对编码速率a，b，c，d和e的度量数值阈M2a，M2b，M2c，M2d和M2e存储在度量数值阈存储器22中。
如上所说，度量数值阈是给接收使用多编码速率卷积编码信号的接收机设定的。换句话说，给维特比解码器设定全部可能要被接收的编码速率，并且度量数值监示器19在维特比解码器17接收使用和维特比解码器17中设定的编码速率不同的编码速率卷积编码的发射信号时测量度量数值。每个度量数值阈可根据对各个被接收的可能编码速率测得的最小度量数值确定。
第二示例性实施例
第二示例性实施例也使用和第一示例性实施例同样的度量数值阈确定装置确定度量数值阈。
在第一示例性实施例中，度量数值阈根据通过度量数值监示器19得出的最小度量数值确定。在第二示例性实施例中，度量数值阈通过监测度量数值阈设定单元顺序设定的阈值输出到同步/非同步监示器18，从而判断同步/非同步状态的结果来确定。
参照与第一示例性实施例同一样的例子来说明操作过程。第一编码速率设定单元16给维特比解码器17设定编码速率a。第二编码速率设定单元12给卷积编码器13设定一个与第一编码速率设定单元16设定的那个编码速率不同的编码速率，例如说编码速率b。卷积编码器13使用第二编码速率设定单元12设定的编码速率b对源数据输出单元11输出的源数据卷积编码。Eb/No设定单元14将卷积编码器13的输出信号的Eb/No电平设定到维特比同步Eb/No电平的极限，即用于维特比解码的临界极限。因此，Eb/No设定单元14向卷积编码器13的输出添加一个噪声码，使得输出的Eb/No电平达到使用维特比算法能够解码的维特比同步Eb/No电平极限，随后将它输入到维特比解码器17中。度量数值测量时间设定单元15将度量数值测量时间设定到度量数值完全稳定下来的一个数值。度量数值监示器19监测维特比同步计算电路算出的度量数值。
然后度量数值阈设定单元20将度量数值阈值从最大值按序降到较低的数值。对于改变度量数值阈没有确定的方式。例如，度量数值阈也可从最小值按序变到较大的数值。同步/非同步监示器18在设定的度量数值阈被改变的情况下监测维特比解码器的同步/非同步状态。
当信号被使用不同于维特比解码中使用的那个的编码速率卷积编码时，维特比解码处于不同步状态，故同步/非同步监示器18可要求判决这种型式的解码不同步。因此，可用于肯定判决这种型式的解码的不同步性的度量数值阈就能确定出来了。于是，第二示例性实施例可以以度量数值监示器19测得的最小度量数值为基础，确定出最大的度量数值阈即用于判定不同步性的极限值。换句话说，度量数值阈可在接收使用编码速率b卷积编码的信号并使用具有编码速率a的维特比算法解码时得出。
用同样的方式，第一编码速率设定单元16仍然给维特比解码器17设定编码速率a，第二编码速率设定单元12给卷积编码器13设定一个不同于维特比解码器17中设定的那个的编码速率，例如说编码速率c。这也造成了不同步。最大度量数值阈，即用于判定不同步性的极限值可以根据度量数值监示器19测得的最小度量数值确定。换句话说，度量数值阈可在接收使用编码速率c卷积编码的信号并使用具有编码速率a的维特比算法解码时得出。然后，第一编码速率设定单元16仍然给维特比解码器17设定编码速率a，并且第二编码速率设定单元12给卷积编码器13，设定另一个不同于设定在维特比解码器17中的那个的编码速率，例如说依次为编码速率d和e。因此，在接收使用编码速率b，c，d和e卷积编码的信号并使用具有编码速率a的维特比算法解码时可得出诸度量数值阈。这些度量数值阈中的最小度量数值阈就是所要求的度量数值阈。
同样，度量数值阈可以在维特比解码器17使用编码速率b对使用编码速率a，c，d和e卷积编码的信号解码时，在维特比解码器17使用编码速率c对使用编码速率a，b，d和e卷积编码的信号解码时，在维特比解码器17使用编码速率d对使用编码速率a，b，c和e卷积编码的信号解码时，以及在维特比解码器17使用编码速率e对使用编码速率a，b，c，和d卷积编码的信号解码时根据同一方法确定。
当卷积编码的信号具有不同于维特比解码中使用的编码速率时，维特比解码处于不同步状态，因而同步/非同步监示器18可要求判决这种型式的解码不同步。从而，可确定出能用于肯定地判决这种型式的解码的不同步性的度量数值阈。于是，第二示例性实施例能确定出度量数值阈(用于判决不同步性的一个极限值)，此数值最好由度量数值设定单元20设定并能根据度量数值监示器19测得的最小度量数值确定。
第三示例性实施例
第三示例性实施例也使用和第一示例性实施例同一样的度量数值阈确定装置确定度量数值阈。
第一编码速率设定单元1设定一个可要求求出度量数值阈的编码速率给维特比解码器17。第二编码速率设定单元12设定一个与第一编码速率设定单元16设定的那个同样的编码速率给卷积编码器13。Eb/No设定单元将卷积编码器13的输出信号的Eb/No电平设定到维特比同步Eb/No电平的极限，即用于维特比解码的临界极限。因此，Eb/No设定单元14向卷积编码器13的输出添加一个噪声码，使得输出的Eb/No电平达到能用维特比算法解码的维特比同步Eb/No电平的极限，随后将它输入到维特比解码器17。度量数值测量时间设定单元15将度量数值测量时间设定到度量数值完全稳定下来的一个数值(例如说1ms)。
然后，度量数值阈设定单元20将度量数值阈值从最小值按序增加到较大的数值。对于改变度量数值阈没有确定的方式。例如，度量数值阈也可以从最大值按序变到较低的数值。
度量数值监示器19监测由维特比同步计算电路算出的度量数值。同步/非同步监示器18监测维特比解码器17解码的同步/非同步状态。当使用某一编码速率卷积编码的信号被使用具有同一编码速率的维特比算法解码时，维特比解码是同步的。因而，同步/非同步监示器能确定出最小度量数值阈(用于判决同步性的一个极限)用于判决编码和解码不是完全不同步的。
图6A示出当设定同一个编码速率a给卷积编码器13和维特比解码器17时，由度量数值监示器19测得的维特比解码器17中度量数值M的分布。最大的度量数值假定为M1a。用这一方法确定出的数值M1a假定为对编码速率a的度量数值阈的下极限。
此外，在第一和第二示例性实施例中对被接收的所有可能的每一个编码速率得到的度量数值阈假定为上极限。
根据上面的过程，对所有被接收的编码速率均算出度量数值阈的上极限和下极限，并且上下极限之间的一个特定特值最好是平均值就被确定为度量数值阈。
图6B示出在使用编码速率a时在同步状态下度量数值M的一个分布61，在不同步状态下的一个分布62，以及上极限值M2a，下极限值M1a和度量数值阈的平均值M3a＝(M1a+M2a)。
如上算出的对所有编码速率的度量数值阈均存储在度量数值阈存储器22中，以便控制维特比同步计算电路。
在第三示例性实施例中，说明了如何通过给度量数值阈设定单元22设定一个数值来判决同步性/不同步性。但是，很明显，度量数值阈也可像在第一示例性实施例一样由所测得的度量数值的分布确定。
如上所述，本发明提供一种维特比同步计算电路，甚至在输入信号使用了两个或两个以上编码速率时也能正确判决同步和不同步状态。
本发明的说明使用了先决条件，即当度量数值大于度量数值阈时维特比同步计算电路判决解码不同步，当度量数值小于度量数值阈时判决解码同步。显而易见的是，上述关系可以用其他方式规定。可以按照设计政策的要求改变。
因此，本文所叙述的优选实施例是说明性的而不是限制性的，所附权利要求书指出的发明范围以及所有落在权利要求书含义之内的变形被定为包含于其中。

Claims (11)

1.一种用于确定维特比解码器的维特比同步计算电路中使用的度量数值阈的方法(维特比解码器接收并将使用多个编码速率卷积编码的发射信号解码)，包括的步骤是：
设定用于发射信号的诸编码速率之一给维特比解码器；
使用不同于给所述维特比解码器设定的编码速率的所述用于发射信号的诸编码速率对信号进行卷积编码；
使用维特比算法对使用各所述诸编码速率卷积编码的每一个信号解码；以及
确定从所述解码得出的诸度量数值中的最小度量数值为对所述维特比解码器中设定的编码速率的度量数值阈。
2.一种用于确定在维特比解码器的维特比同步计算电路中使用的度量数值阈的方法(维特比解码器接收并将使用多个编码速率卷积编码的发射信号解码)，包括的步骤是：
设定用于发射信号的诸编码速率之一给维特比解码器；
使用不同于给所述维特比解码器设定的编码速率的所述用于发射信号的诸编码速率对信号进行卷积编码；
使用维特比算法对使用各所述诸编码速率卷积编码的每一个信号解码；
由度量数值阈设定单元按序设定度量数值阈；
由同步判决单元判决同步和不同步状态；以及
确定被所述同步判决单元判决为不同步的每一个最小度量数值为对设定给所述维特比解码器的编码速率的度量数值阈。
3.一种用于确定用在维特比解码器的维特比同步计算电路中的度量数值阈的方法，维特比解码器接收并将使用多个编码速率卷积编码的发射信号解码，包括的步骤是：
设定用于发射信号的诸编码速率之一给维特比解码器；
使用不同于给所述维特比解码器设定的编码速率的所述用于发射信号的诸编码速率对信号进行卷积编码；
使用维特比算法对使用各所述诸编码速率卷积编码的每一个信号解码。
确定由所述解码得出的度量数值中的最小度量数值为对所述维特比解码器中设定的编码速率的度量数值阈的上极限；
设定用于发射信号的诸编码速率之一给维特比解码器；
使用给所述维特比解码器设定的编码速率对信号进行卷积编码；
使用维特比算法对使用所述编码速率卷积编码的信号解码；
确定在维特比解码中由维特比同步计算电路测得的度量数值中的最大度量数值为对所述维特比解码器中设定的编码速率的度量数值阈的下极限；以及
确定所述上极限和所述下极限之间一个度量数值为度量数值阈。
4.一种用于确定在维特比解码器的维特比同步计算电路中使用的度量数值阈的方法，维特比解码器接收并将使用多个编码速率卷积编码的发射信号解码，包括的步骤是：
设定用于发射信号的诸编码速率之一给维特比解码器；
使用不同于设定给所述维特比解码器的编码速率的所述用于发射信号的诸编码速率将信号卷积编码；
使用维特比算法对使用各所述诸编码速率卷积编码的每个信号解码；
通过度量数值阈设定单元按序设定度量数值阈；
通过同步判决单元判决同步和不同步状态；
确定所述同步判决单元判决为不同步的最小度量数值阈为对设定给所述维特比解码器的编码速率的度量数值阈的上极限；
设定用于发射信号的所述诸编码速率之一给维特比解码器；
使用设定给所述维特比解码器的编码速率将发射信号卷积编码；
使用维特比算法将使用所述编码速率卷积编码的信号解码；
确定在维特比解码中由维特比同步计算电路测得的度量数值中的最大度量数值为对设定给所述维特比解码器的编码速率的度量数值阈的下极限；以及
确定在所述上极限和下极限之间的度量数值为度量数值阈。
5.根据权利要求3或4规定的用于确定在维特比同步判决电路中使用的度量数值阈的方法，其中所述上极限和所述下极限的平均值被确定为度量数值阈。
6.根据权利要求1规定的用于确定在维特比同步判决电路中使用的度量数值阈的方法，其中向所述卷积编码的信号添加噪声达到维特比同步Eb/No电平的极限并把它输出给维特比解码器的步骤系在使用不同于设定给所述维特比解码器的编码速率的所述用于发射信号的诸编码速率对每一个发射信号卷积编码的所述步骤之后加进去的。
7.根据权利要求2规定的用于确定在维特比同步判决电路中使用的度量数值阈的方法，其中向所述卷积编码的信号添加噪声达到维特比同步Eb/No电平的极限并将它输出给所述维特比解码器的步骤系在使用不同于设定给所述维特比解码器的编码速率的所述用于发射信号的诸编码速率对每一个发射信号卷积编码的所述步骤之后加进去的。
8.根据权利要求3规定的用于确定在维特比同步判决电路中使用的度量数值阈的方法，其中向所述卷积编码的信号添加噪声达到维特比同步Eb/No电平的极限并将它输出给所述维特比解码器的步骤系在使用不同于设定给所述维特比解码器的编码速率的所述用于发射信号的诸编码速率对每一个发射信号卷积编码的所述步骤之后加进去的。
9.一种用于维特比同步计算电路的度量数值阈确定装置，包括：
源数据输出部件，用于输出和发射数据同样的数据；
第二编码速率设定部件，用于设定一个编码速率；
卷积编码部件，用于使用所述第二编码速率设定部件设定的编码速率对所述源数据输出部件的输出卷积编码；
Eb/No设定部件，用于向所述卷积编码部件的输出添加一个特定的Eb/No电平；
维特比解码部件，用于使用维特比算法对所述Eb/No设定部件的输出解码；
度量数值测量时间设定部件，用于给所述维特比解码部件设定度量数值测量时间；
第一编码速率设定部件，用于给所述维特比解码部件设定一个编码速率；
度量数值阈设定部件，用于给所述维特比解码部件设定度量数值阈；
度量数值监示部件，用于监测所述维特比解码部件输出的度量数值，以及
同步和不同步状态监示部件，用于监测所述维特比解码部件的输出的同步和不同步状态；
10.根据权利要求8规定的度量数值阈确定装置，其中所述第一编码速率设定部件和所述第二编码速率设定部件设定互不相同的编码速率。
11.根据权利要求8规定的度量数值阈确定装置，其中所述Eb/No设定部件将所述卷积编码部件的输出信号的Eb/No电平修改到维特比同步Eb/No电平的极限即用于维特比解码的临界极限。
CN97121188A 1996-10-25 1997-10-24 确定维特比同步计算电路中的度量数值阈值的方法和装置 Expired - Fee Related CN1126253C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP283621/96 1996-10-25
JP283621/1996 1996-10-25
JP28362196 1996-10-25

Publications (2)

Publication Number Publication Date
CN1183678A true CN1183678A (zh) 1998-06-03
CN1126253C CN1126253C (zh) 2003-10-29

Family

ID=17667891

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97121188A Expired - Fee Related CN1126253C (zh) 1996-10-25 1997-10-24 确定维特比同步计算电路中的度量数值阈值的方法和装置

Country Status (5)

Country Link
US (1) US6092234A (zh)
EP (1) EP0838906A3 (zh)
KR (1) KR100355761B1 (zh)
CN (1) CN1126253C (zh)
SG (1) SG71054A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656594B (zh) * 2009-09-23 2012-10-24 北京海尔集成电路设计有限公司 一种删除型卷积码的支路同步方法及其设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6253347B1 (en) * 1997-11-05 2001-06-26 Hitachi America, Ltd. Automatic synchronization circuit for trellis decoder
JP4029498B2 (ja) * 1998-10-22 2008-01-09 ソニー株式会社 ビタビ検出方法並びにビタビ検出装置
WO2003023949A1 (en) * 2001-09-08 2003-03-20 Bermai, Inc. State metric rescaling for viterbi decoding
TW569549B (en) * 2002-10-25 2004-01-01 Benq Corp Branch metric generator for Viterbi decoder

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872432A (en) * 1974-04-10 1975-03-18 Itt Synchronization circuit for a viterbi decoder
US4578800A (en) * 1982-07-12 1986-03-25 Yutaka Yasuda Synchronization circuit for a Viterbi decoder
GB8327084D0 (en) * 1983-10-11 1983-11-09 Gordon J Error correction decoder apparatus
US4932029A (en) * 1987-07-24 1990-06-05 Ant Nachrichtentechnik Gmbh Method and apparatus for correcting errors in convolutional code signals
US5050191A (en) * 1989-10-24 1991-09-17 Hughes Aircraft Company Synchronization detector using path metric and branch metric values of a Viterbi decoder
JP2768621B2 (ja) * 1993-06-25 1998-06-25 沖電気工業株式会社 分散送信される畳み込み符号の復号装置
ZA947317B (en) * 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
JP2605641B2 (ja) * 1994-11-14 1997-04-30 日本電気株式会社 可変ビットレート判別方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656594B (zh) * 2009-09-23 2012-10-24 北京海尔集成电路设计有限公司 一种删除型卷积码的支路同步方法及其设备

Also Published As

Publication number Publication date
KR100355761B1 (ko) 2002-11-18
CN1126253C (zh) 2003-10-29
SG71054A1 (en) 2000-03-21
US6092234A (en) 2000-07-18
KR19980033173A (ko) 1998-07-25
EP0838906A2 (en) 1998-04-29
EP0838906A3 (en) 2004-10-13

Similar Documents

Publication Publication Date Title
CN1133277C (zh) 通信系统中具有串行级联结构的编码器/解码器
KR101678053B1 (ko) 반도체 장치 및 이의 복호 방법
CN1191684C (zh) 利用块编码器将输入数据块编码的方法
CN1154237C (zh) 编码/解码装置及编码/解码方法
CN1126268C (zh) 编码数字信息信号的方法和装置
CN1227816C (zh) 有效的格子结构状态量度归一化
CN1065096C (zh) 在可变比特速率通信中用于检测比特速率的方法装置
AU2014227460B2 (en) Maximal transition hamming codes
CN1275264A (zh) 在信道编码器的输入级中插入先前已知比特的装置和方法
CN101060481A (zh) 一种Turbo码传输块的分段方法
CN1756090A (zh) 信道编码装置和方法
CN1278637A (zh) 编码信号的方法
CN1126253C (zh) 确定维特比同步计算电路中的度量数值阈值的方法和装置
CN1871864A (zh) 重传语音编码数据的方法
CN113507289B (zh) 一种编码器、解码器及码字生成方法
CN1465157A (zh) 发送装置和接收装置
CN100345389C (zh) 用于检测turbo解码器的传输率的装置和方法
CN1153397C (zh) 无线电通信系统中的比特检测方法
CN1076554C (zh) 由发送器传送到接收器时数字的位数据流的错误识别方法
KR100753087B1 (ko) 적응 채널 인코더 및 디코더를 구비하는 전송 시스템, 및이 시스템의 운영 방법
CN1183687C (zh) Turbo码编码器及编码方法
CN1147169C (zh) 用于Turbo码的解码方法和解码器
CN1222170C (zh) 用于提高码率的块编码/解码方法和设备
CN112073071A (zh) 卷积码的编码、译码及信号传输方法
CN1856939A (zh) 输入控制装置及输入控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1036530

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031029

Termination date: 20091124