CN118151859A - 存储器控制方法、存储器存储装置及存储器控制器 - Google Patents

存储器控制方法、存储器存储装置及存储器控制器 Download PDF

Info

Publication number
CN118151859A
CN118151859A CN202410361145.8A CN202410361145A CN118151859A CN 118151859 A CN118151859 A CN 118151859A CN 202410361145 A CN202410361145 A CN 202410361145A CN 118151859 A CN118151859 A CN 118151859A
Authority
CN
China
Prior art keywords
memory
instruction
write
data
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410361145.8A
Other languages
English (en)
Inventor
洪婉君
吴宗霖
朱启傲
彭崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Kaimeng Technology Co ltd
Original Assignee
Hefei Kaimeng Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Kaimeng Technology Co ltd filed Critical Hefei Kaimeng Technology Co ltd
Priority to CN202410361145.8A priority Critical patent/CN118151859A/zh
Publication of CN118151859A publication Critical patent/CN118151859A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种存储器控制方法、存储器存储装置及存储器控制器。所述方法包括：接收多笔写入指令及其对应的多笔写入数据；基于所述多笔写入指令及所述多笔写入数据生成指令位图，其中所述指令位图用于指示所述多笔写入数据是否属于所述多笔写入指令中的同一笔写入指令；根据所述指令位图执行垃圾回收操作；以及响应于完成所述垃圾回收操作，更新所述指令位图。

Description

存储器控制方法、存储器存储装置及存储器控制器
技术领域
本发明涉及一种存储器控制技术，尤其涉及一种存储器控制方法、存储器存储装置及存储器控制器。
背景技术
一般而言，存储器存储装置的垃圾回收(Garbage Collection，GC)机制，是通过将分散于多个实体区块中的有效数据集中收集至同一个实体区块中。正常情况下，当用户通过文件系统写入一文件时，存储器存储设备会接收到一笔连续的写入命令，并基于所述写入命令将所述文件写入存储器模块。另外，当用户读取所述文件时，也会读取相同的连续内容。
然而，在执行垃圾回收操作时，存储器存储装置往往会对数据的存储顺序和存储位置进行重新组合。据此，所述文件所存储的数据将不再连续，进而导致用户在读取所述文件时的读取性能下降的问题。请参照图1。图1是根据已知技术所示出的管理存储器模块的示意图。同一种颜色的数据为根据同一笔写入命令所写入的有效数据，由于存储器存储装置在执行垃圾回收操作时会将分散的数据进行重组，如图1所示，在垃圾回收操作的过程中，存储器存储装置将实体单元A中的有效数据以及实体单元B中的有效数据搬移至实体单元C，据此，破坏了原本连续的数据位置，从而降低存储器存储装置的读取性能。
发明内容
本发明的实施例提供一种存储器控制方法、存储器存储装置及存储器控制器，可改善因数据重组(垃圾回收操作)所造成的读取性能降低的问题。
本发明的实施例提供一种存储器控制方法，其中，用于存储器存储装置。存储器存储装置包括存储器控制器以及存储器模块。存储器模块包括多个实体单元。存储器控制方法包括：接收多笔写入指令及其对应的多笔写入数据；基于多笔写入指令及多笔写入数据生成指令位图，其中指令位图用于指示多笔写入数据是否属于多笔写入指令中的同一笔写入指令；根据指令位图执行垃圾回收操作；以及响应于完成垃圾回收操作，更新指令位图。
本发明的实施例另提供一种存储器存储装置，其包括连接接口、存储器模块及存储器控制器。存储器模块包括多个实体单元。存储器控制器连接连接接口与存储器模块。存储器控制器用以接收多笔写入指令及其对应的多笔写入数据。存储器控制器还用以基于多笔写入指令及多笔写入数据生成指令位图，其中指令位图用于指示多笔写入数据是否属于多笔写入指令中的同一笔写入指令。存储器控制器还用以根据指令位图执行垃圾回收操作。存储器控制器还用以响应于完成垃圾回收操作，更新指令位图。
本发明的实施例另提供一种存储器控制器，其中，用以控制存储器模块。存储器模块包括多个实体单元。存储器控制器包括主机接口、存储器接口以及存储器控制电路。主机接口用以连接至主机系统。存储器接口用以连接至存储器模块。存储器控制电路连接至主机接口与存储器接口。存储器控制电路用以接收多笔写入指令及其对应的多笔写入数据。存储器控制电路还用以基于多笔写入指令及多笔写入数据生成指令位图，其中指令位图用于指示多笔写入数据是否属于多笔写入指令中的同一笔写入指令。存储器控制电路还用以根据指令位图执行垃圾回收操作。存储器控制电路还用以响应于完成垃圾回收操作，更新指令位图。
基于上述，本发明提供了一种存储器控制方法、存储器存储装置及存储器控制器，可通过指令位图(bitmap)来记录写入数据是否属于同一笔写入命令，以作为垃圾回收操作的参考信息，以确保在垃圾回收操作的过程中不破坏同一笔写入命令的数据顺序，可改善因数据重组(垃圾回收操作)所造成的读取性能降低的问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据已知技术所示出的管理存储器模块的示意图；
图2是根据本发明的一实施例所示出的存储器存储装置的示意图；
图3是根据本发明的一实施例所示出的存储器控制器的示意图；
图4是根据本发明的一实施例所示出的管理存储器模块的示意图；
图5是根据本发明的一实施例所示出的管理存储器模块的示意图；
图6是根据本发明的一实施例所示出的存储器控制方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图2是根据本发明的一实施例所示出的存储器存储装置的示意图。请参照图2，存储器存储系统10包括主机系统11与存储器存储装置12。主机系统11可为任意型态的计算机系统。例如。主机系统11可为笔记本计算机、台式计算机、智能手机、平板计算机、工业计算机等。存储器存储装置12用以存储来自主机系统11的数据。例如，存储器存储装置12可包括固态硬盘、U盘或其他类型的非易失性存储装置。主机系统11可经由串行先进技术总线附属(Serial Advanced Technology Attachment,SATA)接口、外设部件互连快速(PeripheralComponent Interconnect Express,PCI Express)、通用串行总线(Universal SerialBus,USB)或其他类型的连接接口电性连接至存储器存储装置12。因此，主机系统11可将数据存储至存储器存储装置12和/或从存储器存储装置12读取数据。
存储器存储装置12可包括连接接口121、存储器模块122及存储器控制器123。连接接口121用以将存储器存储装置12连接至主机系统11。例如，连接接口121可支持SATA、PCIExpress或USB等连接接口标准。存储器存储装置12可经由连接接口121与主机系统11通信。
存储器模块122用以存储数据。存储器模块122可包括可复写式非易失性存储器模块。存储器模块122包括存储单元阵列。存储器模块122中的存储单元是以电压的形式来存储数据。例如，存储器模块122可包括单阶存储单元(SLC)NAND型快闪存储器模块、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块、三阶存储单元(Triple LevelCell，TLC)NAND型快闪存储器模块、四阶存储单元(Quad Level Cell，QLC)NAND型快闪存储器模块或其他具有相似特性的存储器模块。
存储器控制器123连接至连接接口121与存储器模块122。存储器控制器123可用以控制存储器存储装置12。例如，存储器控制器123可控制连接接口121与存储器模块122以进行数据存取与数据管理。例如，存储器控制器123可包括中央处理单元(CPU)、图形处理单元(GPU)，或是其他可编程的一般用途或特殊用途的微处理器、数字信号处理器(DigitalSignal Processor,DSP)、可编程控制器、专用集成电路(Application SpecificIntegrated Circuits,ASIC)、可编程逻辑器件(Programmable Logic Device,PLD)或其他类似装置或这些装置的组合。
在一实施例中，存储器控制器123亦称为快闪存储器控制器。在一实施例中，存储器模块122亦称为快闪存储器模块。存储器模块122可接收来自存储器控制器123的指令序列并根据此指令序列存取存储于存储单元中的数据。
图3是根据本发明的一实施例所示出的存储器控制器的示意图。请参照图2与图3，存储器控制器123包括主机接口21、存储器接口22及存储器控制电路23。主机接口21用以经由连接接口121连接至主机系统11，以与主机系统11通信。存储器接口22用以连接至存储器模块122，以与存储器模块122通信。
存储器控制电路23连接至主机接口21与存储器接口22。存储器控制电路23可经由主机接口21与主机系统11沟通并经由存储器接口22存取至存储器模块122。例如，存储器控制电路23可经由主机接口21从主机系统11接收各式操作指令(例如读取指令、写入指令或抹除指令)并经由存储器接口22对存储器模块122下达相对应的指令序列(例如读取指令序列、写入指令序列或抹除指令序列)。此外，存储器控制电路23可经由主机接口21将数据传送给主机系统11。在一实施例中，存储器控制电路23也可视为存储器控制器123的控制核心。在以下实施例中，对于存储器控制电路23的说明等同于对于存储器控制器123的说明。
图4是根据本发明的实施例所示出的管理存储器模块的示意图。请参照图2至图4，存储器模块122包括多个实体单元301(1)～301(B)。每一个实体单元皆包括多个存储单元且用以非易失性地存储数据。例如，一个实体单元可包括一或多个实体抹除单元(例如是，实体区块)。每一个实体单元可包括多个实体程序化单元(例如是，实体页)。一个实体页中的多个存储单元可被同时程序化以存储数据。一个实体单元(或实体区块)中的所有存储单元可被同时抹除。
在一实施例中，存储器模块122中的实体单元301(1)～301(A)与301(A+1)～301(B)可分别被划分至存储区310与闲置区320。存储区310中的实体单元301(1)～301(A)存储有来自主机系统11的数据(亦称为用户数据)。闲置区320中的实体单元301(A+1)～301(B)未存储数据。
在一实施例中，当有来自于主机系统11的新数据需要存储时，闲置区320中的一或多个实体单元会被选取并且用于存储此新数据。闲置区320中被用以存储数据的实体单元可被划分至存储区310。随着闲置区320中越来越多的实体单元被用来存储数据，闲置区320中的实体单元的总数会逐渐减少。
在一实施例中，存储器控制电路23可配置多个逻辑单元302(1)～302(C)来映射存储区310中的实体单元。例如，一个逻辑单元可由一或多个逻辑地址组成。例如，一个逻辑地址可包括一或多个逻辑区块地址(Logical Block Address,LBA)。逻辑单元与实体单元之间的映射关系则可记载于逻辑至实体映射表中。当接收到来自主机系统11的存取指令时，存储器控制电路23可根据此逻辑至实体映射表来存取存储区310及/或闲置区320中的实体单元。
在一实施例中，若某一实体单元当前有被逻辑单元映射，则表示此实体单元中存储有有效数据。然而，若某一实体单元当前未被任何逻辑单元映射，则表示此实体单元中未存储有效数据。
在一实施例中，存储器控制电路23可接收来自于主机系统11的多笔写入指令及其对应的多笔写入数据。接下来，存储器控制电路23可基于多笔写入指令及多笔写入数据生成指令位图(bitmap)。
具体来说，指令位图中的1比特可用以指示1存储单位的所述多笔写入数据，避免指令位图占用存储器模块122中过多的存储空间。举例来说，1存储单位例如是4(KB)。也就是说，容量为X(MB)的实体单元(例如是，实体抹除单元)的指令位图的容量为(X*256/8)(Byte)。也就是说，容量为1(GB)的实体单元的指令位图的容量为32(KB)。
另外，指令位图可用于指示多笔写入数据是否属于多笔写入指令中的同一笔写入指令。存储器控制电路23可将多笔写入指令中的同一笔写入命令所对应的写入数据用第一逻辑值表示。存储器控制电路23可将多笔写入指令中的相邻不同笔写入命令所对应的写入数据用第二逻辑值表示。也就是说，属于同一笔写入命令的写入数据，其对应的比特值相同(意即，皆为第一逻辑值或皆为第二逻辑值)，而属于相邻不同的写入命令的写入数据，则以反转的比特值来表示。
举例来说，假设所述多笔写入数据包括一笔对应于16(KB)的写入数据的写入命令接续四笔对应于4(KB)的写入数据的写入命令。存储器控制电路23所生成的指示位图为：01010000(二进制)。进一步说明，由于位图是依照写入命令的先后顺序来置位。存储器控制电路23可先将容量为16(KB)的写入数据以具有第一逻辑值(例如是，逻辑值0)的4个比特来表示，意即，以0000来表示。接着，存储器控制电路23再将容量为4(KB)的写入数据以具有第二逻辑值(意即，逻辑值1)的1个比特来表示，意即，以1来表示。同理，存储器控制电路23再将其余三笔容量为4(KB)的写入命令以010来表示。
类似地，假设所述多笔写入数据为两笔对应于256(KB)的写入数据的写入命令。存储器控制电路23所生成的指示位图为：0x1111111100000000(十六进制)。
在一实施例中，第一逻辑值例如是逻辑值0，第二逻辑值例如是逻辑值1。在另一实施例中，第一逻辑值例如是逻辑值1，第二逻辑值例如是逻辑值0，本发明并不加以限制。
在一实施例中，存储器控制电路23可根据指令位图执行垃圾回收操作。具体来说，存储器控制电路23可先根据指令位图中的第一逻辑值以及第二逻辑值的顺序判断待执行垃圾回收的至少一实体单元中的至少一有效数据是否属于同一笔写入指令。接著，存储器控制电路23可将所述至少一实体单元中属于同一笔写入指令的有效数据搬移至第一实体单元。
举例来说，以图5所示，图5是根据本发明的一实施例所示出的管理存储器模块的示意图。假设，实体单元A～C的容量分别为128(KB)，且有效数据A1对应于第一写入命令，有效数据B1对应于第二写入命令,有效数据A2对应于第三写入命令,有效数据B2对应于第四写入命令。
在执行所述垃圾回收操作的过程中，存储器控制电路23可根据指令位图得知实体单元A、B中的有效数据A1、A2、B1、B2是否为连续。例如，实体单元A所对应的位图为111100000(二进制)。也就是说，容量为20(KB)的有效数据A1属于同一笔写入命令(意即，第一写入命令)，以00000来表示，而容量为16(KB)的有效数据A2属于另一笔写入命令(意即，第三写入命令)，以1111来表示。
类似地，实体单元B所对应的位图为00111(二进制)。也就是说，容量为8(KB)的有效数据B1属于同一笔写入命令(意即，第二写入命令)，以00来表示，而容量为12(KB)的有效数据B2属于另一笔写入命令(意即，第四写入命令)，以111来表示。
据此，存储器控制电路23可将分别属于不同的写入指令的有效数据A1、A2、B1、B2搬移至第一实体单元(意即，实体单元C)。如图5所示，存储器控制电路23可将属于第二写入命令的有效数据B1搬移至实体单元C，再将属于第一写入命令的有效数据A1搬移至实体单元C，再将属于第四写入命令的有效数据B2搬移至实体单元C，最后将属于第三写入命令的有效数据A2搬移至实体单元C，以完成所述垃圾回收操作。
在一实施例中，当完成所述垃圾回收操作时，存储器控制电路23可更新指令位图。具体来说，存储器控制电路23可根据第一实体单元(意即，实体单元C)中的有效数据A1、A2、B1、B2的顺序以及有效数据A1、A2、B1、B2所对应的写入指令更新指令位图，以供后续垃圾回收操作时使用。
如此一来，在垃圾回收操作的过程中，存储器控制电路23可不破坏同一笔写入命令的数据顺序，以维持数据的连续性，从而避免因数据重组(垃圾回收操作)所造成的读取性能降低的问题。
图6是根据本发明的一实施例所示出的存储器控制方法的流程图。请参照图6。在步骤S601中，接收多笔写入指令及其对应的多笔写入数据。在步骤S602中，基于多笔写入指令及多笔写入数据生成指令位图。具体来说，指令位图用于指示多笔写入数据是否属于多笔写入指令中的同一笔写入指令。在步骤S603中，根据指令位图执行垃圾回收操作。在步骤S604中，响应于完成垃圾回收操作，更新指令位图。
然而，图6中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图6中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图6的方法可以搭配以上实施例使用，也可以单独使用，本发明不加以限制。
综上所述，本发明提供了一种存储器控制方法、存储器存储装置及存储器控制器，可根据指令位图来执行垃圾回收操作，以确保在垃圾回收操作的过程中不破坏同一笔写入命令的数据顺序，可改善因数据重组(垃圾回收操作)所造成的读取性能降低的问题。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种存储器控制方法，其特征在于，用于存储器存储装置，所述存储器存储装置包括存储器控制器以及存储器模块，所述存储器模块包括多个实体单元，所述存储器控制方法包括：
接收多笔写入指令及其对应的多笔写入数据；
基于所述多笔写入指令及所述多笔写入数据生成指令位图，其中所述指令位图用于指示所述多笔写入数据是否属于所述多笔写入指令中的同一笔写入指令；
根据所述指令位图执行垃圾回收操作；以及
响应于完成所述垃圾回收操作，更新所述指令位图。
2.根据权利要求1所述的存储器控制方法，其中所述指令位图中的1比特用以指示1存储单位的所述多笔写入数据。
3.根据权利要求1所述的存储器控制方法，其中基于所述多笔写入指令及所述多笔写入数据生成所述指令位图的步骤包括：
将所述多笔写入指令中的同一笔写入命令所对应的写入数据用第一逻辑值表示；以及
将所述多笔写入指令中的相邻不同笔写入命令所对应的写入数据用第二逻辑值表示。
4.根据权利要求3所述的存储器控制方法，其中根据所述指令位图执行所述垃圾回收操作的步骤包括：
根据所述第一逻辑值以及所述第二逻辑值的顺序判断待执行垃圾回收的至少一实体单元中的至少一有效数据是否属于同一笔写入指令。
5.根据权利要求4所述的存储器控制方法，其中根据所述指令位图执行所述垃圾回收操作的步骤包括：
将所述至少一实体单元中属于同一笔写入指令的有效数据搬移至第一实体单元。
6.根据权利要求5所述的存储器控制方法，其中更新所述指令位图的步骤包括：
根据所述第一实体单元中的所述至少一有效数据的顺序以及所述至少一有效数据所对应的写入指令更新所述指令位图。
7.一种存储器存储装置，其特征在于，包括：
连接接口，用以连接主机系统；
存储器模块，包括多个实体单元；以及
存储器控制器，连接所述连接接口与所述存储器模块，
其中，所述存储器控制器用以接收多笔写入指令及其对应的多笔写入数据，
所述存储器控制器还用以基于所述多笔写入指令及所述多笔写入数据生成指令位图，其中所述指令位图用于指示所述多笔写入数据是否属于所述多笔写入指令中的同一笔写入指令，
所述存储器控制器还用以根据所述指令位图执行垃圾回收操作，并且
所述存储器控制器还用以响应于完成所述垃圾回收操作，更新所述指令位图。
8.根据权利要求7所述的存储器存储装置，其中所述指令位图中的1比特用以指示1存储单位的所述多笔写入数据。
9.根据权利要求7所述的存储器存储装置，其中
所述存储器控制器还用以将所述多笔写入指令中的同一笔写入命令所对应的写入数据用第一逻辑值表示，并且
所述存储器控制器还用以将所述多笔写入指令中的相邻不同笔写入命令所对应的写入数据用第二逻辑值表示。
10.根据权利要求9所述的存储器存储装置，其中
所述存储器控制器还用以根据所述第一逻辑值以及所述第二逻辑值的顺序判断待执行垃圾回收的至少一实体单元中的至少一有效数据是否属于同一笔写入指令。
11.根据权利要求10所述的存储器存储装置，其中
所述存储器控制器还用以将所述至少一实体单元中属于同一笔写入指令的有效数据搬移至第一实体单元。
12.根据权利要求11所述的存储器存储装置，其中
所述存储器控制器还用以根据所述第一实体单元中的所述至少一有效数据的顺序以及所述至少一有效数据所对应的写入指令更新所述指令位图。
13.一种存储器控制器，其特征在于，用以控制存储器模块，所述存储器模块包括多个实体单元，所述存储器控制器包括：
主机接口，用以连接至主机系统；
存储器接口，用以连接至存储器模块；以及
存储器控制电路，连接至所述主机接口与所述存储器接口，
其中，所述存储器控制电路用以接收多笔写入指令及其对应的多笔写入数据，
所述存储器控制电路还用以基于所述多笔写入指令及所述多笔写入数据生成指令位图，其中所述指令位图用于指示所述多笔写入数据是否属于所述多笔写入指令中的同一笔写入指令，
所述存储器控制电路还用以根据所述指令位图执行垃圾回收操作，并且
所述存储器控制电路还用以响应于完成所述垃圾回收操作，更新所述指令位图。
14.根据权利要求13所述的存储器控制器，其中所述指令位图中的1比特用以指示1存储单位的所述多笔写入数据。
15.根据权利要求13所述的存储器控制器，其中
所述存储器控制电路还用以将所述多笔写入指令中的同一笔写入命令所对应的写入数据用第一逻辑值表示，并且
所述存储器控制电路还用以将所述多笔写入指令中的相邻不同笔写入命令所对应的写入数据用第二逻辑值表示。
16.根据权利要求15所述的存储器控制器，其中
所述存储器控制电路还用以根据所述第一逻辑值以及所述第二逻辑值的顺序判断待执行垃圾回收的至少一实体单元中的至少一有效数据是否属于同一笔写入指令。
17.根据权利要求16所述的存储器控制器，其中
所述存储器控制电路还用以将所述至少一实体单元中属于同一笔写入指令的有效数据搬移至第一实体单元。
18.根据权利要求17所述的存储器控制器，其中
所述存储器控制电路还用以根据所述第一实体单元中的所述至少一有效数据的顺序以及所述至少一有效数据所对应的写入指令更新所述指令位图。
CN202410361145.8A 2024-03-27 2024-03-27 存储器控制方法、存储器存储装置及存储器控制器 Pending CN118151859A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410361145.8A CN118151859A (zh) 2024-03-27 2024-03-27 存储器控制方法、存储器存储装置及存储器控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410361145.8A CN118151859A (zh) 2024-03-27 2024-03-27 存储器控制方法、存储器存储装置及存储器控制器

Publications (1)

Publication Number Publication Date
CN118151859A true CN118151859A (zh) 2024-06-07

Family

ID=91288680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410361145.8A Pending CN118151859A (zh) 2024-03-27 2024-03-27 存储器控制方法、存储器存储装置及存储器控制器

Country Status (1)

Country Link
CN (1) CN118151859A (zh)

Similar Documents

Publication Publication Date Title
US8892814B2 (en) Data storing method, and memory controller and memory storage apparatus using the same
US9268687B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
US9122498B2 (en) Firmware code loading method, memory controller and memory storage apparatus
US11288019B2 (en) Memory management method and storage controller
US20130013853A1 (en) Command executing method, memory controller and memory storage apparatus
CN110083546B (zh) 记忆装置中进行写入管理的方法、记忆装置和其控制器
CN111158579B (zh) 固态硬盘及其数据存取的方法
US8489942B1 (en) Memory management method, and memory controller and memory storage device using the same
US9141530B2 (en) Data writing method, memory controller and memory storage device
US9037814B2 (en) Flash memory management method and flash memory controller and storage system using the same
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
US20150161042A1 (en) Memory management method, memory controlling circuit unit, and memory storage device
US8943264B2 (en) Data storing method, and memory controller and memory storage apparatus using the same
CN114416147B (zh) 固件载入方法、存储器及计算机可读存储介质
CN103136111A (zh) 数据写入方法、存储器控制器与存储器储存装置
CN111625197A (zh) 存储器控制方法、存储器存储装置及存储器控制器
CN112230849B (zh) 存储器控制方法、存储器存储装置及存储器控制器
CN110471612B (zh) 存储器管理方法以及存储控制器
US8572350B2 (en) Memory management, memory control system and writing method for managing rewritable semiconductor non-volatile memory of a memory storage system
US8738847B2 (en) Data writing method, and memory controller and memory storage apparatus using the same
CN110442299B (zh) 数据写入方法、存储器控制电路单元以及存储器储存装置
CN112988069B (zh) 存储器管理方法、存储器存储装置及存储器控制器
CN111639041B (zh) 存储器控制方法、存储器存储装置及存储器控制器
CN111583976B (zh) 数据写入方法、存储器控制电路单元以及存储器存储装置
CN110162493B (zh) 存储器管理方法及使用所述方法的储存控制器

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination