CN118133574A - 一种sram生成系统 - Google Patents
一种sram生成系统 Download PDFInfo
- Publication number
- CN118133574A CN118133574A CN202410546026.XA CN202410546026A CN118133574A CN 118133574 A CN118133574 A CN 118133574A CN 202410546026 A CN202410546026 A CN 202410546026A CN 118133574 A CN118133574 A CN 118133574A
- Authority
- CN
- China
- Prior art keywords
- sram
- unit
- demand
- design
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003068 static effect Effects 0.000 title description 2
- 238000013461 design Methods 0.000 claims abstract description 57
- 230000011218 segmentation Effects 0.000 claims abstract description 19
- 238000004590 computer program Methods 0.000 claims abstract description 15
- 238000012545 processing Methods 0.000 claims abstract description 6
- 238000011156 evaluation Methods 0.000 claims description 30
- 239000013598 vector Substances 0.000 claims description 30
- 238000012795 verification Methods 0.000 abstract description 4
- 108010001267 Protein Subunits Proteins 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000010200 validation analysis Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000002790 cross-validation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请涉及存储设计技术领域，特别是涉及一种SRAM生成系统，所述系统至少包括供应侧提供的基础单元集合，当系统存储器中的计算机程序被处理器执行时，实现以下步骤：根据各个模块的设计需求，综合确定出SRAM的整体设计单元，在供应侧所提供的基础单元无法直接应用为整体设计单元时，对整体设计单元进行切分，得到若干个子单元，确保每个子单元有对应的基础单元，若切分形成的目标设计单元满足条件，将其作为SRAM生成结果，通过切分处理的方式，使得基于基础单元的SRAM生成结果能够适应于不同的位宽和深度需求，有效提高SRAM应用后的设计和验证效率。
Description
技术领域
本发明涉及存储设计技术领域，特别是涉及一种SRAM生成系统。
背景技术
目前，SRAM存储的使用方案通常是由EDA供应侧提供多种SRAM单元以及对应的总线功能模型，在确定设计需求的宽度和深度后，选择合适的SRAM单元进行单一存储，相应地，在对SRAM进行验证时，需要使用供应侧提供的配套的总线功能模型，然而，此类使用方案难以满足存储应用侧的定制化需求，例如对于不同位宽的灵活支持、对于不同特性的需求等，从而造成存储资源、面积和功耗的浪费，而且，在设计需求出现变更时，需要反复确认时序信息，迭代成本较高，且流程重复性强，容易出现错误。
因此，如何提高SRAM存储应用于不同定制化需求场景的灵活性及SRAM应用后的设计和验证效率成为了亟待解决的问题。
发明内容
针对上述技术问题，本发明采用的技术方案为：
一种SRAM生成系统，所述系统包括：处理器和存储有计算机程序的存储器，其中，所述存储器还存储有供应侧提供的基础单元集合D={d1，d2，…，dn，…，dN}，dn为第n种基础单元，n为[1，N]范围内的整数，N为所述供应侧所提供基础单元的种类数量，当所述计算机程序被处理器执行时，实现以下步骤：
S101，获取需求参数向量集合A={a1，a2，…，ai，…，aI}，其中，ai为第i个模块对应的需求参数向量，i为[1，I]范围内的整数，I为SRAM设计所涉及的模块数量，ai=[bi 1，bi 2，…，bi j，…，bi J]，bi j为第i个模块对应第j个需求类型的需求参数，j为[1，J]范围内的整数，J为SRAM设计所涉及的需求类型个数。
S102，根据A，确定整体设计单元E。
S103，将E与d1，d2，…，dn，…，dN分别进行比对，得到N个比对结果，若所述N个比对结果均为不一致，则执行步骤S104。
S104，将E切分为M个子单元{e1，e2，…，em，…，eM}，由{e1，e2，…，em，…，eM}形成目标设计单元F，其中，em为第m个子单元，m为[1，M]范围内的整数，em∈D。
S105，对F进行评估，得到F对应的评估参数向量G=[g1，g2，…，gp，…，gP]，其中，gp为第p个评估参数，p为[1，P]范围内的整数，P为G中评估参数的种类数量。
S106，将G与预设的参考参数向量H=[h1，h2，…，hp，…，hP]比较，得到比较结果。
S108，若所述比较结果满足第一预设条件，则以F作为SRAM生成结果。
本发明与现有技术相比具有明显的有益效果，借由上述技术方案，本发明提供的一种SRAM生成系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
本发明提供了一种SRAM生成系统，所述系统包括：处理器和存储有计算机程序的存储器，其中，所述存储器还存储有供应侧提供的基础单元集合D={d1，d2，…，dn，…，dN}，dn为第n种基础单元，n为[1，N]范围内的整数，N为所述供应侧所提供基础单元的种类数量，当所述计算机程序被处理器执行时，实现以下步骤：获取需求参数向量集合A={a1，a2，…，ai，…，aI}，其中，ai为第i个模块对应的需求参数向量，i为[1，I]范围内的整数，I为SRAM设计所涉及的模块数量，ai=[bi 1，bi 2，…，bi j，…，bi J]，bi j为第i个模块对应第j个需求类型的需求参数，j为[1，J]范围内的整数，J为SRAM设计所涉及的需求类型个数，根据A，确定整体设计单元E。将E与d1，d2，…，dn，…，dN分别进行比对，得到N个比对结果，若所述N个比对结果均为不一致，则将E切分为M个子单元{e1，e2，…，em，…，eM}，由{e1，e2，…，em，…，eM}形成目标设计单元F，其中，em为第m个子单元，m为[1，M]范围内的整数，em∈D，对F进行评估，得到F对应的评估参数向量G=[g1，g2，…，gp，…，gP]，其中，gp为第p个评估参数，p为[1，P]范围内的整数，P为G中评估参数的种类数量，将G与预设的参考参数向量H=[h1，h2，…，hp，…，hP]比较，得到比较结果，若所述比较结果满足第一预设条件，则以F作为SRAM生成结果。
可知，根据各个模块的设计需求，综合确定出SRAM的整体设计单元，在供应侧所提供的SRAM的基础单元无法直接应用为整体设计单元时，对整体设计单元进行切分，得到若干个子单元，并确保每个子单元可以对应有基础单元，对切分后形成的目标设计单元进行评估，若评估结果满足条件，将目标设计单元作为SRAM生成结果，通过切分处理的方式，使得基于基础单元的SRAM生成结果能够适应于不同的位宽和深度需求，相较于直接应用基础单元的方式，有效节省了芯片的资源、面积和功耗，提高SRAM存储应用于不同定制化需求场景的灵活性，并且，所得到的SRAM生成结果能够满足各个模块的不同设计需求，从而有效提高了SRAM应用后的设计和验证效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种SRAM生成系统中计算机程序被处理器执行时的步骤流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本实施例提供一种SRAM生成系统，所述系统包括：处理器和存储有计算机程序的存储器，其中，所述存储器还存储有供应侧提供的基础单元集合D={d1，d2，…，dn，…，dN}，dn为第n种基础单元，n为[1，N]范围内的整数，N为所述供应侧所提供基础单元的种类数量，参见图1，为本发明实施例提供的一种SRAM生成系统中计算机程序被处理器执行时的步骤流程图，当所述计算机程序被处理器执行时，实现以下步骤：
S101，获取需求参数向量集合A={a1，a2，…，ai，…，aI}，其中，ai为第i个模块对应的需求参数向量，i为[1，I]范围内的整数，I为SRAM设计所涉及的模块数量，ai=[bi 1，bi 2，…，bi j，…，bi J]，bi j为第i个模块对应第j个需求类型的需求参数，j为[1，J]范围内的整数，J为SRAM设计所涉及的需求类型个数；
S102，根据A，确定整体设计单元E；
S103，将E与d1，d2，…，dn，…，dN分别进行比对，得到N个比对结果，若所述N个比对结果均为不一致，则执行步骤S104；
S104，将E切分为M个子单元{e1，e2，…，em，…，eM}，由{e1，e2，…，em，…，eM}形成目标设计单元F，其中，em为第m个子单元，m为[1，M]范围内的整数，em∈D；
S105，对F进行评估，得到F对应的评估参数向量G=[g1，g2，…，gp，…，gP]，其中，gp为第p个评估参数，p为[1，P]范围内的整数，P为G中评估参数的种类数量；
S106，将G与预设的参考参数向量H=[h1，h2，…，hp，…，hP]比较，得到比较结果；
S108，若所述比较结果满足第一预设条件，则以F作为SRAM生成结果。
其中，供应侧可以是指EDA供应商vender，基础单元可以是指供应侧提供的SRAM单元，任两种基础单元之间的尺寸不同。SRAM设计所涉及的不同模块对应的设计需求可能不同，因此需要获取每个模块对应的需求参数向量，覆盖多种设计需求也能够有效降低设计人员的开发成本，提高设计集成的可靠性。
具体地，在步骤S103中，将E与d1，d2，…，dn，…，dN分别进行比对，得到N个比对结果，若N个比对结果中存在一个比对结果为一致，则将比对结果为一致时所对应的基础单元直接作为SRAM生成结果，此类情况说明供应侧提供的基础单元能够直接满足整体设计需求，因此可以直接应用。
需要说明的是，em∈D，表示任一子单元均有对应的基础单元，多个子单元可以对应于同一基础单元。
在一种实施方式中，由于需要保证em∈D，因此实施者可以将各个种类的基础单元作为切分的目标单元，将基础单元按照尺寸从大到小的顺序进行排序，得到基础单元序列，初始化x=1，选择基础单元序列中第x个基础单元作为目标单元，将整体设计单元作为待切分单元，将目标单元与待切分单元比对，若目标单元能够从待切分单元中切分出，也即存在使得目标单元与待切分单元的并集为待切分单元的情况，则从待切分单元中将目标单元切分出，更新待切分单元，返回执行将目标单元与待切分单元比对的步骤，直至目标单元不能够从待切分单元中切分出，使得x=x+1，选择基础单元序列中第x个基础单元作为目标单元，再次执行将目标单元与待切分单元比对的步骤，直至待切分单元为空或者x=N+1，将待切分单元为空时对应的切分结果作为多个子单元。
根据目标设计单元，可以评估出目标设计单元在使用时的运行参数，也即评估参数，参考参数向量可以是由实施者根据实际情况设置的，以表征实施者对于SRAM应用时的需求。
在一种具体的实施方式中，所述需求类型包括位宽和深度；
相应地，所述根据A，确定整体设计单元E，包括：
根据A中各个需求参数向量分别包括的对应位宽的需求参数和对应深度的需求参数，确定E。
其中，位宽和深度可以表示SRAM的尺寸，则各个模块分别对应的需求参数向量中已包含其对应尺寸的需求，进而可以根据各个模块对尺寸的需求确定E。在一种实施方式中，可以将模块分别对应的尺寸不重合情况下的最小整体尺寸作为整体设计单元E。
在一种具体的实施方式中，所述需求类型还包括ECC需求。
其中，需求类型可以包括错误校验需求，也即ECC需求，在一种实施方式中，需求类型还可以包括字节屏蔽需求、多端口需求、输出类型需求等，实施者可以根据实际情况，选择上述需求类型中的一种或多种应用于本实施例中。
在一种具体的实施方式中，dn对应于基础尺寸Rd n，E对应于整体尺寸RE；
所述将E与d1，d2，…，dn，…，dN分别进行比对，得到N个比对结果，包括：
将RE与Rd 1，Rd 2，…，Rd n，…，Rd N分别进行比对，得到N个比对结果。
其中，基础尺寸Rd n可以由dn对应的位宽和深度确定，整体尺寸RE可以由E对应的位宽和深度确定，在进行比对时，使用尺寸进行比对，即可快速得到比对结果是否一致。
在一种具体的实施方式中，步骤S104中还包括以下步骤：
S1041，记录将E切分为M个子单元{e1，e2，…，em，…，eM}的切分方式s，s切分方式集合S，S初始为空集；
S1042，将s更新至所述切分方式集合S中。
当所述计算机程序被处理器执行时，在步骤S106和步骤S108之间还实现以下步骤：
S107，若所述比较结果不满足第一预设条件，则返回执行步骤S104，直至满足第二预设条件。
其中，由于在切分过程会出现多种切分方式，为了避免持续使用错误的切分方案，可以通过记录切分方式来使得再次切分时不使用之前的切分方式。
具体地，若比较结果不满足第一预设条件，说明切分方案不能够满足应用需求，因此返回步骤S104重新进行切分，此时由于之前的切分方式已被记录，则会使用新的切分方式进行切分。
若在重新切分时比较结果不满足第一预设条件，则会跳转至步骤S108，此类情况属于第二预设条件中的一种，第二预设条件所包含的另一种可以是指切分方式集合S中的元素数量大于第一预设阈值，表示经过足够多次切分仍然无法满足应用需求，可能存在设计方面的缺陷，例如模块的尺寸需求难以支持其他的设计需求等，此时将评估参数向量与参考参数向量的接近程度最高的前y个目标设计单元返回至模块设计人员处，以供设计人员对模块的需求参数向量进行修改时进行参考，在本实施例中，y可以设置为3。
在一种具体的实施方式中，步骤S108还包括以下步骤：
S1081，若所述比较结果满足所述第一预设条件，则以F作为中间结果；
S1082，返回执行步骤S104，直至满足第三预设条件，得到至少一个中间结果；
S1083，根据各个中间结果对应的评估参数向量，从所有中间结果选择一个作为所述SRAM生成结果。
其中，本实施例将满足应用需求的目标设计单元作为中间结果，再重新进行切分，直至满足第三预设条件，第三预设条件可以是指中间结果数量大于第二预设阈值或者切分方式集合S中的元素数量大于第一预设阈值，中间结果数量大于第二预设阈值时，表示已收集到足够多的中间结果。
具体地，根据各个中间结果对应的评估参数向量，从所有中间结果选择一个作为SRAM生成结果，该选择过程可以由实施者根据自身应用需求偏好人工选择，也可以将评估参数向量与参考参数向量的差异量化后自动选择量化值最大的评估参数向量对应的中间结果作为SRAM生成结果。
在一种具体的实施方式中，所述评估参数的种类至少包括：性能、功耗和尺寸。
其中，第一预设条件根据评估参数的种类确定，当评估参数为性能时，性能对应的评估参数应当大于或者等于参考参数，当评估参数为功耗时，功耗对应的评估参数应当小于或者等于参考参数，当评估参数为尺寸时，尺寸对应的评估参数应当小于或者等于参考参数。
在一种具体的实施方式中，当所述计算机程序被处理器执行时，还实现以下步骤：
S109，根据所述SRAM生成结果、ECC校验逻辑和Low Power处理逻辑，生成封装文件。
其中，将SRAM生成结果生成封装文件并插入ECC校验逻辑和Low Power处理逻辑，使得不同SRAM生成结果的对外接口一致，便于实施者进行前后门交叉验证，使得验证无需与供应侧提供的总线功能模型绑定，也即验证无需与设计深度绑定，从而提高前后门交叉验证的可靠性，而且能够加速仿真效率，进而提高SOC验证效率。
本实施例中，根据各个模块的设计需求，综合确定出SRAM的整体设计单元，在供应侧所提供的SRAM的基础单元无法直接应用为整体设计单元时，对整体设计单元进行切分，得到若干个子单元，并确保每个子单元可以对应有基础单元，对切分后形成的目标设计单元进行评估，若评估结果满足条件，将目标设计单元作为SRAM生成结果，通过切分处理的方式，使得基于基础单元的SRAM生成结果能够适应于不同的位宽和深度需求，相较于直接应用基础单元的方式，有效节省了芯片的资源、面积和功耗，提高SRAM存储应用于不同定制化需求场景的灵活性，并且，所得到的SRAM生成结果能够满足各个模块的不同设计需求，从而有效提高了SRAM应用后的设计和验证效率。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本发明的范围和精神。本发明公开的范围由所附权利要求来限定。
Claims (8)
1.一种SRAM生成系统，其特征在于，所述系统包括：处理器和存储有计算机程序的存储器，其中，所述存储器还存储有供应侧提供的基础单元集合D={d1，d2，…，dn，…，dN}，dn为第n种基础单元，n为[1，N]范围内的整数，N为所述供应侧所提供基础单元的种类数量，当所述计算机程序被处理器执行时，实现以下步骤：
S101，获取需求参数向量集合A={a1，a2，…，ai，…，aI}，其中，ai为第i个模块对应的需求参数向量，i为[1，I]范围内的整数，I为SRAM设计所涉及的模块数量，ai=[bi 1，bi 2，…，bi j，…，bi J]，bi j为第i个模块对应第j个需求类型的需求参数，j为[1，J]范围内的整数，J为SRAM设计所涉及的需求类型个数；
S102，根据A，确定整体设计单元E；
S103，将E与d1，d2，…，dn，…，dN分别进行比对，得到N个比对结果，若所述N个比对结果均为不一致，则执行步骤S104；
S104，将E切分为M个子单元{e1，e2，…，em，…，eM}，由{e1，e2，…，em，…，eM}形成目标设计单元F，其中，em为第m个子单元，m为[1，M]范围内的整数，em∈D；
S105，对F进行评估，得到F对应的评估参数向量G=[g1，g2，…，gp，…，gP]，其中，gp为第p个评估参数，p为[1，P]范围内的整数，P为G中评估参数的种类数量；
S106，将G与预设的参考参数向量H=[h1，h2，…，hp，…，hP]比较，得到比较结果；
S108，若所述比较结果满足第一预设条件，则以F作为SRAM生成结果。
2.根据权利要求1所述的SRAM生成系统，其特征在于，所述需求类型包括位宽和深度；
相应地，所述根据A，确定整体设计单元E，包括：
根据A中各个需求参数向量分别包括的对应位宽的需求参数和对应深度的需求参数，确定E。
3.根据权利要求2所述的SRAM生成系统，其特征在于，所述需求类型还包括ECC需求。
4.根据权利要求1所述的SRAM生成系统，其特征在于，dn对应于基础尺寸Rd n，E对应于整体尺寸RE；
所述将E与d1，d2，…，dn，…，dN分别进行比对，得到N个比对结果，包括：
将RE与Rd 1，Rd 2，…，Rd n，…，Rd N分别进行比对，得到N个比对结果。
5.根据权利要求1所述的SRAM生成系统，其特征在于，步骤S104中还包括以下步骤：
S1041，记录将E切分为M个子单元{e1，e2，…，em，…，eM}的切分方式s，s切分方式集合S，S初始为空集；
S1042，将s更新至所述切分方式集合S中；
当所述计算机程序被处理器执行时，在步骤S106和步骤S108之间还实现以下步骤：
S107，若所述比较结果不满足第一预设条件，则返回执行步骤S104，直至满足第二预设条件。
6.根据权利要求5所述的SRAM生成系统，其特征在于，步骤S108还包括以下步骤：
S1081，若所述比较结果满足所述第一预设条件，则以F作为中间结果；
S1082，返回执行步骤S104，直至满足第三预设条件，得到至少一个中间结果；
S1083，根据各个中间结果对应的评估参数向量，从所有中间结果选择一个作为所述SRAM生成结果。
7.根据权利要求1所述的SRAM生成系统，其特征在于，所述评估参数的种类至少包括：性能、功耗和尺寸。
8.根据权利要求1所述的SRAM生成系统，其特征在于，当所述计算机程序被处理器执行时，还实现以下步骤：
S109，根据所述SRAM生成结果、ECC校验逻辑和Low Power处理逻辑，生成封装文件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410546026.XA CN118133574B (zh) | 2024-05-06 | 2024-05-06 | 一种sram生成系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410546026.XA CN118133574B (zh) | 2024-05-06 | 2024-05-06 | 一种sram生成系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN118133574A true CN118133574A (zh) | 2024-06-04 |
| CN118133574B CN118133574B (zh) | 2024-07-19 |
Family
ID=91243187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410546026.XA Active CN118133574B (zh) | 2024-05-06 | 2024-05-06 | 一种sram生成系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118133574B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390898A (zh) * | 2013-07-08 | 2013-11-13 | 东南大学 | 基于瞬时序分量功率的动态无功补偿控制器 |
| CN105868427A (zh) * | 2015-01-20 | 2016-08-17 | 复旦大学 | 一种采用自适应网格划分和滑动窗口技术快速计算sram失效概率的方法 |
| WO2021028723A2 (en) * | 2019-08-13 | 2021-02-18 | Neuroblade Ltd. | Memory-based processors |
| US20220164285A1 (en) * | 2019-08-13 | 2022-05-26 | Neuroblade Ltd. | Compensating for dram activation penalties |
| CN117391162A (zh) * | 2023-09-22 | 2024-01-12 | 南京大学 | 基于卷积神经网络的加速器及加速方法 |
| WO2024032587A1 (zh) * | 2022-08-09 | 2024-02-15 | 第四范式（北京）技术有限公司 | Gpu资源使用方法、gpu虚拟化方法以及作业调度装置、集群 |
| CN117632081A (zh) * | 2024-01-24 | 2024-03-01 | 沐曦集成电路(上海)有限公司 | 一种用于gpu的矩阵数据处理系统 |
-
2024
- 2024-05-06 CN CN202410546026.XA patent/CN118133574B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103390898A (zh) * | 2013-07-08 | 2013-11-13 | 东南大学 | 基于瞬时序分量功率的动态无功补偿控制器 |
| CN105868427A (zh) * | 2015-01-20 | 2016-08-17 | 复旦大学 | 一种采用自适应网格划分和滑动窗口技术快速计算sram失效概率的方法 |
| WO2021028723A2 (en) * | 2019-08-13 | 2021-02-18 | Neuroblade Ltd. | Memory-based processors |
| US20220164285A1 (en) * | 2019-08-13 | 2022-05-26 | Neuroblade Ltd. | Compensating for dram activation penalties |
| WO2024032587A1 (zh) * | 2022-08-09 | 2024-02-15 | 第四范式（北京）技术有限公司 | Gpu资源使用方法、gpu虚拟化方法以及作业调度装置、集群 |
| CN117391162A (zh) * | 2023-09-22 | 2024-01-12 | 南京大学 | 基于卷积神经网络的加速器及加速方法 |
| CN117632081A (zh) * | 2024-01-24 | 2024-03-01 | 沐曦集成电路(上海)有限公司 | 一种用于gpu的矩阵数据处理系统 |
Non-Patent Citations (2)
| Title |
|---|
| X SI，WS KHWA，JJ CHEN，JF LI，X SUN，R LIU，S YU，H YAMAUCHI，Q LI，MF CHANG: "A Dual-Split 6T SRAM-Based Computing-in-Memory Unit-Macro With Fully Parallel Product-Sum Operation for Binarized DNN Edge Processors", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS . I , REGULAR PAPERS, 5 August 2019 (2019-08-05) * |
| 庄雪亚;王兴宏;闫华;: "一种基于FPGA的高效安全配置模式的设计", 电子与封装, no. 04, 20 April 2017 (2017-04-20) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN118133574B (zh) | 2024-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6321186B1 (en) | Method and apparatus for integrated circuit design verification | |
| US20100250187A1 (en) | Method and system for analyzing performance metrics of array type circuits under process variability | |
| US20080071511A1 (en) | Prediction and control of NBTI of Integrated circuits | |
| CN110765710B (zh) | 基于非易失器件的通用逻辑综合方法及装置 | |
| CN111105839A (zh) | 芯片测试方法、装置、电子设备及计算机可读介质 | |
| CN112541310B (zh) | 逻辑综合控制方法及装置 | |
| EP4174713A1 (en) | Method and system for three-dimensional modeling | |
| US20140068533A1 (en) | Information theoretic subgraph caching | |
| CN111078462A (zh) | 数据校验方法及电路 | |
| US8290761B1 (en) | Method and apparatus for rapidly modeling and simulating intra-die statistical variations in integrated circuits using compressed parameter models | |
| US9940418B2 (en) | Simulation of hierarchical circuit element arrays | |
| US10318696B1 (en) | Efficient techniques for process variation reduction for static timing analysis | |
| US10521532B1 (en) | Segmented memory instances | |
| CN118133574B (zh) | 一种sram生成系统 | |
| CN116663491B (zh) | 基于bdd求解功能覆盖组条件约束语句的方法、设备和介质 | |
| CN117371496A (zh) | 参数优化方法、装置、设备及存储介质 | |
| US9235675B2 (en) | Multidimensional monte-carlo simulation for yield prediction | |
| WO2023061408A1 (en) | Macro placement using artificial intelligence approach | |
| CN114880775B (zh) | 一种基于主动学习Kriging模型的可行域搜索方法及装置 | |
| CN116976248A (zh) | 使用冗余节点的电路设计调整 | |
| US20090164184A1 (en) | Method and System for Implementing a Complex System or Process | |
| CN115906758A (zh) | 晶体管仿真量子修正模型的修正方法、装置、设备及介质 | |
| CN114758191A (zh) | 一种图像识别方法、装置及电子设备和存储介质 | |
| US10007489B1 (en) | Automated method identifying physical memories within a core or macro integrated circuit design | |
| CN115687338A (zh) | 项目批量添加标识信息方法和装置、终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |