CN118117844A - 电流采样方法、控制器、功率因数校正电路和存储介质 - Google Patents

Abstract

本申请提出了一种电流采样方法、控制器、功率因数校正电路和存储介质，包括：获取控制单元所输出的驱动信号的导通时间；根据导通时间和驱动单元的延迟时间或者根据导通时间的占空比确定采样时间；通过采样单元在采样时间对流经开关器件的电流进行检测。对于延迟时间较为固定、一致性较好、不随外界因数变化而有较大变化的驱动单元，可以利用导通时间和延迟时间计算出采样时间；对于延迟时间难以确定的驱动单元，可以计算出导通时间的占空比并根据占空比确定采样时间。本申请能够减少实际采样电流和预期的差距，减少因延迟时间对采样造成的误差，不会采集到上一个周期的电流，从而能够提高电流采样准确性，提高功率因数，减小谐波以及优化控制。

Description

电流采样方法、控制器、功率因数校正电路和存储介质

技术领域

本申请涉及电子电路技术领域，特别涉及一种电流采样方法、控制器、功率因数校正电路和存储介质。

背景技术

目前，对于功率因数校正电路的电流采集方式，往往是将控制单元输出驱动信号的导通时间的中点处作为电流采集时间点，但是，该方式会存在如下问题：首先，没有考虑到驱动信号经过驱动单元的延迟，因此会导致实际采样的电流比预期的小，并且当导通时间越小时，电流上升斜率越大，因此延迟时间对采样造成的误差也越大；另外，当驱动信号经过驱动单元的延迟较大或者驱动信号的脉宽较小时，有可能会存在电流采集时功率因数校正电路中的开关器件还未导通的情况出现，从而使得采集到的电流仍然是上一个周期的电流，从而会导致采样电流严重偏小，进而影响功率因数校正电路的功率因数、谐波以及电流控制。

发明内容

本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种电流采样方法、控制器、功率因数校正电路和存储介质，能够提高电流采样的准确性，从而提高功率因数校正电路的功率因数，减小谐波以及优化控制。

第一方面，本申请实施例提供了一种电流采样方法，应用于功率因数校正电路，所述功率因数校正电路包括控制单元、驱动单元、开关器件和采样单元，所述控制单元通过所述驱动单元连接至所述开关器件，所述采样单元用于检测流经所述开关器件的电流；所述电流采样方法包括：获取所述控制单元所输出的驱动信号的导通时间；根据所述导通时间和所述驱动单元的延迟时间或者根据所述导通时间所对应的占空比确定采样时间；通过所述采样单元在所述采样时间对流经所述开关器件的电流进行检测。

根据本申请的一些实施例，在根据所述导通时间和所述驱动单元的延迟时间确定采样时间的情况下，所述根据所述导通时间和所述驱动单元的延迟时间确定采样时间，包括：获取所述驱动单元的延迟时间；选择所述导通时间的中点，作为第一中点时间；对所述第一中点时间和所述延迟时间进行加法计算，得到采样时间。

根据本申请的一些实施例，在根据所述导通时间和所述驱动单元的延迟时间确定采样时间的情况下，所述根据所述导通时间和所述驱动单元的延迟时间确定采样时间，包括：获取所述驱动单元的延迟时间，并获取所述驱动信号的驱动周期；根据所述驱动周期和所述导通时间得到所述驱动信号的关断时间；选择所述关断时间的中点，作为第二中点时间；对所述第二中点时间和所述延迟时间进行加法计算，得到采样时间。

根据本申请的一些实施例，所述获取所述驱动单元的延迟时间，包括：获取所述驱动单元的型号信息；根据所述型号信息确定所述驱动单元的延迟时间。

根据本申请的一些实施例，在根据所述导通时间所对应的占空比确定采样时间的情况下，所述根据所述导通时间所对应的占空比确定采样时间，包括：获取所述驱动信号的驱动周期；根据所述导通时间和所述驱动周期确定得到与所述导通时间对应的占空比；当所述占空比小于预设比例，根据所述驱动周期和所述导通时间得到所述驱动信号的关断时间，并选择所述关断时间的中点作为采样时间。

根据本申请的一些实施例，在根据所述导通时间所对应的占空比确定采样时间的情况下，所述根据所述导通时间所对应的占空比确定采样时间，包括：获取所述驱动信号的驱动周期；根据所述导通时间和所述驱动周期确定得到与所述导通时间对应的占空比；当所述占空比大于或等于预设比例，选择所述导通时间的中点作为采样时间。

根据本申请的一些实施例，所述预设比例为二分之一。

第二方面，本申请实施例提供了一种控制器，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上述第一方面所述的电流采样方法。

第三方面，本申请实施例提供了一种功率因数校正电路，包括如上述第二方面所述的控制器。

第四方面，本申请实施例提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行如上述第一方面所述的电流采样方法。

根据本申请实施例的技术方案，包括但不限于如下技术效果：本申请实施例首先会获取控制单元所输出的驱动信号的导通时间；然后根据导通时间和驱动单元的延迟时间确定采样时间，或者根据导通时间所对应的占空比确定采样时间；最后，再通过采样单元在采样时间对流经开关器件的电流进行检测。对于延迟时间较为固定、一致性较好、不随外界因数变化而有较大变化的驱动单元，可以利用驱动信号的导通时间和驱动单元的延迟时间计算出采样时间；另外，对于延迟时间难以确定的驱动单元，可以计算出导通时间所对应的占空比，并利用该占空比确定采样时间。因此，本申请实施例能够减少实际采样电流和预期之间的差距，还能够减少因延迟时间对采样造成的误差，并且也不会出现采集到上一个周期的电流的情况出现，从而能够提高电流采样的准确性，提高功率因数校正电路的功率因数，减小谐波以及优化控制。

本申请的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1是本申请一个实施例提供的用于执行电流采样方法的系统架构平台的结构示意图；

图2是本申请一个实施例提供的功率因数校正电路的结构示意图；

图3是本申请一个实施例提供的现有电流采样时间设置方式的示意图；

图4是本申请另一个实施例提供的现有电流采样时间设置方式的示意图；

图5是本申请一个实施例提供的在现有电流采样时间设置方式下采集到上一周期的电流的实测图；

图6是本申请一个实施例提供的电流采样方法的流程图；

图7是本申请另一个实施例提供的电流采样方法的流程图；

图8是本申请另一个实施例提供的电流采样方法的流程图；

图9是本申请另一个实施例提供的电流采样方法的流程图；

图10是本申请另一个实施例提供的电流采样方法的流程图；

图11是本申请另一个实施例提供的电流采样方法的流程图；

图12是本申请一个实施例提供的对于延迟时间较为固定、一致性较好、不随外界因数变化而有较大变化的驱动单元的电流采样时间设置方式的示意图；

图13是本申请另一个实施例提供的对于延迟时间较为固定、一致性较好、不随外界因数变化而有较大变化的驱动单元的电流采样时间设置方式的示意图；

图14是本申请一个实施例提供的对于延迟时间难以确定的驱动单元的电流采样时间设置方式的示意图；

图15是本申请一个实施例提供的对于延迟时间难以确定的驱动单元的电流采样时间设置方式的示意图。

具体实施方式

下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能理解为对本申请的限制。

在本申请的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本申请的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本申请中的具体含义。

在一些情形下，对于功率因数校正电路的电流采集方式，往往是将控制单元输出驱动信号的导通时间的中点处作为电流采集时间点，但是，该方式会存在如下问题：

首先，没有考虑到驱动信号经过驱动单元的延迟，因此会导致实际采样的电流比预期的小，并且当导通时间越小时，电流上升斜率越大，因此延迟时间对采样造成的误差也越大。

另外，当驱动信号经过驱动单元的延迟较大或者驱动信号的脉宽较小时，有可能会存在电流采集时功率因数校正电路中的开关器件还未导通的情况出现，从而使得采集到的电流仍然是上一个周期的电流。

因此，将控制单元输出驱动信号的导通时间的中点处作为电流采集时间点的方式，会导致采样电流严重偏小，进而影响功率因数校正电路的功率因数、谐波以及电流控制。

基于上述情况，本申请实施例提供了一种电流采样方法、控制器、功率因数校正电路和存储介质，能够提高电流采样的准确性，从而提高功率因数校正电路的功率因数，减小谐波以及优化控制。

下面结合附图，对本申请实施例作进一步阐述。

如图1所示，图1是本申请一个实施例提供的用于执行电流采样方法的系统架构平台的示意图。

本申请实施例的系统架构平台100包括一个或多个处理器110和存储器120，图1中以一个处理器110及一个存储器120为例。

处理器110和存储器120可以通过总线或者其他方式连接，图1中以通过总线连接为例。

存储器120作为一种非暂态计算机可读存储介质，可用于存储非暂态软件程序以及非暂态性计算机可执行程序。此外，存储器120可以包括高速随机存取存储器，还可以包括非暂态存储器，例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中，存储器120可选包括相对于处理器110远程设置的存储器120，这些远程存储器可以通过网络连接至该系统架构平台100。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

本领域技术人员可以理解，图1中示出的装置结构并不构成对系统架构平台100的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

在图1所示的系统架构平台100中，处理器110可以用于调用存储器120中储存的电流采样程序，从而实现电流采样方法。

基于上述系统架构平台的硬件结构，提出本申请的功率因数校正电路的各个实施例。

如图2所示，图2是本申请一个实施例提供的功率因数校正电路的结构示意图。

具体地，本申请实施例的功率因数校正电路包括但不限于控制单元200、驱动单元300、开关器件400和采样单元500，其中，控制单元200的输出端连接至驱动单元300的输入端，驱动单元300的输出端连接至开关器件400的控制端，开关器件400的其他端口用于连接至其他电子元器件，并且流经开关器件400的电流可以通过采样单元500进行检测。

在一实施例中，关于上述的控制单元200，能够生成并从输出端输出驱动信号至驱动单元300，接着，驱动单元300会对接收到的驱动信号进行滤波、放大等处理，并将处理后的驱动信号发送至开关器件400，以控制开关器件400导通或者关断，而采样单元500则可以对流经开关器件400的电流进行检测。

需要说明的是，关于上述的采样单元500的采样时刻，可以位于开关器件400导通期间，也可以位于开关器件400关断期间，本申请实施例对采样单元500的采样时刻不作具体限定。

可以理解的是，关于上述的采样单元500的类型，可以是采用采样电阻进行电流采样，也可以是采用电流互感器进行电流采样，也可以是其他类型的采样单元500，本申请实施例对采样单元500的类型不作具体限定。

另外，可以理解的是，关于上述的开关器件400，可以是场效应管，也可以是三极管，也可以是其他类型的开关器件400，本申请实施例对开关器件400的类型不作具体限定。

值得注意的是，本申请实施例的功率因数校正电路中的控制单元200，可以包括但不限于图1中所示的处理器和存储器，并且该控制单元200能够实现下面要提及的功率因数校正电路的电流采样方法。或者，本申请实施例的功率因数校正电路可以额外设置一个控制器，该控制器可以包括但不限于图1中所示的处理器和存储器，并且该控制器能够实现下面要提及的功率因数校正电路的电流采样方法。

另外，如图2所示，本申请实施例的功率因数校正电路还包括但不限于整流单元610、电感620、二极管630和电解电容640，其中，该整流单元610的输入端连接至交流电源650，整流单元610的输出端通过电感620连接至开关器件400，整流单元610的输出端还通过电感620连接至二极管630和电解电容640，并且二极管630和电解电容640串联连接之后再与开关器件400并联连接。

在一实施例中，当开关器件400导通时，电感620处于充能状态，并且电流逐渐增大；当开关器件400关断时，电感620处于放能状态并给电解电容640充电，并且电流逐渐减小。

需要说明的是，基于上述的功率因数校正电路，目前的电流采样点设置方式是将控制单元200输出驱动信号的导通时间的中点处作为电流采集时间点，但是该方式往往会存在如下两种问题，分别如下：

第一种问题、现有方案中，功率因数校正电路的电流采样点设置在控制单元200输出驱动信号的导通时间中点，而不是设置在开关器件400的实际导通时间中点。现有方案没有考虑驱动信号经过驱动单元300的延迟，因此会导致实际采样的电流比预期的小；且导通时间越小时，电流上升斜率越大，因此延迟时间对采样造成的误差也越大，具体可以见图3所示。

第二种问题、现有方案中，当驱动信号经过驱动单元300的延迟较大例如超过0.5us，在驱动信号的最小脉宽下，采集功率因数校正电路的电流的时刻开关器件400还未导通，采到的电流还是上一个周期的电流。从而导致采样的电流严重偏小，影响功率因数校正电路的功率因数、谐波以及电流控制，具体可以见图4和图5所示。其中，图5中的曲线A表征电感620处的电流，曲线B表征火线电流，可见由于采到的电流是上一个周期的电流，从而使得电感620电流的波峰以及火线电流的波峰都有明显得下凹，采样不准确；例如，可见曲线A中的圆形框a1，即电感620电流的波峰有明显得下凹；或者，可见曲线B中的圆形框b1和圆形框b2，即火线电流的波峰有明显得下凹。

基于上述系统架构平台和功率因数校正电路的硬件结构，提出本申请的电流采样方法的各个实施例。

如图6所示，图6是本申请一个实施例提供的电流采样方法的流程图。该电流采样方法可以应用于上述任一实施例的功率因数校正电路，该电流采样方法包括但不限于步骤S100、步骤S200和步骤S300。

步骤S100、获取控制单元所输出的驱动信号的导通时间；

步骤S200、根据导通时间和驱动单元的延迟时间或者根据导通时间所对应的占空比确定采样时间；

步骤S300、通过采样单元在采样时间对流经开关器件的电流进行检测。

具体地，本申请实施例的电流采样方法包括但不限于两种实施例，分别如下：

第一种实施例，当功率因数校正电路中的驱动单元的延迟时间较为固定、一致性较好，并且不随外界因数如温度因素变化而有较大变化时，本申请实施例首先会获取控制单元所输出的驱动信号的导通时间，然后根据导通时间和驱动单元的延迟时间来计算出采样时间，最后直到到达采样时间时再通过采样单元对流经开关器件的电流进行检测。

第二种实施例，当功率因数校正电路中的驱动单元的延迟时间难以确定时，本申请实施例首先会获取控制单元所输出的驱动信号的导通时间，然后根据导通时间所对应的占空比确定采样时间，最后直到到达采样时间时再通过采样单元对流经开关器件的电流进行检测。

根据本申请实施例的电流采样方法的技术方案，能够减少实际采样电流和预期之间的差距，还能够减少因延迟时间对采样造成的误差，并且也不会出现采集到上一个周期的电流的情况出现，从而能够提高电流采样的准确性，提高功率因数校正电路的功率因数，减小谐波以及优化控制。

需要说明的是，当步骤S200为根据导通时间和驱动单元的延迟时间确定采样时间的情况下，该步骤S200具体可以包括但不限于图7和图8中的两种实施情况，具体分别如下：

如图7所示，图7是本申请另一个实施例提供的电流采样方法的流程图。关于上述步骤S200中的根据导通时间和驱动单元的延迟时间确定采样时间，可以包括但不限于步骤S410、步骤S420和步骤S430。

步骤S410、获取驱动单元的延迟时间；

步骤S420、选择导通时间的中点，作为第一中点时间；

步骤S430、对第一中点时间和延迟时间进行加法计算，得到采样时间。

在一实施例中，当功率因数校正电路中的驱动单元的延迟时间较为固定、一致性较好，并且不随外界因数变化而有较大变化时，本申请实施例可以对驱动单元的延迟时间进行获取，然后确定导通时间的中点作为第一中点时间，接着再将确定得到的延迟时间和第一中点时间进行叠加，并将叠加后的时间作为采样时间。

具体地，如图12所示，图12是本申请一个实施例提供的对于延迟时间较为固定、一致性较好、不随外界因数变化而有较大变化的驱动单元的电流采样时间设置方式的示意图。由图12可知，采样时间是由延迟时间和第一中点时间叠加得到的，因此该采样时间对应为开关器件的实际驱动信号的导通时间的中点。

由于本申请实施例在驱动信号的导通时间的第一中点时间的基础上，推迟了驱动单元的延迟时间之后再对流经开关器件的电流进行电流检测，因此，能够减少因驱动单元的延迟时间而对采样造成的误差，能够缩小实际采样电流和预期采样电流之间的差距；并且由于延迟时间和第一中点时间所叠加得到的采样时间为开关器件的实际驱动信号的导通时间的中点，因此该采样时间位于当前的采样周期内，因此不会出现采集到上一个采样周期的电流的情况出现。因此，本申请实施例能够提高电流采样的准确性，提高功率因数校正电路的功率因数，减小谐波以及优化控制。

如图8所示，图8是本申请另一个实施例提供的电流采样方法的流程图。关于上述步骤S200中的根据导通时间和驱动单元的延迟时间确定采样时间，可以包括但不限于步骤S510、步骤S520、步骤S530和步骤S540。

步骤S510、获取驱动单元的延迟时间，并获取驱动信号的驱动周期；

步骤S520、根据驱动周期和导通时间得到驱动信号的关断时间；

步骤S530、选择关断时间的中点，作为第二中点时间；

步骤S540、对第二中点时间和延迟时间进行加法计算，得到采样时间。

在一实施例中，当功率因数校正电路中的驱动单元的延迟时间较为固定、一致性较好，并且不随外界因数变化而有较大变化时，本申请实施例除了可以按照图7和图12中的方式来确定采样时间之外，还可以通过如下方式确定采样时间：首先，对驱动信号的驱动周期以及驱动单元的延迟时间进行获取，然后对驱动周期和导通时间进行减法运算，得到驱动信号的关断时间，接着再将关断时间的中点作为第二中点时间，最后，再将确定得到的延迟时间和第二中点时间进行叠加，并将叠加后的时间作为采样时间。

具体地，如图13所示，图13是本申请另一个实施例提供的对于延迟时间较为固定、一致性较好、不随外界因数变化而有较大变化的驱动单元的电流采样时间设置方式的示意图。由图13可知，采样时间是由延迟时间和第二中点时间叠加得到的，因此该采样时间对应为开关器件的实际驱动信号的关断时间的中点。

由于本申请实施例在驱动信号的关断时间的第二中点时间的基础上，推迟了驱动单元的延迟时间之后再对流经开关器件的电流进行电流检测，因此，能够减少因驱动单元的延迟时间而对采样造成的误差，能够缩小实际采样电流和预期采样电流之间的差距；并且由于延迟时间和第二中点时间所叠加得到的采样时间为开关器件的实际驱动信号的关断时间的中点，因此该采样时间位于当前的采样周期内，因此不会出现采集到上一个采样周期的电流的情况出现。因此，本申请实施例能够提高电流采样的准确性，提高功率因数校正电路的功率因数，减小谐波以及优化控制。

另外，如图9所示，图9是本申请另一个实施例提供的电流采样方法的流程图。关于上述步骤S410和步骤S510中的获取驱动单元的延迟时间，可以包括但不限于步骤S610和步骤S620。

步骤S610、获取驱动单元的型号信息；

步骤S620、根据型号信息确定驱动单元的延迟时间。

在一实施例中，关于图7、图8、图12和图13中的采样时间点设置方式，均是基于功率因数校正电路中的驱动单元的延迟时间较为固定、一致性较好，并且不随外界因数变化而有较大变化的情况下进行设置的。

而对于驱动单元的延迟时间的获取过程，首先，本申请实施例可以对驱动单元的型号信息进行获取，然后根据该型号信息查找该驱动单元的延迟时间。

可以理解的是，关于驱动单元的延迟时间的查找方式，可以是根据型号信息在预设表格中查找出对应的延迟时间，也可以是通过其他映射方式进行查找，本申请实施例对延迟时间的查找方式不作具体限定。

需要说明的是，当步骤S200为根据导通时间所对应的占空比确定采样时间的情况下，该步骤S200具体可以包括但不限于图10和图11中的两种实施情况，具体分别如下：

如图10所示，图10是本申请另一个实施例提供的电流采样方法的流程图。关于上述步骤S200中的根据导通时间所对应的占空比确定采样时间，可以包括但不限于步骤S710、步骤S720和步骤S730。

步骤S710、获取驱动信号的驱动周期；

步骤S720、根据导通时间和驱动周期确定得到与导通时间对应的占空比；

步骤S730、当占空比小于预设比例，根据驱动周期和导通时间得到驱动信号的关断时间，并选择关断时间的中点作为采样时间。

在一实施例中，当功率因数校正电路中的驱动单元的延迟时间难以确定时，本申请实施例可以对驱动信号的驱动周期进行获取，然后计算出导通时间和驱动周期之间的比例，得到导通时间所对应的占空比，接着再将该占空比和预设比例进行比较。

如果占空比小于预设比例，那么表明开关器件导通阶段电流上升斜率的绝对值要高于关断阶段电流下降斜率的绝对值，由于斜率绝对值越大会导致采样误差越大，因此，在占空比小于预设比例的情况下，为了减小采样误差，那么本申请实施例可以将驱动信号的关断时间的中点作为采样时间。

具体地，如图14所示，图14是本申请一个实施例提供的对于延迟时间难以确定的驱动单元的电流采样时间设置方式的示意图。由图14可知，采样时间是控制单元所输出驱动信号的关断时间的中点，虽然控制单元所输出驱动信号的关断时间的中点和开关器件实际驱动信号的关断时间的中点还有一定的差距，但是相对于在导通阶段进行采样，图14中的采样误差更小。另外，在导通时间为最小脉宽的情况下，该方式也不会采集到上一个采样周期的电流值，准确性更高。

由于本申请实施例在占空比小于预设比例的情况下，将驱动信号的关断时间的中点作为采样时间，选择斜率绝对值较低的关断阶段进行采样，能够缩小实际采样电流和预期采样电流之间的差距；并且由于采样时间为驱动信号的关断时间的中点，因此该采样时间位于当前的采样周期内，所以不会出现采集到上一个采样周期的电流的情况出现。因此，本申请实施例能够提高电流采样的准确性，提高功率因数校正电路的功率因数，减小谐波以及优化控制。

如图11所示，图11是本申请另一个实施例提供的电流采样方法的流程图。关于上述步骤S200中的根据导通时间所对应的占空比确定采样时间，可以包括但不限于步骤S810、步骤S820和步骤S830。

步骤S810、获取驱动信号的驱动周期；

步骤S820、根据导通时间和驱动周期确定得到与导通时间对应的占空比；

步骤S830、当占空比大于或等于预设比例，选择导通时间的中点作为采样时间。

在一实施例中，当功率因数校正电路中的驱动单元的延迟时间难以确定时，本申请实施例可以对驱动信号的驱动周期进行获取，然后计算出导通时间和驱动周期之间的比例，得到导通时间所对应的占空比，接着再将该占空比和预设比例进行比较。

如果占空比大于或等于预设比例，那么表明开关器件导通阶段电流上升斜率的绝对值要低于关断阶段电流下降斜率的绝对值，由于斜率绝对值越大会导致采样误差越大，因此，在占空比大于或等于预设比例的情况下，为了减小采样误差，那么本申请实施例可以将驱动信号的导通时间的中点作为采样时间。

具体地，如图15所示，图15是本申请另一个实施例提供的对于延迟时间难以确定的驱动单元的电流采样时间设置方式的示意图。由图15可知，采样时间是控制单元所输出驱动信号的导通时间的中点，虽然控制单元所输出驱动信号的导通时间的中点和开关器件实际驱动信号的导通时间的中点还有一定的差距，但是相对于在关断阶段进行采样，图15中的采样误差更小。另外，在导通时间为最小脉宽的情况下，由于控制单元的驱动信号的导通时间的占空比较大，因此控制单元所输出驱动信号的导通时间的中点只会对应落入当前采样周期的导通阶段中，而不会采集到上一个采样周期的电流值，准确性更高。

由于本申请实施例在占空比大于或等于预设比例的情况下，将驱动信号的导通时间的中点作为采样时间，选择斜率绝对值较低的导通阶段进行采样，能够缩小实际采样电流和预期采样电流之间的差距；并且由于采样时间为驱动信号的导通时间的中点并且导通时间的占空比较大，因此该采样时间位于当前的采样周期内，所以不会出现采集到上一个采样周期的电流的情况出现。因此，本申请实施例能够提高电流采样的准确性，提高功率因数校正电路的功率因数，减小谐波以及优化控制。

另外，需要说明的是，关于上述步骤S730和步骤S830中所提及的预设比例，可以为二分之一，也可以为十一分之五，也可以是其他数值，本申请实施例只需要在占空比小于预设比例的情况下，保证导通阶段的斜率的绝对值大于关断阶段的斜率的绝对值，以及在占空比大于或等于预设比例的情况下，保证导通阶段的斜率的绝对值小于关断阶段的斜率的绝对值即可，本申请实施例对预设比例的数值不作具体限定。

基于上述的系统架构平台、功率因数校正电路以及电流采样方法，下面分别提出本申请的控制器和计算机可读存储介质的各个实施例。

另外，本申请的一个实施例提供了一种控制器，该控制器包括：处理器、存储器及存储在存储器上并可在处理器上运行的计算机程序。

处理器和存储器可以通过总线或者其他方式连接。

需要说明的是，本实施例中的控制器，可以包括如图1所示实施例中的处理器和存储器，两者属于相同的申请构思，因此两者具有相同的实现原理以及有益效果，此处不再详述。

实现上述实施例的电流采样方法所需的非暂态软件程序以及指令存储在存储器中，当被处理器执行时，执行上述实施例的电流采样方法。

根据本申请实施例的控制器的技术方案，对于延迟时间较为固定、一致性较好、不随外界因数变化而有较大变化的驱动单元，可以利用驱动信号的导通时间和驱动单元的延迟时间计算出采样时间；另外，对于延迟时间难以确定的驱动单元，可以计算出导通时间所对应的占空比，并利用该占空比确定采样时间。因此，本申请实施例能够减少实际采样电流和预期之间的差距，还能够减少因延迟时间对采样造成的误差，并且也不会出现采集到上一个周期的电流的情况出现，从而能够提高电流采样的准确性，提高功率因数校正电路的功率因数，减小谐波以及优化控制。

值得注意的是，由于本申请实施例的控制器能够执行上述实施例的电流采样方法，因此，本申请实施例的控制器的具体实施方式和技术效果，可以参照上述任一实施例的电流采样方法的具体实施方式和技术效果。

此外，本申请的一个实施例还提供了一种计算机的可读存储介质，该计算机可读存储介质存储有计算机可执行指令，计算机可执行指令用于执行上述的电流采样方法。示例性地，执行以上描述的图6至图11中的方法步骤。

根据本申请实施例的计算机可读存储介质的技术方案，对于延迟时间较为固定、一致性较好、不随外界因数变化而有较大变化的驱动单元，可以利用驱动信号的导通时间和驱动单元的延迟时间计算出采样时间；另外，对于延迟时间难以确定的驱动单元，可以计算出导通时间所对应的占空比，并利用该占空比确定采样时间。因此，本申请实施例能够减少实际采样电流和预期之间的差距，还能够减少因延迟时间对采样造成的误差，并且也不会出现采集到上一个周期的电流的情况出现，从而能够提高电流采样的准确性，提高功率因数校正电路的功率因数，减小谐波以及优化控制。

值得注意的是，由于本申请实施例的计算机可读存储介质能够实现上述实施例的电流采样方法，因此，本申请实施例的计算机可读存储介质的具体实施方式和技术效果，可以参照上述任一实施例的电流采样方法具体实施方式和技术效果。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包括计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

以上是对本申请的较佳实施进行了具体说明，但本申请并不局限于上述实施方式，熟悉本领域的技术人员在不违背本申请精神的共享条件下还可作出种种等同的变形或替换，这些等同的变形或替换均包括在本申请权利要求所限定的范围内。

Claims (10)

1.一种电流采样方法，其特征在于，应用于功率因数校正电路，所述功率因数校正电路包括控制单元、驱动单元、开关器件和采样单元，所述控制单元通过所述驱动单元连接至所述开关器件，所述采样单元用于检测流经所述开关器件的电流；所述电流采样方法包括：

获取所述控制单元所输出的驱动信号的导通时间；

根据所述导通时间和所述驱动单元的延迟时间或者根据所述导通时间所对应的占空比确定采样时间；

通过所述采样单元在所述采样时间对流经所述开关器件的电流进行检测。

2.根据权利要求1所述的电流采样方法，其特征在于，在根据所述导通时间和所述驱动单元的延迟时间确定采样时间的情况下，所述根据所述导通时间和所述驱动单元的延迟时间确定采样时间，包括：

获取所述驱动单元的延迟时间；

选择所述导通时间的中点，作为第一中点时间；

对所述第一中点时间和所述延迟时间进行加法计算，得到采样时间。

3.根据权利要求1所述的电流采样方法，其特征在于，在根据所述导通时间和所述驱动单元的延迟时间确定采样时间的情况下，所述根据所述导通时间和所述驱动单元的延迟时间确定采样时间，包括：

获取所述驱动单元的延迟时间，并获取所述驱动信号的驱动周期；

根据所述驱动周期和所述导通时间得到所述驱动信号的关断时间；

选择所述关断时间的中点，作为第二中点时间；

对所述第二中点时间和所述延迟时间进行加法计算，得到采样时间。

4.根据权利要求2或3所述的电流采样方法，其特征在于，所述获取所述驱动单元的延迟时间，包括：

获取所述驱动单元的型号信息；

根据所述型号信息确定所述驱动单元的延迟时间。

5.根据权利要求1所述的电流采样方法，其特征在于，在根据所述导通时间所对应的占空比确定采样时间的情况下，所述根据所述导通时间所对应的占空比确定采样时间，包括：

获取所述驱动信号的驱动周期；

根据所述导通时间和所述驱动周期确定得到与所述导通时间对应的占空比；

当所述占空比小于预设比例，根据所述驱动周期和所述导通时间得到所述驱动信号的关断时间，并选择所述关断时间的中点作为采样时间。

6.根据权利要求1所述的电流采样方法，其特征在于，在根据所述导通时间所对应的占空比确定采样时间的情况下，所述根据所述导通时间所对应的占空比确定采样时间，包括：

获取所述驱动信号的驱动周期；

根据所述导通时间和所述驱动周期确定得到与所述导通时间对应的占空比；

当所述占空比大于或等于预设比例，选择所述导通时间的中点作为采样时间。

7.根据权利要求5或6所述的电流采样方法，其特征在于，所述预设比例为二分之一。

8.一种控制器，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如权利要求1至7中任意一项所述的电流采样方法。

9.一种功率因数校正电路，其特征在于：包括如权利要求8所述的控制器。

10.一种计算机可读存储介质，其特征在于：存储有计算机可执行指令，所述计算机可执行指令用于执行如权利要求1至7中任意一项所述的电流采样方法。