CN118113131A - 芯片功耗的管理方法、装置、系统及计算机可读存储介质 - Google Patents
芯片功耗的管理方法、装置、系统及计算机可读存储介质 Download PDFInfo
- Publication number
- CN118113131A CN118113131A CN202211518603.1A CN202211518603A CN118113131A CN 118113131 A CN118113131 A CN 118113131A CN 202211518603 A CN202211518603 A CN 202211518603A CN 118113131 A CN118113131 A CN 118113131A
- Authority
- CN
- China
- Prior art keywords
- processing
- node
- storage
- processing node
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 344
- 238000012545 processing Methods 0.000 claims abstract description 767
- 230000015654 memory Effects 0.000 claims description 60
- 238000005538 encapsulation Methods 0.000 claims description 19
- 238000004590 computer program Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000004891 communication Methods 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 6
- 238000007726 management method Methods 0.000 description 5
- 230000003068 static effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 235000019800 disodium phosphate Nutrition 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 102000002067 Protein Subunits Human genes 0.000 description 2
- 108010001267 Protein Subunits Proteins 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004148 unit process Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本申请公开了一种芯片功耗的管理方法、装置、系统及计算机可读存储介质,涉及通信技术领域。该方法应用于第一处理节点,第一处理节点应用于第一芯片,第一芯片还包括第二处理节点和存储节点,第一处理节点分别与第二处理节点和存储节点通信连接。该方法包括:第一处理节点根据第一处理的类型,从第一芯片的参考PS中获取第一PS,将参考PS中除第一PS以外的第二PS存储到存储节点;根据第一PS对第一报文执行第一处理,得到第二报文;向第二处理节点传输存储节点的存储信息、第一PS和第二报文。由于第一PS对应的数据量较小,第一处理节点根据第一PS执行第一处理产生的功耗较低。
Description
技术领域
本申请涉及通信技术领域,尤其涉及一种芯片功耗的管理方法、装置、系统及计算机可读存储介质。
背景技术
随着低碳时代的到来,降低能源消耗的需求不断提升。转发芯片作为转发设备的核心,转发芯片的功耗是转发设备的功耗的重要影响因素。因此,需要一种芯片功耗的管理方法,通过降低转发芯片的功耗,实现降低转发设备的功耗,从而降低运行转发设备的能源消耗。
发明内容
本申请提出一种芯片功耗的管理方法、装置、系统及计算机可读存储介质,用于降低芯片的功耗。
第一方面,提供了一种芯片功耗的管理方法,该方法应用于第一处理节点,第一处理节点应用于第一芯片,第一芯片还包括第二处理节点和至少一个存储节点,第一处理节点分别与第二处理节点和至少一个存储节点通信连接,方法包括:第一处理节点根据第一处理节点对应的第一处理的类型,从第一芯片的参考PS中获取对第一报文执行第一处理需要的第一PS,将参考PS中除第一PS以外的第二PS存储至至少一个存储节点;然后,第一处理节点根据第一PS对第一报文执行第一处理,得到第二报文;第一处理节点向第二处理节点传输至少一个存储节点的存储信息、第一PS和第二报文。
该方法中,第一处理节点将参考PS中除第一PS以外的第二PS存储到至少一个存储节点中,根据第一PS对第一报文执行第一处理。由于第一PS对应的数据量较小,第一处理节点根据第一PS执行第一处理产生的功耗较低。
在一种可能的实现方式中,第一PS和第三PS的相似度大于等于相似度阈值,第三PS用于第二处理节点对第二报文执行第二处理,存储节点的数量为多个;第一处理节点将参考PS中除第一PS以外的第二PS存储至至少一个存储节点,包括:第一处理节点获取第二处理节点对应的第二处理的类型,根据第二处理的类型,从参考PS中获取第三PS;基于第一PS不包括第三PS的第一部分,第一处理节点将第一部分存储至多个存储节点中的第一存储节点,将第二PS中除第一部分以外的第四PS存储至多个存储节点中的第二存储节点,至少一个存储节点的存储信息包括第一存储节点的存储信息和第二存储节点的存储信息。从而后续第二处理节点可以直接从存储有第二处理需要的PS的存储节点中读取第二处理需要的PS,第二处理节点获取第二处理需要的PS的效率较高且功耗较低。
在一种可能的实现方式中,存储节点的数量为多个,第一芯片还包括第三处理节点和至少一个中间处理节点,至少一个中间处理节点位于第一处理节点与第三处理节点之间,第三处理节点与多个存储节点中的第三存储节点通信连接;第一处理节点根据第一PS对第一报文执行第一处理之后,还包括:第一处理节点生成第一数据,第一数据与至少一个中间处理节点执行的中间处理无关且与第三处理节点执行的第三处理相关,第三处理用于对第一数据进行处理或者根据第一数据对执行中间处理后的第一报文进行处理;第一处理节点将第一数据存储至第三存储节点,向第三处理节点传输第三存储节点的存储信息。
由于无需向中间处理节点传输第一数据,传输第一数据导致的第一芯片的功耗较低。再有,中间处理节点无需确定第一数据是否为执行该中间节点对应的中间处理需要的PS,确定中间处理需要的PS导致的第一芯片的功耗较低。
在一种可能的实现方式中,第一处理包括第一处理节点对应的第一查表处理和第一业务处理,第一查表处理用于获取第一业务处理的类型;第一PS包括执行第一查表处理需要的PS和执行第一业务处理需要的PS。第一PS包括的PS较为全面,从而根据第一PS对第一报文执行第一处理时的准确性较高。
在一种可能的实现方式中,第一处理的类型为隧道终结处理、选路处理或封装处理中的任一种。第一处理的类型较为灵活。
在一种可能的实现方式中,第一芯片为转发芯片。
第二方面,提供了一种芯片功耗的管理方法,该方法应用于第二处理节点,第二处理节点应用于第一芯片,第一芯片还包括第一处理节点和至少一个存储节点,第二处理节点与第一处理节点通信连接,第一处理节点与至少一个存储节点通信连接,方法包括:第二处理节点接收由第一处理节点发送的至少一个存储节点的存储信息、第一PS和第二报文,第二报文由第一处理节点根据第一PS对第一报文执行第一处理得到,第一PS根据第一处理节点对应的第一处理的类型确定,第二PS为第一芯片的参考PS中除第一PS以外的PS,第二PS由第一处理节点存储在至少一个存储节点;第二处理节点根据至少一个存储节点的存储信息和第二处理节点对应的第二处理的类型,从至少一个存储节点中读取第二PS;第二处理节点从第一PS和第二PS中获取对第二报文执行第二处理需要的第三PS,根据第三PS对第二报文执行第二处理。
该方法中,第二PS被存储到至少一个存储节点中,第二处理节点根据至少一个存储节点的存储信息读取第二PS,从第一PS和第二PS中获取对第二报文执行第二处理需要的第三PS,根据第三PS对第二报文执行第二处理。由于第三PS对应的数据量较小,第二处理节点根据第三PS执行第二处理产生的功耗较低。
在一种可能的实现方式中,第一PS和第三PS的相似度大于等于相似度阈值,存储节点的数量为多个,第一PS不包括第三PS的第一部分,第一部分由第一处理节点存储在多个存储节点中的第一存储节点,至少一个存储节点的存储信息包括第一存储节点的存储信息;第二处理节点根据至少一个存储节点的存储信息和第二处理节点对应的第二处理的类型,从至少一个存储节点中读取第二PS,包括:第二处理节点从至少一个存储节点的存储信息中获取第一存储节点的存储信息,根据第一存储节点的存储信息和第二处理节点对应的第二处理的类型,从第一存储节点中读取第一部分,第一部分用于第二处理节点获取第三PS。从而第二处理节点获取第一部分的效率较高,且无需读取至少一个存储节点中存储的所有PS,读取第一部分造成的第一芯片的功耗较低。
在一种可能的实现方式中,第一芯片还包括第三处理节点、第四存储节点和至少一个中间处理节点,至少一个中间处理节点位于第二处理节点与第三处理节点之间,第二处理节点和第三处理节点分别与第四存储节点通信连接,第二处理节点根据第三PS对第二报文执行第二处理之后,还包括:第二处理节点生成第二数据,第二数据与至少一个中间处理节点执行的中间处理无关且与第三处理节点执行的第三处理相关,第三处理用于对第二数据进行处理或者根据第二数据对执行中间处理后的第一报文进行处理;第二处理节点将第二数据存储至第四存储节点,向第三处理节点传输第四存储节点的存储信息。
由于无需向中间处理节点传输第二数据,传输第二数据导致的第一芯片的功耗较低。再有,中间处理节点无需确定第二数据是否为执行该中间节点对应的中间处理需要的PS,确定中间处理需要的PS导致的第一芯片的功耗较低。
在一种可能的实现方式中,第二处理包括第二处理节点对应的第二查表处理和第二业务处理,第二查表处理用于获取第二业务处理的类型;第三PS包括执行第二查表处理需要的PS和执行第二业务处理需要的PS。第三PS包括的PS较为全面,从而根据第三PS对第二报文执行第二处理时的准确性较高。
在一种可能的实现方式中,第二处理的类型为隧道终结处理、选路处理或封装处理中的任一种。第二处理的类型较为灵活。
在一种可能的实现方式中,第一芯片为转发芯片。
第三方面,提供了一种芯片功耗的管理装置,该装置应用于第一处理节点,第一处理节点应用于第一芯片,第一芯片还包括第二处理节点和至少一个存储节点,第一处理节点分别与第二处理节点和至少一个存储节点通信连接,装置包括:
获取单元,用于根据处理单元对应的第一处理的类型,从第一芯片的参考上下文信息PS中获取对第一报文执行第一处理需要的第一PS,将参考PS中除第一PS以外的第二PS存储至至少一个存储节点;
处理单元,用于根据第一PS对第一报文执行第一处理,得到第二报文;
传输单元,用于向第二处理节点传输至少一个存储节点的存储信息、第一PS和第二报文。
在一种可能的实现方式中,第一PS和第三PS的相似度大于等于相似度阈值,第三PS用于第二处理节点对第二报文执行第二处理,存储节点的数量为多个;获取单元,用于获取第二处理节点对应的第二处理的类型,根据第二处理的类型,从参考PS中获取第三PS;基于第一PS不包括第三PS的第一部分,将第一部分存储至多个存储节点中的第一存储节点,将第二PS中除第一部分以外的第四PS存储至多个存储节点中的第二存储节点,至少一个存储节点的存储信息包括第一存储节点的存储信息和第二存储节点的存储信息。
在一种可能的实现方式中,存储节点的数量为多个,第一芯片还包括第三处理节点和至少一个中间处理节点,至少一个中间处理节点位于传输单元与第三处理节点之间,第三处理节点与多个存储节点中的第三存储节点通信连接;处理单元,还用于生成第一数据,第一数据与至少一个中间处理节点执行的中间处理无关且与第三处理节点执行的第三处理相关,第三处理用于对第一数据进行处理或者根据第一数据对执行中间处理后的第一报文进行处理;将第一数据存储至第三存储节点,向第三处理节点传输第三存储节点的存储信息。
在一种可能的实现方式中,第一处理包括处理单元对应的第一查表处理和第一业务处理,第一查表处理用于获取第一业务处理的类型;第一PS包括执行第一查表处理需要的PS和执行第一业务处理需要的PS。
在一种可能的实现方式中,第一处理的类型为隧道终结处理、选路处理或封装处理中的任一种。
在一种可能的实现方式中,第一芯片为转发芯片。
第四方面,提供了一种芯片功耗的管理装置,该装置应用于第二处理节点,第二处理节点应用于第一芯片,第一芯片还包括第一处理节点和至少一个存储节点,第二处理节点与第一处理节点通信连接,第一处理节点与至少一个存储节点通信连接,装置包括:
获取单元,用于接收由第一处理节点发送的至少一个存储节点的存储信息、第一上下文信息PS和第二报文,第二报文由第一处理节点根据第一PS对第一报文执行第一处理得到,第一PS根据第一处理节点对应的第一处理的类型确定,第二PS为第一芯片的参考PS中除第一PS以外的PS,第二PS由第一处理节点存储在至少一个存储节点;
获取单元,还用于根据至少一个存储节点的存储信息和处理单元对应的第二处理的类型,从至少一个存储节点中读取第二PS;
处理单元,用于从第一PS和第二PS中获取对第二报文执行第二处理需要的第三PS,根据第三PS对第二报文执行第二处理。
在一种可能的实现方式中,第一PS和第三PS的相似度大于等于相似度阈值,存储节点的数量为多个,第一PS不包括第三PS的第一部分,第一部分由第一处理节点存储在多个存储节点中的第一存储节点,至少一个存储节点的存储信息包括第一存储节点的存储信息;获取单元,用于从至少一个存储节点的存储信息中获取第一存储节点的存储信息,根据第一存储节点的存储信息和处理单元对应的第二处理的类型,从第一存储节点中读取第一部分,第一部分用于处理单元获取第三PS。
在一种可能的实现方式中,第一芯片还包括第三处理节点、第四存储节点和至少一个中间处理节点,至少一个中间处理节点位于处理单元与第三处理节点之间,处理单元和第三处理节点分别与第四存储节点通信连接,处理单元,还用于生成第二数据,第二数据与至少一个中间处理节点执行的中间处理无关且与第三处理节点执行的第三处理相关,第三处理用于对第二数据进行处理或者根据第二数据对执行中间处理后的第一报文进行处理;将第二数据存储至第四存储节点,向第三处理节点传输第四存储节点的存储信息。
在一种可能的实现方式中,第二处理包括处理单元对应的第二查表处理和第二业务处理,第二查表处理用于获取第二业务处理的类型;第三PS包括执行第二查表处理需要的PS和执行第二业务处理需要的PS。
在一种可能的实现方式中,第二处理的类型为隧道终结处理、选路处理或封装处理中的任一种。
在一种可能的实现方式中,第一芯片为转发芯片。
第五方面,提供了一种计算机系统,该计算机系统包括处理器,处理器包括第一处理节点、第二处理节点和至少一个存储节点,当处理器执行程序指令或代码时,该计算机系统实现第一方面或第二方面中任一的芯片功耗的管理方法。示例性地,该计算机系统还包括存储器,该存储器用于存储该程序指令或代码。
第六方面,提供了一种计算机可读存储介质,该计算机可读存储介质中存储有至少一条程序指令或代码,该程序指令或代码由计算机执行,计算机包括第一处理节点、第二处理节点和至少一个存储节点,程序指令或代码用于使计算机实现第一方面或第二方面中任一的芯片功耗的管理方法。
第七方面,提供了一种通信装置,该装置包括:收发器、存储器和处理器。其中,收发器、存储器和处理器通过内部连接通路互相通信,存储器用于存储指令,处理器用于执行存储器存储的指令,以控制收发器接收信号,并控制收发器发送信号,处理器包括第一处理节点、第二处理节点和至少一个存储节点,当处理器执行存储器存储的指令时,处理器执行第一方面或第二方面中任一的芯片功耗的管理方法。
示例性地,处理器为一个或多个,存储器为一个或多个。
示例性地,存储器可以与处理器集成在一起,或者存储器与处理器分离设置。
在具体实现过程中,存储器可以为非瞬时性(non-transitory)存储器,例如只读存储器(read only memory,ROM),其可以与处理器集成在同一块芯片上,也可以分别设置在不同的芯片上,本申请对存储器的类型以及存储器与处理器的设置方式不做限定。
第八方面,提供了一种计算机程序产品,该计算机程序产品包括:计算机程序指令或代码,该计算机程序指令或代码由计算机运行,计算机包括第一处理节点、第二处理节点和至少一个存储节点,计算机程序指令或代码用于使得计算机执行第一方面或第二方面中任一的芯片功耗的管理方法。
第九方面,提供了一种芯片,芯片包括第一处理节点和第二处理节点,第一处理节点用于执行第一方面中任一的芯片功耗的管理方法,第二处理节点用于执行第二方面中任一的芯片功耗的管理方法。
第十方面,提供了一种芯片,芯片包括处理器,处理器包括第一处理节点、第二处理节点和至少一个存储节点,处理器用于运行程序指令或代码,使得包含芯片的设备执行第一方面或第二方面中任一的芯片功耗的管理方法。
示例性地,该芯片还包括:输入接口、输出接口和存储器,该输入接口、该输出接口、该处理器以及该存储器之间通过内部连接通路相连,该存储器用于存储该程序指令或代码。
应当理解的是,本申请的第三方面至第十方面的技术方案及其对应的可能的实现方式所取得的有益效果可参见上述第一方面和第二方面及其对应的可能的实现方式的技术效果,此处不再赘述。
附图说明
图1是本申请实施例提供的一种转发芯片的结构示意图;
图2是本申请实施例提供的一种实施场景的示意图;
图3是本申请实施例提供的一种芯片功耗的管理方法的流程图;
图4是本申请实施例提供的一种获取第一PS、存储第二PS的过程示意图;
图5是本申请实施例提供的另一种获取第一PS、存储第二PS的过程示意图;
图6是本申请实施例提供的存储第一数据的过程示意图;
图7是本申请实施例提供的一种存储第二数据的过程示意图;
图8是本申请实施例提供的一种芯片功耗的管理装置的结构示意图;
图9是本申请实施例提供的另一种芯片功耗的管理装置的结构示意图;
图10是本申请实施例提供的一种计算机系统的结构示意图;
图11是本申请实施例提供的另一种计算机系统的结构示意图。
具体实施方式
本申请的实施方式部分使用的术语仅用于对本申请的实施例进行解释,而非旨在限定本申请。下面结合附图,对本申请的实施例进行描述。
随着通信技术的不断发展,在转发芯片中应用流水线(pipeline)架构成为一种提高转发芯片的报文处理效率的方式。在应用pipeline架构的转发芯片中,报文处理过程的各个处理阶段由转发芯片的各个模块执行。图1是本申请实施例提供的一种转发芯片的结构示意图,如图1所示,转发芯片包括多个匹配-执行(match-action,MA)模块,各个MA模块之间通过总线传递数据。
任一个MA模块内部可以分为查表单元和处理单元两部分。查表单元用于将获取到的转发芯片的上下文信息(program status,PS)存储到查表单元中的存储子单元,查表单元还用于从转发芯片的PS中选取查表处理需要的PS,根据选取的PS进行查表处理,得到MA对报文进行的业务处理的类型;得到业务处理的类型之后,从存储子单元读取存储的PS,通过MA模块内部的总线的多个PS域段向处理单元传输读取的PS和业务处理的类型,一个PS域段用于传输一部分PS。处理单元包括多个算术逻辑单元(arithmetic logical unit,ALU),一个ALU用于执行业务处理的一个子阶段,各个ALU与总线包括的多个PS域段全互连,从而对于任一个ALU,该任一个ALU从总线包括的多个PS域段中读取该任一个ALU对应的子阶段需要的PS,根据读取到的PS执行这个子阶段的业务处理。
然而,由于转发芯片的PS为多个MA模块执行各自对应的处理需要的PS的最大集合,各个MA模块执行各自对应的处理时仅需要最大集合中的一部分PS,如果将PS的最大集合输入某一个MA模块中,这个MA模块将该最大集合中自己不需要的PS存储到存储子单元时将造成MA模块功耗的浪费。再有,在通过调整总线的各个PS域段的值以体现各个PS域段是否被占用,通过被占用的PS域段的值指示转发芯片的PS的情况下,由于PS对应的数据量较大,需要调整值的PS域段的数量较多,总线的功耗将较高,导致转发芯片的功耗较高。此外,在总线包括的PS域段的数量较多的情况下,ALU与总线的PS域段全互连的实现较为复杂,需要的芯片面积较大。
本申请实施例提供了一种芯片功耗的管理方法,用于降低转发芯片的功耗。该方法的实施场景如图2所示,该实施场景可以应用于第一芯片,第一芯片设置于终端、网络设备或者服务器等设备,第一芯片可以为转发芯片。如图2所示,实施场景包括第一处理节点201、第二处理节点202和至少一个存储节点203,第一处理节点201分别与第二处理节点202和至少一个存储节点203通信连接,第一处理节点201和第二处理节点202均可以为MA模块。图2示出的实施场景可以包括比所示节点更多的附加节点或者省略其中所示的一部分节点,本申请实施例对此不加以限定。
本申请实施例提供的芯片功耗的管理方法可如图3所示,接下来,结合图2示出的实施场景,对该方法进行说明。如图3所示,该方法包括但不限于S301至S303。
S301,第一处理节点根据第一处理节点对应的第一处理的类型,从第一芯片的参考PS中获取对第一报文执行第一处理需要的第一PS,将参考PS中除第一PS以外的第二PS存储至至少一个存储节点。
其中,第一处理节点应用于第一芯片,第一芯片还包括第二处理节点和上述至少一个存储节点,第一处理节点分别与第二处理节点和至少一个存储节点通信连接,第一芯片可以为转发芯片。第一处理节点可以在第一处理节点的入口处执行S301。第一芯片的参考PS包括但不限于第一芯片接收到的报文的报文头数据和第一芯片的内部状态信息,其中,第一芯片的内部状态信息可以为第一芯片在对报文进行处理的过程中生成与后续处理相关的数据,本申请实施例不对内部状态信息的类型进行限定。
第一处理包括但不限于第一处理节点对应的第一查表处理和第一业务处理,第一查表处理用于获取第一业务处理的类型,相应地,第一PS包括但不限于执行第一查表处理需要的PS和执行第一业务处理需要的PS。在本申请实施例中,第一处理的类型可以为隧道终结处理、选路处理或封装处理中的任一种。在第一处理为隧道终结处理的情况下,第一查表处理为隧道终结处理包括的查表处理,第一业务处理为隧道终结处理包括的业务处理。在第一处理为选路处理的情况下,第一查表处理为选路处理包括的查表处理,第一业务处理为选路处理包括的业务处理。在第一处理为封装处理的情况下,第一查表处理为封装处理包括的查表处理,第一业务处理为封装处理包括的业务处理。
执行第一查表处理需要的PS以及执行第一业务处理需要的PS均可以根据经验或者实际需求进行设置,本申请实施例对此不加以限定。当然,第一处理也可以包括除第一查表处理和第一业务处理以外的其他处理,例如,第一处理节点包括多条支路(branch),则第一处理还可以包括支路选择,相应地,第一PS还可以包括支路选择需要的PS,本申请实施例对此不加以限定。
在本申请实施例中,第一处理节点可以根据第一处理的类型,查找处理类型和PS类型的对应关系,确定执行第一PS的类型,再根据第一PS的类型从参考PS中获取第一PS。处理类型和PS类型可以根据经验或实际需求进行设置并存储在第一芯片的某一个节点中,存储该对应关系的节点可以为第一处理节点,或者为第一芯片中除第一处理节点以外的其他节点。在第一处理节点存储该对应关系的情况下,第一处理节点可以根据第一处理的类型,查找存储的该对应关系。在第一芯片中除第一处理节点以外的其他节点存储该对应关系的情况下,第一处理节点可以向该其他节点发送第一查找请求,第一查找请求用于请求获取第一处理的类型对应的第一PS的类型,接收该其他节点基于第一查找请求返回的第一PS的类型,进而从参考PS中获取第一PS。
图4是本申请实施例提供的一种获取第一PS、存储第二PS的过程示意图。如图4所示,第一芯片包括n个MA模块和一个存储节点,n为大于等于3的整数,其中,MA模块1为第一处理节点,MA模块2为第二处理节点。则MA模块1根据MA模块1对应的第一查表处理和第一业务处理需要的PS,从参考PS中获取第一PS,将参考PS中除第一PS以外的第二PS存储到与MA模块1通信连接的存储节点。本申请实施例中,用于存储PS的存储节点以及用于存储PS的存储子单元均可以称为PS缓存(PS buffer)。图4示出的MA模块旨在对获取第一PS和存储第二PS的过程进行说明,并不用于限定第一芯片包括的MA模块的数量。
本申请实施例中,第一芯片中各个处理节点对应处理可以根据需求进行设置,各个处理节点对应的处理的类型可能相似度较高,例如多个处理节点对应多次的隧道终结、或者对应多次的选路处理、或者对应多次的封装处理。在多个处理节点对应的处理的类型相似度较高的情况下,多个处理节点可以称为一个处理节点组。由于类型相似度较高的处理需要的PS的相似度也较高,在第一处理节点和第二处理节点属于同一个处理节点组的情况下,第一处理节点可以将第二PS中第二处理节点对应的第二处理需要的PS存储到一个存储节点,将第二处理不需要的PS存储到另一个存储节点。从而后续第二处理节点可以直接从存储有第二处理需要的PS的存储节点中读取第二处理需要的PS,第二处理节点获取第二处理需要的PS的效率较高且功耗较低。
示例性地,第一PS和第三PS的相似度大于等于相似度阈值,第三PS用于第二处理节点对第二报文执行第二处理。第一PS和第三PS的相似度为第一PS和第三PS中重复的PS与第一PS的比例,或者为第一PS和第三PS中重复的PS与第三PS的比例。相似度阈值可以根据经验或者实际需求进行设置,本申请实施例对此不加以限定。例如,相似度阈值为0.9。在此情况下,如果与第一处理节点通信连接的存储节点的数量为多个,第一处理节点将参考PS中除第一PS以外的第二PS存储至至少一个存储节点,可以包括:第一处理节点获取第二处理节点对应的第二处理的类型,根据第二处理的类型,从参考PS中获取第三PS;基于第一PS不包括第三PS的第一部分,第一处理节点将第一部分存储至多个存储节点中的第一存储节点,将第二PS中除第一部分以外的第四PS存储至多个存储节点中的第二存储节点,至少一个存储节点的存储信息包括第一存储节点的存储信息和第二存储节点的存储信息。
本申请实施例不对第一处理节点获取第二处理节点对应的第二处理的类型的方式进行限定。例如,第一处理节点存储有第一芯片的各个处理节点对应的处理的类型,从而第一处理节点可以直接获取存储的第二处理节点对应的第二处理的类型。又例如,第一处理节点向第二处理节点发送第一获取请求,第一获取请求用于请求获取第二处理节点对应的第二处理的类型,第一处理节点接收第二处理节点基于该第一获取请求返回的第二处理的类型。第一处理节点根据第二处理的类型,从参考PS中获取第三PS的方式与上述获取第一PS的方式原理相同,此处不再赘述。
图5是本申请实施例提供的另一种获取第一PS、存储第二PS的过程示意图。如图5所示,第一芯片包括n个MA模块,n为大于等于3的整数,其中,MA模块1为第一处理节点,MA模块2为第二处理节点。MA模块1根据第一处理的类型,从参考PS中获取第一PS;根据第二处理的类型,从参考PS中获取第三PS;基于第一PS不包括第三PS的第一部分,将第一部分存储至第一存储节点,将参考PS中除第一PS和第一部分以外的第四PS存储至第二存储节点。
S302,第一处理节点根据第一PS对第一报文执行第一处理,得到第二报文。
例如,在第一处理包括第一查表处理和第一业务处理的情况下,第一处理节点将第一PS存储到第一处理节点包括的存储单元中,从第一PS中获取第一查表处理需要的第一子PS,根据第一子PS进行查表,得到第一业务处理的类型;从存储单元读取第一PS,根据第一业务处理的类型和第二子PS对第一报文进行处理,得到第二报文。第一处理节点可以在第一处理节点的内部执行S302。在一种可能的实现方式中,第一处理节点存储第一PS时根据第一查表处理需要的PS和第一业务处理需要的PS对第一PS进行区分,第一处理节点仅存储第一业务处理需要的PS。从而需要存储的PS较少,执行存储PS导致的第一芯片的功耗较低。请继续参见图4,MA模块1为第一处理节点,MA模块1包括查表单元和处理单元,则上述S302包括:查表单元存储第一PS中第一业务处理需要的第二子PS,从第一PS中获取第一查表处理需要的第一子PS,根据第一子PS进行查表,得到第一业务处理的类型,读取存储的第二子PS,向处理单元传输第一子PS、第二子PS和第一业务处理的类型;处理单元根据第一业务处理的类型和第二子PS对第一报文进行处理,得到第二报文。其中,查表单元可以将第二PS存储在查表单元包括的第一存储子单元中。
示例性地,MA模块1还包括第二存储子单元,第二存储子单元与处理单元通信连接。在此情况下,处理单元接收到第一子PS和第二子PS之后,还可以将第一子PS存储到第二存储子单元中,根据第二子PS执行第一业务处理,在执行第一业务处理之后,从第二存储子单元读取第一子PS,从而向第二处理节点传输第一子PS、第二子PS和第二报文,从而缩小处理单元中的各个ALU选择各个ALU需要的PS的选择范围,降低选择PS导致的第一芯片的功耗。当然,第一子PS和第二子PS也可以均输入处理单元的内部,各个ALU从第一子PS和第二子PS中选择各自需要的PS。
请继续参见图4,处理单元在对第一报文进行处理时,可以由处理单元包括的多个ALU完成对第一报文的处理,一个ALU用于执行第一业务处理的一个业务处理阶段。例如,对于多个ALU中的任一个ALU,该任一个ALU从第二子PS中获取该任一个ALU对应的业务处理阶段需要的PS,根据获取到的PS对接收到的报文执行该业务处理阶段对应的处理。在该任一个ALU为多个ALU中的第一个ALU的情况下,该任一个ALU接收到的报文为第一报文。在该任一个ALU为多个ALU中除第一个ALU以外的其他ALU的情况下,该任一个ALU接收到的报文为前一个ALU处理后的第一报文。
S303,第一处理节点向第二处理节点传输至少一个存储节点的存储信息、第一PS和第二报文。
关于第一处理节点向第二处理节点传输至少一个存储节点的存储信息、第一PS和第二报文的方式,本申请实施例对此不加以限定。例如,第一处理节点通过总线向第二处理节点传输至少一个存储节点的存储信息、第一PS和第二报文。
在一种可能的实现方式中,第一处理节点根据第一PS对第一报文执行第一处理之后,会生成一些数据,这些数据仅与第一芯片中的某些处理节点对应的处理相关,则第一处理节点生成这些数据之后,可以将这些数据存储到第一芯片包括的多个存储节点中除第一存储节点和第二存储节点以外的第三存储节点,向需要使用这些数据的处理节点传输第三存储节点的存储信息,从而使用这些数据的存储节点可以根据第三存储节点的存储信息获取这些数据。
例如,与第一处理节点通信连接的存储节点的数量为多个,第一芯片还包括第三处理节点和至少一个中间处理节点,至少一个中间处理节点位于第一处理节点与第三处理节点之间,第三处理节点与多个存储节点中的第三存储节点通信连接。则第一处理节点根据第一PS对第一报文执行第一处理之后,还包括:第一处理节点生成第一数据,第一数据与至少一个中间处理节点执行的中间处理无关且与第三处理节点执行的第三处理相关,第三处理用于对第一数据进行处理或者根据第一数据对执行中间处理后的第一报文进行处理;第一处理节点将第一数据存储至第三存储节点,向第三处理节点传输第三存储节点的存储信息。
从而第三处理节点能够根据第三存储节点的存储信息,获取第一数据,进而执行第三处理。由于无需向中间处理节点传输第一数据,传输第一数据导致的第一芯片的功耗较低。再有,中间处理节点无需确定第一数据是否为执行该中间节点对应的中间处理需要的PS,确定中间处理需要的PS导致的第一芯片的功耗较低。至少一个中间节点可以包括第二处理节点。
图6是本申请实施例提供的一种存储第一数据的过程示意图。如图6所示,第一芯片包括r个MA模块、存储节点1、存储节点2和累加(accumulator,Acc)模块,r为大于等于3的整数,其中,MA模块1为第一处理节点,MA模块2为第二处理节点,MA模块1需要的第一PS和MA模块2需要的第三PS的相似度小于相似度阈值,也即MA模块1和MA模块2不属于同一个处理节点组,第一芯片中除MA模块1以外的其余MA模块为中间处理节点,Acc模块为第三处理节点。MA模块1生成统计标识(identifier,ID)1,统计ID1与中间处理节点执行的中间处理无关且与Acc模块执行的第三处理相关,第三处理用于统计各个MA模块生成的统计ID的数量。则MA模块1将统计ID1存储至存储节点2,向第三处理节点传输存储节点2的存储信息。图6中的统计ID1即为第一处理节点生成的第一数据,存储节点1用于存储MA模块1对第一报文执行第一处理需要的第一PS。图6旨在对存储第一数据的过程进行说明,并不用于限定MA模块、存储节点和Acc模块的数量。
本申请实施例提供的方法中,第一处理节点将参考PS中除第一PS以外的第二PS存储到至少一个存储节点中,根据第一PS对第一报文执行第一处理。由于第一PS对应的数据量较小,第一处理节点根据第一PS执行第一处理产生的功耗较低。
再有,在第一处理节点存储第一PS的情况下,存储第一PS导致的第一芯片的功耗较低,存储第一PS所需的存储资源较少。在第一处理节点包括查表单元和处理单元,查表单元通过总线的PS域段向处理单元传输第一PS的情况下,需要调整值的PS域段的数量较少,使得第一芯片的功耗较低。如果处理单元包括多个ALU,多个ALU与总线包括的PS域段全互连,由于第一PS对应的数据量较小,多个ALU和多个PS域段全互联的实现较为简单,需要的芯片面积较小。
此外,第一芯片可以采用pipeline架构,也就是说,第一处理节点执行上述S301至S303之后,无需等待第二处理节点执行下述S304,即可再次执行S301至S303,以对获取到的下一个报文进行处理,从而保证对报文的处理效率。
以上以第一处理节点侧为例,对本申请实施例提供的芯片功耗的管理方法进行了说明,接下来,以第二处理节点侧为例,对该芯片功耗的管理方法进行说明。如图3所示,该芯片功耗的管理方法包括但不限于S304和S306。
S304,第二处理节点接收由第一处理节点发送的至少一个存储节点的存储信息、第一PS和第二报文。
示例性地,第二报文由第一处理节点根据第一PS对第一报文执行第一处理得到,第一PS根据第一处理节点对应的第一处理的类型确定,第二PS为第一芯片的参考PS中除第一PS以外的PS,第二PS由第一处理节点存储在至少一个存储节点。本申请实施例不对第二处理节点接收至少一个存储节点的存储信息、第一PS和第二报文的方式进行限定,与第一处理节点向发送至少一个存储节点的存储信息、第一PS和第二报文的方式对应即可。
S305,第二处理节点根据至少一个存储节点的存储信息和第二处理节点对应的第二处理的类型,从至少一个存储节点中读取第二PS。
在一种可能的实现方式中,第二处理节点根据第二处理节点对应的第二处理的类型,确定对第二报文执行第二处理需要的第三PS的类型,根据第三PS的类型确定第一PS是否包括第三PS,在第一PS不包括第三PS的情况下,根据接收到的至少一个存储节点的存储信息,读取至少一个存储节点中存储的第二PS,进而从第一PS和第二PS中获取执行第二处理需要的第三PS。第二处理节点确定第二处理需要的第三PS的类型方式与上述S301中第一处理节点确定第一PS的类型的原理相同,此处不再赘述。
再有,与第一处理类似,第二处理的类型可以为隧道终结处理、选路处理或封装处理中的任一种。第二处理包括但不限于第二处理节点对应的第二查表处理和第二业务处理,第二查表处理用于获取第二业务处理的类型;第三PS包括执行第二查表处理需要的PS和执行第二业务处理需要的PS。在第二处理为隧道终结处理的情况下,第二查表处理为隧道终结处理包括的查表处理,第二业务处理为隧道终结处理包括的业务处理。在第二处理为选路处理的情况下,第二查表处理为选路处理包括的查表处理,第二业务处理为选路处理包括的业务处理。在第二处理为封装处理的情况下,第二查表处理为封装处理包括的查表处理,第二业务处理为封装处理包括的业务处理。
结合上述S301的内容,如果第一PS和第三PS的相似度大于等于相似度阈值,存储节点的数量为多个,第一PS不包括第三PS的第一部分,则第一部分可以由第一处理节点存储在多个存储节点中的第一存储节点。在此情况下,至少一个存储节点的存储信息包括第一存储节点的存储信息,则第二处理节点根据至少一个存储节点的存储信息和第二处理节点对应的第二处理的类型,从至少一个存储节点中读取第二PS,可以包括:第二处理节点从至少一个存储节点的存储信息中获取第一存储节点的存储信息,根据第一存储节点的存储信息和第二处理节点对应的第二处理的类型,从第一存储节点中读取第一部分,第一部分用于第二处理节点获取第三PS。
S306,第二处理节点从第一PS和第二PS中获取对第二报文执行第二处理需要的第三PS,根据第三PS对第二报文执行第二处理。
示例性地,在第二处理节点读取至少一个存储节点中存储的所有PS的情况下,第二处理节点可以从第一PS和读取到的所有PS中获取第三PS。在第二处理节点读取第一存储节点中的第一部分的情况下,第二处理节点从第一PS和第一部分中获取第三PS。再有,第二处理节点可以在第二处理节点的入口处执行获取第三PS,在第二处理节点的内部根据第三PS对第二报文执行第二处理。第二处理节点根据第三PS对第二报文执行第二处理的方式与上述S302中第一处理节点根据第一PS对第一报文执行第一处理的方式原理相同,此处不再赘述。
在一种可能的实现方式中,第二处理节点执行第二处理之后也会生成一些数据,这些数据仅与第一芯片中的某些处理节点对应的处理相关,则第二处理节点生成这些数据之后,可以执行与第一处理节点存储第一数据类似的处理。
例如,第一芯片还包括第三处理节点、第四存储节点和至少一个中间处理节点,至少一个中间处理节点位于所第二处理节点与第三处理节点之间,第二处理节点和第三处理节点分别与第四存储节点通信连接。第二处理节点根据第三PS对第二报文执行第二处理之后,还包括:第二处理节点生成第二数据,第二数据与至少一个中间处理节点执行的中间处理无关且与第三处理节点执行的第三处理相关,第三处理用于对第二数据进行处理或者根据第二数据对执行中间处理后的第一报文进行处理;第二处理节点将第二数据存储至第四存储节点,向第三处理节点传输第四存储节点的存储信息。
从而第三处理节点能够根据第四存储节点的存储信息,获取第二数据,进而执行第三处理。由于无需向中间处理节点传输第二数据,传输第二数据导致的第一芯片的功耗较低。再有,中间处理节点无需确定第二数据是否为执行该中间节点对应的中间处理需要的PS,确定中间处理需要的PS导致的第一芯片的功耗较低。本申请实施例中,存储第一数据的第三存储节点和存储第二数据的第四存储节点可以为同一个存储节点。
图7是本申请实施例提供的一种存储第二数据的过程示意图。如图7所示,第一芯片包括s个MA模块、存储节点3、存储节点4、存储节点5和Acc模块,s为大于等于3的整数,其中,MA模块1为第一处理节点,MA模块2为第二处理节点,MA模块1需要的第一PS和MA模块2需要的第三PS的相似度大于等于相似度阈值,也即MA模块1和MA模块2属于同一个处理节点组,第一芯片中除MA模块1和MA模块2以外的其余MA模块为中间处理节点,Acc模块为第三处理节点。MA模块2生成统计ID2,统计ID2与中间处理节点执行的中间处理无关且与Acc模块执行的第三处理相关,第三处理用于统计各个MA模块生成的统计ID的数量。则MA模块2将统计ID2存储至存储节点5,向第三处理节点传输存储节点5的存储信息。图7中的统计ID2即为第二处理节点生成的第二数据,存储节点3用于存储MA模块1对第一报文执行第一处理需要的第一PS,存储节点4用于存储第一PS不包括的第三PS的第一部分。图7旨在对存储第二数据的过程进行说明,并不用于限定MA模块、存储节点和Acc模块的数量。
示例性地,在第一芯片还包括第五存储节点,第五存储节点与第二处理节点通信连接的情况下,与第一处理节点类似,第二处理节点可以将读取到的PS中除第三PS以外的第五PS存储到第五存储节点,向与第二处理节点通信连接的中间处理节点传输第五存储节点的存储信息。从而缩小中间处理点执行中间处理时PS的数据选择范围,提高中间处理节点选择PS的效率,降低选择PS导致的第一芯片的功耗。
本申请实施例提供的方法中,第二PS被存储到至少一个存储节点中,第二处理节点根据至少一个存储节点的存储信息读取第二PS,从第一PS和第二PS中获取对第二报文执行第二处理需要的第三PS,根据第三PS对第二报文执行第二处理。由于第三PS对应的数据量较小,第二处理节点根据第三PS执行第二处理产生的功耗较低。
再有,与第一处理节点执行第一处理的过程类似,如果第二处理节点在执行第二处理的过程中存储第三PS,存储第三PS导致的第一芯片的功耗较低,存储第三PS所需的存储资源较少。在第二处理节点包括查表单元和处理单元,查表单元通过总线的PS域段向处理单元传输第三PS的情况下,需要调整值的PS域段的数量较少,使得第一芯片的功耗较低。如果处理单元包括多个ALU,多个ALU与总线包括的PS域段全互连,由于第三PS对应的数据量较小,多个ALU和多个PS域段全互联的实现较为简单,需要的芯片面积较小。
本申请实施例还提供了一种芯片功耗的管理装置。图8是本申请实施例提供的一种芯片功耗的管理装置的结构示意图,该装置应用于第一处理节点,第一处理节点应用于第一芯片,第一芯片还包括第二处理节点,第一处理节点与第二处理节点通过总线通信连接。基于图8所示的多个单元,图8所示的芯片功耗的管理装置能够执行上述方法实施例中第一处理节点执行的全部或部分操作。应理解到,该装置可以包括比所示单元更多的附加单元或者省略其中所示的一部分单元,本申请实施例对此并不进行限制。如图8所示,该装置包括:
获取单元801,用于根据处理单元802对应的第一处理的类型,从第一芯片的参考PS中获取对第一报文执行第一处理需要的第一PS,将参考PS中除第一PS以外的第二PS存储至至少一个存储节点;
处理单元802,用于根据第一PS对第一报文执行第一处理,得到第二报文;
传输单元803,用于向第二处理节点传输至少一个存储节点的存储信息、第一PS和第二报文。
在一种可能的实现方式中,第一PS和第三PS的相似度大于等于相似度阈值,第三PS用于第二处理节点对第二报文执行第二处理,存储节点的数量为多个;获取单元801,用于获取第二处理节点对应的第二处理的类型,根据第二处理的类型,从参考PS中获取第三PS;基于第一PS不包括第三PS的第一部分,将第一部分存储至多个存储节点中的第一存储节点,将第二PS中除第一部分以外的第四PS存储至多个存储节点中的第二存储节点,至少一个存储节点的存储信息包括第一存储节点的存储信息和第二存储节点的存储信息。
在一种可能的实现方式中,存储节点的数量为多个,第一芯片还包括第三处理节点和至少一个中间处理节点,至少一个中间处理节点位于传输单元与第三处理节点之间,第三处理节点与多个存储节点中的第三存储节点通信连接;处理单元802,还用于生成第一数据,第一数据与至少一个中间处理节点执行的中间处理无关且与第三处理节点执行的第三处理相关,第三处理用于对第一数据进行处理或者根据第一数据对执行中间处理后的第一报文进行处理;将第一数据存储至第三存储节点,向第三处理节点传输第三存储节点的存储信息。
在一种可能的实现方式中,第一处理包括处理单元对应的第一查表处理和第一业务处理,第一查表处理用于获取第一业务处理的类型;第一PS包括执行第一查表处理需要的PS和执行第一业务处理需要的PS。
在一种可能的实现方式中,第一处理的类型为隧道终结处理、选路处理或封装处理中的任一种。
在一种可能的实现方式中,第一芯片为转发芯片。
该装置中,获取单元将参考PS中除第一PS以外的第二PS存储到至少一个存储节点中,根据第一PS对第一报文执行第一处理。由于第一PS对应的数据量较小,处理单元根据第一PS执行第一处理产生的功耗较低。
本申请实施例还提供了另一种芯片功耗的管理装置。图9是本申请实施例提供的另一种芯片功耗的管理装置的结构示意图,该装置应用于第二处理节点,第二处理节点应用于第一芯片,第一芯片还包括第一处理节点,第二处理节点与第一处理节点通过总线通信连接。基于图9所示的单元,图9所示的芯片功耗的管理装置能够执行上述方法实施例中第二处理节点执行的全部或部分操作。应理解到,该装置可以包括比所示单元更多的附加单元或者省略其中所示的一部分单元,本申请实施例对此并不进行限制。如图9所示,该装置包括:
获取单元901,用于接收由第一处理节点发送的至少一个存储节点的存储信息、第一PS和第二报文,第二报文由第一处理节点根据第一PS对第一报文执行第一处理得到,第一PS根据第一处理节点对应的第一处理的类型确定,第二PS为第一芯片的参考PS中除第一PS以外的PS,第二PS由第一处理节点存储在至少一个存储节点;
获取单元901,还用于根据至少一个存储节点的存储信息和处理单元902对应的第二处理的类型,从至少一个存储节点中读取第二PS;
处理单元902,用于从第一PS和第二PS中获取对第二报文执行第二处理需要的第三PS,根据第三PS对第二报文执行第二处理。
在一种可能的实现方式中,第一PS和第三PS的相似度大于等于相似度阈值,存储节点的数量为多个,第一PS不包括第三PS的第一部分,第一部分由第一处理节点存储在多个存储节点中的第一存储节点,至少一个存储节点的存储信息包括第一存储节点的存储信息;获取单元901,用于从至少一个存储节点的存储信息中获取第一存储节点的存储信息,根据第一存储节点的存储信息和处理单元对应的第二处理的类型,从第一存储节点中读取第一部分,第一部分用于处理单元获取第三PS。
在一种可能的实现方式中,第一芯片还包括第三处理节点、第四存储节点和至少一个中间处理节点,至少一个中间处理节点位于处理单元902与第三处理节点之间,处理单元902和第三处理节点分别与第四存储节点通信连接,处理单元902,还用于生成第二数据,第二数据与至少一个中间处理节点执行的中间处理无关且与第三处理节点执行的第三处理相关,第三处理用于对第二数据进行处理或者根据第二数据对执行中间处理后的第一报文进行处理;将第二数据存储至第四存储节点,向第三处理节点传输第四存储节点的存储信息。
在一种可能的实现方式中,第二处理包括处理单元902对应的第二查表处理和第二业务处理,第二查表处理用于获取第二业务处理的类型;第三PS包括执行第二查表处理需要的PS和执行第二业务处理需要的PS。
在一种可能的实现方式中,第二处理的类型为隧道终结处理、选路处理或封装处理中的任一种。
在一种可能的实现方式中,第一芯片为转发芯片。
该装置中,第二PS被存储到至少一个存储节点中,获取单元根据至少一个存储节点的存储信息读取第二PS,从第一PS和第二PS中获取对第二报文执行第二处理需要的第三PS,根据第三PS对第二报文执行第二处理。由于第三PS对应的数据量较小,处理单元根据第三PS执行第二处理产生的功耗较低。
应理解的是,上述图8-9提供的装置在实现其功能时,仅以上述各功能单元的划分进行举例说明,实际应用中可以根据需要而将上述功能分配由不同的功能单元完成,即将设备的内部结构划分成不同的功能单元,以完成以上描述的全部或者部分功能。另外,上述实施例提供的装置与方法实施例属于同一构思,其具体实现过程详见方法实施例,这里不再赘述。
参见图10,图10为本申请实施例提供的一种计算机系统的结构示意图。示例性地,如图10所示,该计算机系统为网络设备2000。图10所示的网络设备2000用于执行上述图3所示的芯片功耗的管理方法中第一处理节点所涉及的操作或者第二处理节点所涉及的操作。该网络设备2000例如是服务器等,该网络设备2000可以由一般性的总线体系结构来实现。
如图10所示,网络设备2000包括至少一个处理器2001、存储器2003以及至少一个通信接口2004。
处理器2001例如是中央处理器(central processing unit,CPU)、数字信号处理器(digital signal processor,DSP)、网络处理器(network processer,NP)、图形处理器(graphics processing unit,GPU)、神经网络处理器(neural-network processingunits,NPU)、数据处理单元(data processing unit,DPU)、微处理器或者一个或多个用于实现本申请方案的集成电路。例如,处理器2001包括专用集成电路(application-specificintegrated circuit,ASIC),可编程逻辑器件(programmable logic device,PLD)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。PLD例如是复杂可编程逻辑器件(complex programmable logic device,CPLD)、现场可编程逻辑门阵列(field-programmable gate array,FPGA)、通用阵列逻辑(generic array logic,GAL)或其任意组合。其可以实现或执行结合本申请实施例公开内容所描述的各种逻辑方框、模块和电路。处理器也可以是实现计算功能的组合,例如包括一个或多个微处理器组合,DSP和微处理器的组合等等。
可选的,网络设备2000还包括总线。总线用于在网络设备2000的各组件之间传送信息。总线可以是外设部件互连标准(peripheral component interconnect,简称PCI)总线或扩展工业标准结构(extended industry standard architecture,简称EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示,图10中仅用一条粗线表示,但并不表示仅有一根总线或一种类型的总线。
存储器2003例如是只读存储器(read-only memory,ROM)或可存储静态信息和指令的其它类型的静态存储设备,又如是随机存取存储器(random access memory,RAM)或者可存储信息和指令的其它类型的动态存储设备,又如是电可擦可编程只读存储器(electrically erasable programmable read-only memory,EEPROM)、只读光盘(compactdisc read-only memory,CD-ROM)或其它光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其它磁存储设备,或者是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其它介质,但不限于此。存储器2003例如是独立存在,并通过总线与处理器2001相连接。存储器2003也可以和处理器2001集成在一起。
通信接口2004使用任何收发器一类的装置,用于与其它设备或通信网络通信,通信网络可以为以太网、无线接入网(radio access network,RAN)或无线局域网(wirelesslocal area networks,WLAN)等。通信接口2004可以包括有线通信接口,还可以包括无线通信接口。具体的,通信接口2004可以为以太(Ethernet)接口、快速以太(fast Ethernet,FE)接口、千兆以太(gigabit Ethernet,GE)接口,异步传输模式(asynchronous transfermode,ATM)接口,WLAN接口,蜂窝网络通信接口或其组合。以太网接口可以是光接口,电接口或其组合。在本申请实施例中,通信接口2004可以用于网络设备2000与其他设备进行通信。
在具体实现中,作为一种实施例,处理器2001可以包括一个或多个CPU,如图10中所示的CPU0和CPU1。这些处理器中的每一个可以是一个单核(single-CPU)处理器,也可以是一个多核(multi-CPU)处理器。这里的处理器可以指一个或多个设备、电路、和/或用于处理数据(例如计算机程序指令)的处理核。
在具体实现中,作为一种实施例,网络设备2000可以包括多个处理器,如图10中所示的处理器2001和处理器2005。这些处理器中的每一个可以是一个单核处理器(single-CPU),也可以是一个多核处理器(multi-CPU)。这里的处理器可以指一个或多个设备、电路、和/或用于处理数据(如计算机程序指令)的处理核。
在具体实现中,作为一种实施例,网络设备2000还可以包括输出设备和输入设备。输出设备和处理器2001通信,可以以多种方式来显示信息。例如,输出设备可以是液晶显示器(liquid crystal display,LCD)、发光二级管(light emitting diode,LED)显示设备、阴极射线管(cathode ray tube,CRT)显示设备或投影仪(projector)等。输入设备和处理器2001通信,可以以多种方式接收用户的输入。例如,输入设备可以是鼠标、键盘、触摸屏设备或传感设备等。
在一些实施例中,存储器2003用于存储执行本申请方案的程序代码2010,处理器2001可以执行存储器2003中存储的程序代码2010。程序代码2010中可以包括一个或多个软件模块。可选地,处理器2001自身也可以存储执行本申请方案的程序代码或指令。
在具体实施例中,本申请实施例的网络设备2000可包括上述各个方法实施例中的第一处理节点,网络设备2000中的处理器2001读取存储器2003中的程序代码2010或处理器2001自身存储的程序代码或指令,使图10所示的网络设备2000能够执行第一处理节点所执行的全部或部分操作。
在具体实施例中,本申请实施例的网络设备2000可包括上述各个方法实施例中的第二处理节点,网络设备2000中的处理器2001读取存储器2003中的程序代码2010或处理器2001自身存储的程序代码或指令,使图10所示的网络设备2000能够执行第二处理节点所执行的全部或部分操作。
该网络设备2000还可以对应于上述图8、9所示的装置,图8、9所示的装置中的每个功能单元采用网络设备2000的软件实现。换句话说,图8、9所示的装置包括的功能单元为网络设备2000的处理器2001读取存储器2003中存储的程序代码2010后生成的。
其中,图3所示的芯片功耗的管理方法的各步骤通过网络设备2000的处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成,或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器,闪存、只读存储器,可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器,处理器读取存储器中的信息,结合其硬件完成上述方法的步骤,为避免重复,这里不再详细描述。
图11是本申请实施例提供的另一种计算机系统的结构示意图,该计算机系统用于执行上述图3所示的芯片功耗的管理方法中第一处理节点所涉及的操作或者第二处理节点所涉及的操作。示例性地,该计算机系统为服务器,服务器可因配置或性能不同而产生比较大的差异。该计算机系统可以包括一个或多个处理器1101和一个或多个存储器1102,其中,该一个或多个存储器1102中存储有至少一条计算机程序,该至少一条计算机程序由该一个或多个处理器1101加载并执行。示例性地,该处理器1101为CPU。当然,该计算机系统还可以具有有线或无线网络接口、键盘以及输入输出接口等部件,以便进行输入输出,该计算机系统还可以包括其他用于实现设备功能的部件,在此不做赘述。
本申请实施例还提供了一种计算机系统,该计算机系统包括处理器,处理器包括第一处理节点、第二处理节点和至少一个存储节点,处理器用于从存储器中调用并运行存储器中存储的指令,以使计算机系统实现如上任一的芯片功耗的管理方法。
在一种可能的实现方式中,该计算机系统还包括:输入接口、输出接口和该存储器,该输入接口、该输出接口、该处理器以及该存储器之间通过内部连接通路相连。
本申请实施例还提供了一种通信装置,该装置包括:收发器、存储器和处理器。其中,该收发器、该存储器和该处理器通过内部连接通路互相通信,该存储器用于存储指令,该处理器用于执行该存储器存储的指令,以控制收发器接收信号,并控制收发器发送信号,处理器包括第一处理节点、第二处理节点和至少一个存储节点,当该处理器执行该存储器存储的指令时,处理器执行芯片功耗的管理方法。
应理解的是,上述处理器可以是CPU,还可以是其他通用处理器、DSP、ASIC、FPGA或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者是任何常规的处理器等。值得说明的是,处理器可以是支持进阶精简指令集机器(advanced RISC machines,ARM)架构的处理器。
进一步地,在一种可选的实施例中,上述存储器可以包括只读存储器和随机存取存储器,并向处理器提供指令和数据。存储器还可以包括非易失性随机存取存储器。例如,存储器还可以存储设备类型的信息。
该存储器可以是易失性存储器或非易失性存储器,或可包括易失性和非易失性存储器两者。其中,非易失性存储器可以是ROM、可编程只读存储器(programmable ROM,PROM)、可擦除可编程只读存储器(erasable PROM,EPROM)、电可擦除可编程只读存储器(electrically EPROM,EEPROM)或闪存。易失性存储器可以是RAM,其用作外部高速缓存。通过示例性但不是限制性说明,许多形式的RAM可用。例如,静态随机存取存储器(staticRAM,SRAM)、动态随机存取存储器(dynamic random access memory,DRAM)、同步动态随机存取存储器(synchronous DRAM,SDRAM)、双倍数据速率同步动态随机存取存储器(doubledata date SDRAM,DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM,ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM,SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM,DR RAM)。
本申请实施例还提供了一种计算机可读存储介质,计算机可读存储介质中存储有至少一条程序指令或代码,程序指令或代码由计算机执行,计算机包括第一处理节点、第二处理节点和至少一个存储节点,程序指令或代码用于使计算机实现如上任一的芯片功耗的管理方法。
本申请实施例还提供了一种计算机程序产品,计算机程序产品包括:计算机程序指令或代码,该计算机程序指令或代码由计算机运行,计算机包括第一处理节点、第二处理节点和至少一个存储节点,计算机程序指令或代码用于使得计算机执行上述方法实施例中对应的各个步骤和/或流程。
本申请实施例还提供了一种芯片,芯片包括第一处理节点和第二处理节点,第一处理节点用于执行图3所示的第一处理节点所执行的方法,第二处理节点用于执行图3所示的第二处理节点所执行的方法。芯片中的第一模块和第二数据模块各自的功能可参考上述图3所示的相关描述,此处不再赘述。
本申请实施例还提供了一种芯片,包括处理器,处理器包括第一处理节点、第二处理节点和至少一个存储节点,该处理器用于运行程序指令或代码,使得包含该芯片的设备执行如上述任一的芯片功耗的管理方法。
示例性地,该芯片还包括:输入接口、输出接口和存储器,该输入接口、该输出接口、该处理器以及该存储器之间通过内部连接通路相连,该存储器包含程序指令或代码。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时,可以全部或部分地以计算机程序产品的形式实现。计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时,全部或部分地产生按照本申请的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线)或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。该可用介质可以是磁性介质,(例如,软盘、硬盘、磁带)、光介质(例如,数字通用光盘(digital video disc,DVD))、或者半导体介质(例如固态硬盘(solid state disk,SSD))等。
为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各实施例的步骤及组成。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。本领域普通技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
用于实现本申请实施例的方法的计算机程序代码可以用一种或多种编程语言编写。这些计算机程序代码可以提供给通用计算机、专用计算机或其他可编程的芯片功耗的管理装置的处理器,使得程序代码在被计算机或其他可编程的芯片功耗的管理装置执行的时候,引起在流程图和/或框图中规定的功能/操作被实施。程序代码可以完全在计算机上、部分在计算机上、作为独立的软件包、部分在计算机上且部分在远程计算机上或完全在远程计算机或服务器上执行。
在本申请实施例的上下文中,计算机程序代码或者相关数据可以由任意适当载体承载,以使得设备、装置或者处理器能够执行上文描述的各种处理和操作。载体的示例包括信号、计算机可读介质等等。信号的示例可以包括电、光、无线电、声音或其它形式的传播信号,诸如载波、红外信号等。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,上述描述的系统、设备和模块的具体工作过程,可以参见前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、设备和方法,可以通过其它的方式实现。例如,以上所描述的设备实施例仅仅是示意性的,例如,该模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口、设备或模块的间接耦合或通信连接,也可以是电的,机械的或其它的形式连接。
该作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本申请实施例方案的目的。
另外,在本申请各个实施例中的各功能模块可以集成在一个第二处理节点中,也可以是各个模块单独物理存在,也可以是两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
本申请中术语“第一”、“第二”等字样用于对作用和功能基本相同的相同项或相似项进行区分,应理解,“第一”、“第二”、“第n”之间不具有逻辑或时序上的依赖关系,也不对数量和执行顺序进行限定。还应理解,尽管以下描述使用术语第一、第二等来描述各种元素,但这些元素不应受术语的限制。这些术语只是用于将一元素与另一元素区别分开。例如,在不脱离各种示例的范围的情况下,第一标签可以被称为第二标签,并且类似地,第二标签可以被称为第一标签。
还应理解,在本申请的各个实施例中,各个过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
本申请中术语“至少一个”的含义是指一个或多个,本申请中术语“多个”的含义是指两个或两个以上,例如,多个码块是指两个或两个以上的码块。本文中术语“系统”和“网络”经常可互换使用。
应理解,在本文中对各种示例的描述中所使用的术语只是为了描述特定示例,而并非旨在进行限制。如在对各种示例的描述和所附权利要求书中所使用的那样,单数形式“一个(“a”,“an”)”和“该”旨在也包括复数形式,除非上下文另外明确地指示。
还应理解,术语“包括”(也称“includes”、“including”、“comprises”和/或“comprising”)当在本说明书中使用时指定存在所陈述的特征、整数、步骤、操作、元素、和/或部件,但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元素、部件、和/或其分组。
还应理解,根据上下文,短语“若确定...”或“若检测到[所陈述的条件或事件]”可被解释为意指“在确定...时”或“响应于确定...”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
应理解,根据A确定B并不意味着仅仅根据A确定B,还可以根据A和/或其它信息确定B。
还应理解,说明书通篇中提到的“一个实施例”、“一实施例”、“一种可能的实现方式”意味着与实施例或实现方式有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此,在整个说明书各处出现的“在一个实施例中”或“在一实施例中”、“一种可能的实现方式”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
Claims (27)
1.一种芯片功耗的管理方法,其特征在于,所述方法应用于第一处理节点,所述第一处理节点应用于第一芯片,所述第一芯片还包括第二处理节点和至少一个存储节点,所述第一处理节点分别与所述第二处理节点和所述至少一个存储节点通信连接,所述方法包括:
所述第一处理节点根据所述第一处理节点对应的第一处理的类型,从所述第一芯片的参考上下文信息PS中获取对第一报文执行所述第一处理需要的第一PS,将所述参考PS中除所述第一PS以外的第二PS存储至所述至少一个存储节点;
所述第一处理节点根据所述第一PS对所述第一报文执行所述第一处理,得到第二报文;
所述第一处理节点向所述第二处理节点传输所述至少一个存储节点的存储信息、所述第一PS和所述第二报文。
2.根据权利要求1所述的方法,其特征在于,所述第一PS和第三PS的相似度大于等于相似度阈值,所述第三PS用于所述第二处理节点对所述第二报文执行第二处理,所述存储节点的数量为多个;
所述第一处理节点将所述参考PS中除所述第一PS以外的第二PS存储至所述至少一个存储节点,包括:
所述第一处理节点获取所述第二处理节点对应的第二处理的类型,根据所述第二处理的类型,从所述参考PS中获取所述第三PS;
基于所述第一PS不包括所述第三PS的第一部分,所述第一处理节点将所述第一部分存储至多个存储节点中的第一存储节点,将所述第二PS中除所述第一部分以外的第四PS存储至所述多个存储节点中的第二存储节点,所述至少一个存储节点的存储信息包括所述第一存储节点的存储信息和所述第二存储节点的存储信息。
3.根据权利要求1或2所述的方法,其特征在于,所述存储节点的数量为多个,所述第一芯片还包括第三处理节点和至少一个中间处理节点,所述至少一个中间处理节点位于所述第一处理节点与所述第三处理节点之间,所述第三处理节点与多个存储节点中的第三存储节点通信连接;
所述第一处理节点根据所述第一PS对所述第一报文执行所述第一处理之后,还包括:
所述第一处理节点生成第一数据,所述第一数据与所述至少一个中间处理节点执行的中间处理无关且与所述第三处理节点执行的第三处理相关,所述第三处理用于对所述第一数据进行处理或者根据所述第一数据对执行所述中间处理后的第一报文进行处理;
所述第一处理节点将所述第一数据存储至所述第三存储节点,向所述第三处理节点传输所述第三存储节点的存储信息。
4.根据权利要求1-3任一所述的方法,其特征在于,所述第一处理包括所述第一处理节点对应的第一查表处理和第一业务处理,所述第一查表处理用于获取所述第一业务处理的类型;所述第一PS包括执行所述第一查表处理需要的PS和执行所述第一业务处理需要的PS。
5.根据权利要求4所述的方法,其特征在于,所述第一处理的类型为隧道终结处理、选路处理或封装处理中的任一种。
6.一种芯片功耗的管理方法,其特征在于,所述方法应用于第二处理节点,所述第二处理节点应用于第一芯片,所述第一芯片还包括第一处理节点和至少一个存储节点,所述第二处理节点与所述第一处理节点通信连接,所述第一处理节点与所述至少一个存储节点通信连接,所述方法包括:
所述第二处理节点接收由所述第一处理节点发送的所述至少一个存储节点的存储信息、第一上下文信息PS和第二报文,所述第二报文由所述第一处理节点根据所述第一PS对第一报文执行第一处理得到,所述第一PS根据所述第一处理节点对应的所述第一处理的类型确定,所述第二PS为所述第一芯片的参考PS中除所述第一PS以外的PS,所述第二PS由所述第一处理节点存储在所述至少一个存储节点;
所述第二处理节点根据所述至少一个存储节点的存储信息和所述第二处理节点对应的第二处理的类型,从所述至少一个存储节点中读取所述第二PS;
所述第二处理节点从所述第一PS和所述第二PS中获取对所述第二报文执行所述第二处理需要的第三PS,根据所述第三PS对所述第二报文执行所述第二处理。
7.根据权利要求6所述的方法,其特征在于,所述第一PS和所述第三PS的相似度大于等于相似度阈值,所述存储节点的数量为多个,所述第一PS不包括所述第三PS的第一部分,所述第一部分由所述第一处理节点存储在多个存储节点中的第一存储节点,所述至少一个存储节点的存储信息包括所述第一存储节点的存储信息;
所述第二处理节点根据所述至少一个存储节点的存储信息和所述第二处理节点对应的第二处理的类型,从所述至少一个存储节点中读取所述第二PS,包括:
所述第二处理节点从所述至少一个存储节点的存储信息中获取所述第一存储节点的存储信息,根据所述第一存储节点的存储信息和所述第二处理节点对应的第二处理的类型,从所述第一存储节点中读取所述第一部分,所述第一部分用于所述第二处理节点获取所述第三PS。
8.根据权利要求6或7所述的方法,其特征在于,所述第一芯片还包括第三处理节点、第四存储节点和至少一个中间处理节点,所述至少一个中间处理节点位于所述第二处理节点与所述第三处理节点之间,所述第二处理节点和所述第三处理节点分别与所述第四存储节点通信连接,所述第二处理节点根据所述第三PS对所述第二报文执行所述第二处理之后,还包括:
所述第二处理节点生成第二数据,所述第二数据与所述至少一个中间处理节点执行的中间处理无关且与所述第三处理节点执行的第三处理相关,所述第三处理用于对所述第二数据进行处理或者根据所述第二数据对执行所述中间处理后的第一报文进行处理;
所述第二处理节点将所述第二数据存储至所述第四存储节点,向所述第三处理节点传输所述第四存储节点的存储信息。
9.根据权利要求6-8任一所述的方法,其特征在于,所述第二处理包括所述第二处理节点对应的第二查表处理和第二业务处理,所述第二查表处理用于获取所述第二业务处理的类型;所述第三PS包括执行所述第二查表处理需要的PS和执行所述第二业务处理需要的PS。
10.根据权利要求9所述的方法,其特征在于,所述第二处理的类型为隧道终结处理、选路处理或封装处理中的任一种。
11.一种芯片功耗的管理装置,其特征在于,所述装置应用于第一处理节点,所述第一处理节点应用于第一芯片,所述第一芯片还包括第二处理节点和至少一个存储节点,所述第一处理节点分别与所述第二处理节点和所述至少一个存储节点通信连接,所述装置包括:
获取单元,用于根据处理单元对应的第一处理的类型,从所述第一芯片的参考上下文信息PS中获取对第一报文执行所述第一处理需要的第一PS,将所述参考PS中除所述第一PS以外的第二PS存储至所述至少一个存储节点;
所述处理单元,用于根据所述第一PS对所述第一报文执行所述第一处理,得到第二报文;
传输单元,用于向所述第二处理节点传输所述至少一个存储节点的存储信息、所述第一PS和所述第二报文。
12.根据权利要求11所述的装置,其特征在于,所述第一PS和第三PS的相似度大于等于相似度阈值,所述第三PS用于所述第二处理节点对所述第二报文执行第二处理,所述存储节点的数量为多个;所述获取单元,用于获取所述第二处理节点对应的第二处理的类型,根据所述第二处理的类型,从所述参考PS中获取所述第三PS;基于所述第一PS不包括所述第三PS的第一部分,将所述第一部分存储至多个存储节点中的第一存储节点,将所述第二PS中除所述第一部分以外的第四PS存储至所述多个存储节点中的第二存储节点,所述至少一个存储节点的存储信息包括所述第一存储节点的存储信息和所述第二存储节点的存储信息。
13.根据权利要求11或12所述的装置,其特征在于,所述存储节点的数量为多个,所述第一芯片还包括第三处理节点和至少一个中间处理节点,所述至少一个中间处理节点位于所述传输单元与所述第三处理节点之间,所述第三处理节点与多个存储节点中的第三存储节点通信连接;所述处理单元,还用于生成第一数据,所述第一数据与所述至少一个中间处理节点执行的中间处理无关且与所述第三处理节点执行的第三处理相关,所述第三处理用于对所述第一数据进行处理或者根据所述第一数据对执行所述中间处理后的第一报文进行处理;将所述第一数据存储至所述第三存储节点,向所述第三处理节点传输所述第三存储节点的存储信息。
14.根据权利要求11-13任一所述的装置,其特征在于,所述第一处理包括所述处理单元对应的第一查表处理和第一业务处理,所述第一查表处理用于获取所述第一业务处理的类型;所述第一PS包括执行所述第一查表处理需要的PS和执行所述第一业务处理需要的PS。
15.根据权利要求14所述的装置,其特征在于,所述第一处理的类型为隧道终结处理、选路处理或封装处理中的任一种。
16.一种芯片功耗的管理装置,其特征在于,所述装置应用于第二处理节点,所述第二处理节点应用于第一芯片,所述第一芯片还包括第一处理节点和至少一个存储节点,所述第二处理节点与所述第一处理节点通信连接,所述第一处理节点与所述至少一个存储节点通信连接,所述装置包括:
获取单元,用于接收由所述第一处理节点发送的所述至少一个存储节点的存储信息、第一上下文信息PS和第二报文,所述第二报文由所述第一处理节点根据所述第一PS对第一报文执行第一处理得到,所述第一PS根据所述第一处理节点对应的所述第一处理的类型确定,所述第二PS为所述第一芯片的参考PS中除所述第一PS以外的PS,所述第二PS由所述第一处理节点存储在所述至少一个存储节点;
所述获取单元,还用于根据所述至少一个存储节点的存储信息和处理单元对应的第二处理的类型,从所述至少一个存储节点中读取所述第二PS;
所述处理单元,用于从所述第一PS和所述第二PS中获取对所述第二报文执行所述第二处理需要的第三PS,根据所述第三PS对所述第二报文执行所述第二处理。
17.根据权利要求16所述的装置,其特征在于,所述第一PS和所述第三PS的相似度大于等于相似度阈值,所述存储节点的数量为多个,所述第一PS不包括所述第三PS的第一部分,所述第一部分由所述第一处理节点存储在多个存储节点中的第一存储节点,所述至少一个存储节点的存储信息包括所述第一存储节点的存储信息;所述获取单元,用于从所述至少一个存储节点的存储信息中获取所述第一存储节点的存储信息,根据所述第一存储节点的存储信息和所述处理单元对应的第二处理的类型,从所述第一存储节点中读取所述第一部分,所述第一部分用于所述处理单元获取所述第三PS。
18.根据权利要求16或17所述的装置,其特征在于,所述第一芯片还包括第三处理节点、第四存储节点和至少一个中间处理节点,所述至少一个中间处理节点位于所述处理单元与所述第三处理节点之间,所述处理单元和所述第三处理节点分别与所述第四存储节点通信连接,所述处理单元,还用于生成第二数据,所述第二数据与所述至少一个中间处理节点执行的中间处理无关且与所述第三处理节点执行的第三处理相关,所述第三处理用于对所述第二数据进行处理或者根据所述第二数据对执行所述中间处理后的第一报文进行处理;将所述第二数据存储至所述第四存储节点,向所述第三处理节点传输所述第四存储节点的存储信息。
19.根据权利要求16-18任一所述的装置,其特征在于,所述第二处理包括所述处理单元对应的第二查表处理和第二业务处理,所述第二查表处理用于获取所述第二业务处理的类型;所述第三PS包括执行所述第二查表处理需要的PS和执行所述第二业务处理需要的PS。
20.根据权利要求19所述的装置,其特征在于,所述第二处理的类型为隧道终结处理、选路处理或封装处理中的任一种。
21.一种计算机系统,其特征在于,所述计算机系统包括:处理器,所述处理器包括第一处理节点、第二处理节点和至少一个存储节点,当所述处理器执行程序指令或代码时,所述计算机系统实现如权利要求1-10中任一所述的方法。
22.根据权利要求21所述的计算机系统,其特征在于,所述计算机系统还包括:存储器,所述存储器用于存储所述程序指令或代码。
23.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质中存储有至少一条程序指令或代码,所述程序指令或代码由计算机执行,所述计算机包括第一处理节点、第二处理节点和至少一个存储节点,所述程序指令或代码用于使所述计算机实现如权利要求1-10中任一所述的方法。
24.一种计算机程序产品,其特征在于,所述计算机程序产品包括计算机程序指令或代码,所述计算机程序指令或代码由计算机运行,所述计算机包括第一处理节点、第二处理节点和至少一个存储节点,所述计算机程序指令或代码用于使得所述计算机实现如权利要求1-10中任一所述的方法。
25.一种芯片,其特征在于,所述芯片包括第一处理节点和第二处理节点,所述第一处理节点用于执行如权利要求1-5中任一所述的方法,所述第二处理节点用于执行如权利要求6-10中任一所述的方法。
26.一种芯片,其特征在于,所述芯片包括处理器,所述处理器包括第一处理节点、第二处理节点和至少一个存储节点,所述处理器用于运行程序指令或代码,使得包含所述芯片的设备执行如权利要求1-10中任一所述的方法。
27.根据权利要求26所述的芯片,其特征在于,所述芯片还包括:输入接口、输出接口和存储器,所述输入接口、所述输出接口、所述处理器以及所述存储器之间通过内部连接通路相连,所述存储器包含所述程序指令或代码。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211518603.1A CN118113131A (zh) | 2022-11-29 | 2022-11-29 | 芯片功耗的管理方法、装置、系统及计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211518603.1A CN118113131A (zh) | 2022-11-29 | 2022-11-29 | 芯片功耗的管理方法、装置、系统及计算机可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118113131A true CN118113131A (zh) | 2024-05-31 |
Family
ID=91209323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211518603.1A Pending CN118113131A (zh) | 2022-11-29 | 2022-11-29 | 芯片功耗的管理方法、装置、系统及计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118113131A (zh) |
-
2022
- 2022-11-29 CN CN202211518603.1A patent/CN118113131A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7797445B2 (en) | Dynamic network link selection for transmitting a message between compute nodes of a parallel computer | |
CN1997987A (zh) | 用于在互连网络路由器内进行分组合并的方法和设备 | |
US11687430B2 (en) | Method and apparatus for offloading functional data from an interconnect component | |
CN111865810B (zh) | 一种拥塞信息采集方法、系统、相关设备及计算机存储介质 | |
US20240152290A1 (en) | Data writing method, data reading method, apparatus, device, system, and medium | |
CN111431757A (zh) | 虚拟网络的流量采集方法及装置 | |
CN115934625B (zh) | 一种用于远程直接内存访问的敲门铃方法、设备及介质 | |
WO2020224380A1 (zh) | 一种基于区块链的数据处理方法及装置 | |
CN116126742A (zh) | 内存访问方法、装置、服务器及存储介质 | |
CN113177015B (zh) | 基于帧头的串口通讯方法和串口芯片 | |
US20240095172A1 (en) | Data packet processing method and appratus | |
CN117573602A (zh) | 用于远程直接内存访问报文发送的方法及计算机设备 | |
US20230403232A1 (en) | Data Transmission System and Method, and Related Device | |
US12013804B2 (en) | Integrated circuit, data processing device and method | |
CN118113131A (zh) | 芯片功耗的管理方法、装置、系统及计算机可读存储介质 | |
US20210034517A1 (en) | Method, apparatus, device and computer-readable storage medium for storage management | |
CN105072047A (zh) | 一种报文传输及处理方法 | |
CN113609041A (zh) | 一种数据传输方法及系统 | |
CN114531351A (zh) | 传输报文的方法、装置、设备及计算机可读存储介质 | |
WO2024078356A1 (zh) | 规则处理、规则查找方法、装置、设备及可读存储介质 | |
CN116166575B (zh) | 访存段长度的配置方法、装置、设备、介质和程序产品 | |
US20230367596A1 (en) | Instruction prediction method and apparatus, system, and computer-readable storage medium | |
CN118113130A (zh) | 芯片功耗的管理方法、装置、系统及计算机可读存储介质 | |
CN115344192A (zh) | 一种数据处理方法、装置及电子设备 | |
CN115866094A (zh) | 一种数据传输系统、方法及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |