CN118077022A - 具有半导电绝缘层的电磁线 - Google Patents

Abstract

局部放电性能改进的电磁线可以包括导体、围绕导体形成的第一层聚合物搪瓷绝缘体和围绕第一层形成的第二层聚合物搪瓷绝缘体。第二层可以是包括基底聚合物材料和分散在基底聚合物材料中的填料颗粒的半导电层。此外，至少60wt％的填料颗粒可以位于第二层的厚度的外半部分。

Description

具有半导电绝缘层的电磁线

相关申请的交叉引用

本申请要求于2021年8月5日提交的名称为“具有半导电绝缘层的电磁线”的美国专利申请第17/395,136号的优先权，其全部内容通过引用整体并入本文。

技术领域

本公开的实施方式总体涉及电磁线，并且更具体地，涉及包括有助于耗散与局部放电相关的能量的半导电层的电磁线。

背景技术

电磁线，也称为绕组线或磁性绕组线，广泛用于各种电机和设备，例如变频驱动电机、电机启动发电机、变压器等。电磁线通常包括围绕中心导体形成的聚合物搪瓷绝缘体。搪瓷绝缘体通过以下方式形成：将清漆施加到电磁线上并在炉中固化清漆以除去溶剂，从而形成薄的搪瓷层。重复该过程直到实现期望的搪瓷结构或厚度。导体通常被拉伸、轧制或调整以获得大致矩形或圆形的截面。绝缘体通常形成为提供导体与处于不同电势的其他导体或周围结构之间的介电分离的单层或多层结构。如此，绝缘体被设计为提供期望的介电强度，以防止绝缘体中的电击穿。

然而，电磁线通常容易局部放电或局部介电击穿。局部放电击穿通常始于搪瓷层中的空隙、裂缝、内含物或薄弱点。对于包括多层绝缘体的电磁线，也可能沿不同绝缘材料之间的边界发生局部放电。局部放电通常始于电磁线的介电层内或电磁线的层之间(例如，导体与搪瓷层之间、搪瓷层之间等)存在的充满气体的空隙内。由于空隙的介电常数比周围的绝缘材料低得多，穿过空隙的电场显著高于穿过等效距离的电介质的电场。如果穿过空隙的电压应力增加至高于空隙内气体的电晕起始电压，则开始局部放电，并且局部放电可能导致随着时间推移绝缘体被完全击穿。

此外，在形成电磁线导体时，导体表面通常包括缺陷，如毛刺、凹痕、导电材料的碎片、夹杂异物等。类似地，在某些应用(例如，电机应用)中，可将电磁线放置在接地的结构设备或部件(例如，层压定子等)中或靠近具有不同电势的其他部件(例如，不同相位的绕组等)。沿着导体表面的缺陷和/或沿着另一设备或部件靠近电磁线的外表面的缺陷可能导致电磁线绝缘体内的缺陷和/或电磁线绝缘体内不均匀的局部电场。这些不均匀的电场可能超过绝缘体中允许的电应力，并且随后可能导致局部放电的发生和随后的发展，这可能随后进展为电磁线绝缘体的完全击穿。因此，存在改进的包括半导电层的绕组线或电磁线的机会，以降低电线绝缘体上的应力和/或耗散与局部放电相关的能量。

附图说明

结合附图阐述了具体实施方式。在图中，附图标记的最左边的数字标识了该附图标记首次出现的图。在不同的图中使用相同的附图标记表示相似或相同的项目；然而，各种实施方式可以使用图中所示的元件和/或部件之外的元件和/或部件。此外，提供附图是为了说明本文中描述的示例性实施方式，并非旨在限制本公开的范围。

图1A至图2B示出了根据本公开的各种实施方式可形成的示例电磁线结构的剖视图。

图3示出了根据本公开的说明性实施方式的包括半导电搪瓷层的示例电磁线绝缘系统的剖视图。

图4是根据本公开的说明性实施方式的用于形成包括至少一个半导电搪瓷层的电磁线的实施例方法的流程图。

图5是根据本公开的说明性实施方式的用于形成电磁线上的半导电搪瓷层的实施例方法的流程图。

具体实施方式

本公开的一些实施方式涉及电磁线和用于设计包括有助于耗散与局部放电相关的能量的半导电层的电磁线的方法。在某些实施方式中，公开了包括半导电绝缘层的电磁线。电磁线可以包括导体和围绕导体形成的第一层聚合物搪瓷绝缘体(例如，底涂层)。可以使用各种合适的聚合物材料来形成第一层，例如聚酰亚胺(“PI”)或聚酰胺酰亚胺(“PAI”)。此外，电磁线可包括围绕第一层形成的第二层聚合物搪瓷绝缘体。根据本公开的一个方面，第二层可以包括基底聚合物材料和分散在基底聚合物材料中的填料颗粒。此外，在某些实施方式中，至少60wt％的填料颗粒可以位于第二层的厚度的外半部分。在某些实施方式中，第二层可以是电磁线的最外层或顶涂层。

在其他实施方式中，描述了用于形成包括半导电绝缘层的电磁线的方法。可以提供导体，并且可以围绕导体形成第一层聚合物搪瓷绝缘体(例如，底涂层)。可以使用各种合适的聚合物材料如PI或PAI来形成第一层。然后可以围绕第一层形成第二层作为半导电层。为了形成第二层，可以提供基底聚酰胺酸，并且金属盐或可溶性弱金属复合物可以与聚酰胺酸复合。然后可以将聚酰胺酸施加到围绕第一层的电磁线。金属盐或弱金属复合物可以进行转化，使得金属向第二层的外表面迁移。例如，可以形成半导电氧化物(例如，通过氧化金属氯化物形成等)，从而导致金属向外表面迁移。作为另一个示例，金属复合物可以在聚酰胺酸中被还原，使得金属向外表面迁移。在某些实施方式中，至少60wt％的金属可以随着迁移位于第二层的外半部分中。然后可以固化聚酰胺酸以形成半导电搪瓷层。在某些实施方式中，第二层可以形成为电磁线的最外层或顶涂层。

各种合适的基底聚合物材料可以结合第二层(例如，半导电层)使用。例如，基底聚合物材料可以包括PI或PAI。作为另一个示例，在第二层的形成过程中，PI前体或PAI前体可以用作聚酰胺酸。此外，在本公开的各种实施方式中，可以根据需要将各种合适的填料颗粒掺入到第二层中。填料颗粒可以通过各种合适的方法掺入第二层中，例如氧化金属氯化物、还原弱金属复合物，或者以其他方式转化已经与聚酰胺酸化学复合的金属盐或弱金属复合物。在某些实施方式中，填料颗粒可以包括金属或金属氧化物中的一种。例如，在某些实施方式中，填料颗粒可以包括锡(IV)氧化物(或二氧化锡)、铟(III)氧化物、银或金中的至少一种。此外，填料颗粒可以以任何合适的填充率或比例掺入第二层中。例如，在某些实施方式中，按重量计，填料颗粒可以构成第二层的约百分之五(5.0wt％)至约百分之二十(20.0wt％)。

在各种实施方式中，按重量计，任何合适百分比的填料颗粒、金属或含金属材料都可以位于第二层的外半部分内。例如，按重量计至少百分之六十(60.0wt％)的填料颗粒可以位于第二层的外半部分内。在其他实施方式中，按重量计至少百分之七十五(75.0wt％)的填料颗粒可以位于第二层的外半部分内。此外，在某些实施方式中，按重量计至少百分之二十(20.0wt％)的填料颗粒可以位于第二层的外表面。此外，考虑到填料颗粒在第二层内的不均匀分布，第二层在其内表面和外表面可以具有不同的表面电阻率。例如，第二层可以包括邻近第一层的第一表面和与第一表面相对的第二表面(即外表面)。第一表面电阻率可以高于第二表面电阻率。例如，第一表面电阻率可以大于10¹²Ω/平方，并且第二表面电阻率可以小于10⁹Ω/平方。

由于包括第二层作为半导电层，因此可以改进电磁线的局部放电性能。半导电层可以耗散与局部放电事件相关的能量，从而降低电磁线绝缘体中的局部应力。这种增强可以表现为相对短期的性能改进，例如电压击穿测试和/或局部放电起始电压的结果的改善。此外，这种增强可以改进绝缘体的长期性能，因为它可以缓解或中和产生高梯度局部电场的源，并随后减缓绝缘体的老化过程并延长电磁线的预期寿命。

下面将结合附图更全面地描述本公开的实施方式，其中示出了本公开的某些实施方式。然而，本发明可以以许多不同的形式实施，并且不应被解释为限于本文中阐述的实施方式；相反，提供这些实施方式是为了使本公开全面和完整，并且将本发明的范围充分传达给本领域技术人员。通篇中，相似的数字指代相似的元件。

参见附图，图1A示出了示例圆形电磁线100的剖视图，其可以包括涂覆有搪瓷绝缘体的导体110。可以根据需要围绕导体110形成任何合适数量的搪瓷层。如所示的，可以围绕导体110形成第一搪瓷层120(或底涂层)，并且可以围绕第一层120形成第二搪瓷层130(或顶涂层)。在其他实施方式中，可以使用多于两层搪瓷绝缘体。此外，至少一个搪瓷层可以形成为包括分散在基底聚合物材料中的填料颗粒的半导电层。例如，第二搪瓷层130可以形成为第一搪瓷底涂层120上方的半导电顶涂层。

类似地，图1B示出了示例矩形电磁线150的剖视图，其可以包括涂覆有搪瓷绝缘体的导体160。可以根据需要围绕导体160形成任何合适数量的搪瓷层。如所示的，可以围绕导体160形成第一搪瓷层170(或底涂层)，并且可以围绕第一层170形成第二搪瓷层180(或顶涂层)。在其他实施方式中，可以使用多于两层搪瓷绝缘体。此外，至少一个搪瓷层可以形成为包括分散在基底聚合物材料中的填料颗粒的半导电层。例如，第二搪瓷层180可以形成为第一搪瓷底涂层170上方的半导电顶涂层。下面更详细地描述图1A的圆形电线100；然而，应当理解，图1B的矩形电线150的各个部件可以类似于图1A的圆形100所描述的那些部件。

导体110可以由各种合适的材料或材料的组合形成。例如，导体110可以由铜、铝、退火铜、无氧铜、镀银铜、镀镍铜、铜包铝(“CCA”)、银、金、导电合金、双金属或任何其他合适的导电材料形成。此外，导体110可以形成为任何合适的截面形状，例如所示的环形或圆形截面形状。在其他实施方式中，导体110可以具有矩形(如图1B所示)、正方形、椭圆形、卵形或任何其他合适的截面形状。根据某些截面形状(如矩形)的需要，导体可以具有圆角、锐角、平滑角、弧形角、斜角、截角或以其他方式形成的角。导体110还可以形成为任何合适的尺寸，例如任何合适的规格、直径、高度、宽度、截面积等。

可以围绕导体110形成任意数量的搪瓷层，例如所示的底涂层120和顶涂层130。通常通过将聚合物清漆施加到导体110上，然后在合适的搪瓷炉或烤炉中烘烤导体110来形成搪瓷层。聚合物清漆通常包括悬浮于一种或多种溶剂中的热固性聚合物材料或树脂。热固性或热硬结性聚合物是可以从软固体或粘性液体(如粉末等)不可逆地固化为不溶性或交联树脂的材料。热固性聚合物通常不能通过挤压熔化来施加，因为熔化过程会使聚合物分解或降解。因此，使热固性聚合物悬浮于溶剂中以形成可施加和可被固化以形成搪瓷膜层的清漆。在施加清漆之后，由于烘烤或其他合适的固化，溶剂被除去，从而留下固态聚合物搪瓷层。根据需要，可以将多层和/或多子层的搪瓷施加到导体110以实现期望的搪瓷厚度或结构(例如，通过减去导体和任何下层所得到的搪瓷厚度)。每层搪瓷层通常可以采用相似的工艺形成。例如，第一搪瓷层120可以例如通过施加合适的清漆并使导体穿过搪瓷炉形成。随后，第二搪瓷层130可以通过施加合适的清漆并使导体穿过相同或不同的搪瓷炉形成。实际上，搪瓷炉可以被配置为便于电线多次穿过炉。根据各种实施方式所需，除了一个或多个搪瓷炉或作为一个或多个搪瓷炉的替代方案，还可以使用其他固化设备。例如，可以使用一个或多个合适的红外光、紫外光、电子束和/或其他固化系统。

根据需要，可以用任何合适数量的子层形成每一层搪瓷，例如底涂层120和顶涂层130。例如，底涂层120可包括单个搪瓷层或可替代地，形成多个搪瓷层或搪瓷子层，直到实现期望的底涂层结构或厚度。类似地，顶涂层130可以包括一个或多个子层。每层搪瓷可以具有任何期望的厚度，例如约0.0002英寸、0.0005英寸、0.007英寸、0.001英寸、0.002英寸、0.003英寸、0.004英寸、0.005英寸、0.006英寸、0.007英寸、0.008英寸、0.009英寸、0.010英寸、0.012英寸、0.015英寸、0.017英寸或0.020英寸的厚度，包括在任意两个前述值之间的范围内的厚度、和/或包括在由前述值之一界定的最小端或最大端范围内的厚度。类似地，每层搪瓷可以具有约5微米、10微米、15微米、20微米、25微米、30微米、35微米、40微米、45微米、50微米、60微米、70微米、75微米、80微米、90微米、100微米、125微米、150微米、175微米、200微米、225微米、250微米、275微米、300微米、325微米、350微米、375微米、400微米、425微米、450微米、475微米或500微米的厚度，包括在任意两个前述值之间的范围内的厚度、和/或包括在由前述值之一界定的最小端或最大端范围内的厚度。此外，电磁线100中包括的搪瓷层的组合(例如，底涂层120和顶涂层130)可以具有任何合适的总厚度或结构。

可以根据需要使用各种不同类型的聚合物材料来形成搪瓷层，例如底涂层120和/或顶涂层130。合适的热固性材料的示例包括但不限于聚酰亚胺、聚酰胺酰亚胺、酰胺酰亚胺、聚酯、聚酯酰亚胺、聚砜、聚苯砜、聚硫化物、聚苯硫醚、聚醚酰亚胺、聚酰胺、聚酮等。对于半导电层，例如半导电顶涂层，合适的热固性材料(例如PI、PAI等)可以是基底聚合物材料，填料材料分散于基底聚合物材料中。在某些实施方式中，多个搪瓷层可以包括相同的聚合物材料。例如，底涂层120和顶涂层130都可以包括PI或PAI。在其他实施方式中，可以用不同的聚合物材料形成至少两层搪瓷层。例如，底涂层120可以由第一聚合物材料形成，而顶涂层130包括不同于第一聚合物材料的第二聚合物材料。

在某些实施方式中，底涂层120可包括一个或多个搪瓷层，并且底涂层120的每一层可由合适的聚合物材料形成。此外，底涂层120的每一层可形成为未填充层，或者可替代地形成为包括任何数量的合适的添加剂和/或填料材料的层。然后，可以在底涂层上形成顶涂层130，作为包括分散在基底聚合物材料中的填料颗粒的半导电搪瓷层。根据需要，可以使用底涂层120和顶涂层130之间的任何合适的结构比或厚度比。在某些实施方式中，底涂层120和顶涂层130之间的厚度比或结构比可以在约95/5至约85/15之间。换言之，半导电层130的厚度或结构可以构成组合搪瓷绝缘体总厚度或总结构的约5.0％至约15.0％。在其他实施方式中，顶涂层130可以构成组合搪瓷绝缘体总厚度或总结构的约2％、3％、5％、7％、10％、12％、15％、20％或25％，包括在任意两个上述值之间的范围内的百分比，或包括在由上述值之一界定的最小端或最大端范围内的百分比(例如，至少10％，不超过25％等)。

图2A示出了示例三涂层圆形电磁线200的剖视图。图2A所示的实施方式包括被多个搪瓷层包围的导体210。可以围绕导体210形成任何合适数量的搪瓷层和/或其他绝缘层。如所示的，围绕导体210形成第一聚合物搪瓷层220或底涂层。然后围绕底涂层形成第二聚合物搪瓷层230或中涂层。然后围绕第二聚合物搪瓷层230形成第三绝缘层240或顶涂层。类似地，图2B示出了示例三涂层矩形电磁线250的剖视图。电线250包括被多个搪瓷层包围的导体260。如所示的，可以围绕导体260形成第一聚合物底涂层270层，可以围绕底涂层270形成第二聚合物中涂层280，然后可以围绕中涂层形成第三绝缘层(或顶涂层)。下面更详细地描述图2A的圆形电线200；然而，应当理解，图2B的矩形电线250的各个部件可以类似于图2A的圆形电线200所描述的那些部件。

结合图2A的电线200，导体210可以类似于上文结合图1A描述的导体110。此外，在某些实施方式中，三涂层绝缘系统可以由所有的搪瓷层形成。例如，底涂层220和中涂层230可以由相同类型的搪瓷或不同类型的搪瓷形成，顶涂层240可以形成为半导电搪瓷层。换言之，半导电层可以形成为多个其他搪瓷层上的顶涂层240。作为另一个实施例，底涂层220可以形成为第一搪瓷层，中涂层230可以形成为半导电层，顶涂层240可以形成为另一搪瓷层(例如，未填充的搪瓷层等)。在其他实施方式中，三涂层绝缘系统可以由搪瓷层与其他类型的绝缘材料组合形成。例如，底涂层220可以形成为第一搪瓷层，中涂层230可以形成为围绕底涂层220的半导电搪瓷层。然后，第三绝缘层或顶涂层240可以形成为非搪瓷层。例如，顶涂层240可以形成为挤压热塑性层或共形材料层。实际上，各种不同类型的电磁线结构可以包括任何合适数量和/或组合的绝缘层。根据本公开的一个方面，至少一个半导电层可以包括在绝缘系统中。如上所述，在某些实施方式中，半导电层可以是顶涂层，而在其他实施方式中，半导电层可以具有围绕其形成的至少一个附加绝缘层。

可以使用各种合适的聚合物来形成各种搪瓷层220、230、240，例如任何上文结合图1A讨论的示例材料。对于半导电层，例如半导电顶涂层，合适的热固性材料(例如PI、PAI等)可以是基底聚合物材料，填料材料分散于基底聚合物材料中。此外，包括在电磁线200中的每个搪瓷层220、230、240可以包括任何期望数量的子层。每个搪瓷层也可以具有任何期望的厚度，例如任何上文结合图1A讨论的厚度。根据包含三层绝缘系统的各种实施方式所需，可以使用任何合适的半导电层和其他绝缘层之间的结构比或厚度比。例如，可以使用任何合适的顶涂层半导电层和多个下层搪瓷层之间的厚度比。在某些实施方式中，半导电层(例如，半导电顶涂层240)和组合的其他绝缘层之间的厚度比或结构比可以在约95/5至约85/15之间。换言之，半导电层的厚度或结构可以构成组合绝缘体总厚度或总结构的约5.0％至约15.0％。在其他实施方式中，半导电层可以构成组合绝缘体总厚度或总结构的约2％、3％、5％、7％、10％、12％、15％、20％或25％，包括在任意两个上述值之间的范围内的百分比，或者包括在由上述值之一界定的最小端或最大端范围内的百分比(例如，至少10％，不超过25％等)。

继续结合图1A至图2B的电线100、150、200、250，在某些实施方式中，一个或多个搪瓷层中可以包括一种或多种合适的添加剂。添加剂可用于各种合适的用途，例如促进各种部件和/或电线层之间的粘合，增强电线中包含的绝缘体的灵活性，增强防潮性，提供高温稳定性，作为滑移剂发挥作用(例如，聚乙烯蜡等)，或改变搪瓷层的颜色(例如，染料等)。例如，添加剂可以起到粘合促进剂的作用，以帮助或促进导体与底涂层之间、各种绝缘层之间、和/或填料材料与添加填料材料的基底聚合物材料之间的更强的粘合。可以根据需要在各种实施方式中使用各种合适的添加剂。可能的添加剂的若干非限制性示例包括但不限于由胺基与醛类材料(例如，乙二醛类材料、甲醛类材料等)反应形成的材料形成的添加剂或包括该材料的添加剂、Cymel材料等等。

在其他实施方式中，可以在导体和/或任意数量的搪瓷层上使用一种或多种合适的表面改性处理，以促进与随后形成的绝缘层的粘合。合适的表面改性处理的示例包括但不限于等离子体处理、紫外线(“UV”)处理、电晕放电处理和/或气体火焰处理。表面处理可以改变导体或搪瓷层的形貌，和/或在导体或搪瓷层的表面上形成官能团，这增强或促进了随后形成的搪瓷层或其他层的结合。在某些实施方式中，改变的形貌还可以通过改变处理层的表面张力来增强或改善用于形成后续搪瓷层的清漆的润湿性。因此，表面处理可以减少层间分层。

根据某些实施方式所需，除了多个搪瓷层之外，电磁线100、150、200、250还可以包括一个或多个其他绝缘层。如上结合图2A所阐述的，在某些实施方式中，可以在搪瓷层(例如，半导电层)上形成非搪瓷层。合适的非搪瓷层的示例包括但不限于一种或多种挤压热塑性层(例如，挤压上涂层等)、胶带绝缘层(例如，聚合物胶带等)和/或一种或多种共形涂层(例如，聚对二甲苯涂层等)。可以根据需要使用各种其他绝缘配置和/或层组合。

根据本公开的一个方面，电磁线可以包括至少一个半导电层。此外，半导电层可以包括不均匀分散在基底聚合物材料中的填料材料。换言之，大部分填料材料可能集中在半导电层的上半部分或外半部分。在某些实施方式中，半导电层可以形成为顶涂层或最外层。例如，图1A至图2B的顶涂层130、180、240、290可以形成为半导电层。在其他实施方式中，可以在一个或多个下搪瓷层上形成半导电层，并且可以在半导电层上形成至少一个附加绝缘层。无论半导电层是否构成顶涂层，半导电层可以是形成于第一下搪瓷层之上的第二搪瓷层。

各种合适的材料可用作半导电层中的基底聚合物材料。例如，可以是使用上文结合图1A讨论的任一示例热固性材料。在某些实施方式中，基底聚合物材料可以包括PI或PAI。作为另一个实施例，在半导电层的形成过程中，PI前体或PAI前体可以用作聚酰胺酸。在形成过程中，填料材料可以与基底聚酰胺酸复合，并且当聚酰胺酸施加至电磁线并固化时，可以形成半导电搪瓷层。

此外，在本公开的各种实施方式中，可以根据需要将各种合适的填料颗粒掺入到半导电层中。在某些实施方式中，填料颗粒可以包括金属或金属氧化物。合适的填料材料的示例包括但不限于金属氧化物和/或其他金属材料。示例金属氧化物包括但不限于二氧化锡(SnO(IV))、铟(III)氧化物、铟/锡氧化物、铅(II)氧化物、锑氧化物、铋(III)氧化物、锗(IV)氧化物、镓(III)氧化物、镉/铟氧化物、锌/铟氧化物、铝/锌氧化物、任何其他表现出半导电行为的金属氧化物、和/或其任何合适的组合。其他合适的金属材料的示例包括但不限于银、金等。填料材料的组分还可以包括任何合适的颗粒尺寸、表面积和/或其他尺寸。例如，填料组分的标称颗粒尺寸可以小于约1微米。在某些实施方式中，填料组分可以包括纳米颗粒。

填料颗粒可以通过各种合适的方法掺入半导电层中。在某些实施方式中，金属盐，例如金属氯化物，可与聚酰胺酸复合，并且金属盐可以在氧的存在下转化(即，氧化)，以形成向半导电层的外表面迁移的金属氧化物。例如，氯化锡可以与聚酰胺酸(例如PI前体等)复合。在氧的存在下，随后的聚酰胺酸的热环化可能导致氯化锡转化为锡氧化物，该锡氧化物向形成的聚合物层(例如，半导电PI层等)的表面迁移。在其他实施方式中，可溶于聚酰胺酸的弱金属复合物可与聚酰胺酸复合。弱金属复合物可以在聚酰胺酸中化学还原，使得金属颗粒向由聚酰胺酸形成的聚合物层的外表面迁移。下面结合图4更详细地描述用于形成半导电层的若干实施例技术。

填料颗粒可以以任何合适的填充率或比例掺入半导电层中。例如，在某些实施方式中，按重量计，填料颗粒可以构成半导电层的约百分之五(5.0wt％)至约百分之二十(20.0wt％)。作为另一个实施例，按重量计，填料颗粒可以构成半导电层的约百分之五(5.0wt％)至约百分之十(10.0wt％)。在其他实施方式中，填料颗粒的量可以为约5wt％、7.5wt％、10wt％、12.5wt％、15wt％、17wt％、17.5wt％、20wt％、25wt％或30wt％，包括在任意两个上述值之间的范围内的量、和/或包括在由上述值之一界定的最小端或最大端范围内的量。此外，在填料材料的组合物作为填料掺入半导电层的情况下，可以使用任何合适各种填料组分的共混比。在某些实施方式中，填料材料的共混物可包括约相等重量份的各种填料组分(例如，对于两种不同的填料组分件，每种约50wt％)。在其他实施方式中，可以使用不同填料组分不等比例。例如，第一填料组分与第二填料组分的重量比可以为约80/20、75/25、70/30、67/33、65/35、60/40、55/45、50/50、45/55、40/60、35/65、33/67、30/70、25/75、20/80或任何其他合适的比例。

根据本公开的一个方面，填料颗粒可以不均匀地分布在半导电层的基底聚合物材料中。特别地，由于半导电层形成过程中填料颗粒向外表面迁移，大部分填料颗粒可以位于半导电层的外半部分内。换言之，如果半导电层厚度为“T”且截线将厚度“T”平分成两个相等的半部分(即，内半部分和外半部分)，则大部分填料颗粒将位于半导电层的厚度“T”内的外半部分。在各种实施方式中，按重量计的任何合适百分比的填料颗粒、金属或含金属材料都可以位于半导电层的外半部分内。在某些实施方式中，按重量计至少百分之六十(60.0wt％)的填料颗粒可以位于半导电层的外半部分内。在其他实施方式中，按重量计至少百分之七十五(75.0wt％)的填料颗粒可以位于第二层的外半部分内。在各种实施方式中，至少60wt％、65wt％、70wt％、75wt％、80wt％或85wt％的填料颗粒可以位于半导电层的外半部分内。可替代地，位于半导电层的外半部分内的填料颗粒的百分比可以包括在任意两个上述值之间的范围内。此外，在某些实施方式中，期望重量百分比的填料颗粒可以位于半导电层的外表面。例如，在某些实施方式中，按重量计至少百分之二十(20.0wt％)填料颗粒可以位于半导电层的外表面。在其他实施方式中，至少15wt％、20wt％、25wt％、30wt％、35wt％或40wt％、或包括在任意两个上述值之间的范围内的百分比的填料颗粒可以位于半导电层的外表面。

此外，考虑到填料颗粒在半导电层内的不均匀分布，半导电层在其内表面和外表面可以具有不同的表面电阻率。例如，半导电层可以包括邻近下搪瓷层(即第一层)的第一表面和与第一表面相对的第二表面(即外表面)。第一表面电阻率可以高于第二表面电阻率。在某些实施方式中，第一表面电阻率可以大于10¹²Ω/平方，并且第二表面电阻率可以小于10⁹Ω/平方。欧姆/平方量度表示材料的任意给定平方面积(例如，平方米等)上的表面电阻率。在各种实施方式中，第一表面电阻率可以大于约10¹¹Ω/平方、10¹²Ω/平方、10¹³Ω/平方或10¹⁴Ω/平方，或者可以包括在任意两个上述值之间的范围内。此外，第二表面电阻率可以小于约10⁹Ω/平方、10⁸Ω/平方、10⁷Ω/平方、10⁶Ω/平方、10⁷Ω/平方、10⁶Ω/平方、10⁵Ω/平方或10⁴Ω/平方，或可以包括在任意两个上述值之间的范围内。考虑到这些不同的表面电阻率，在某些实施方式中，半导电层可以在其外表面表现出半导电材料的特性，并在其内表面表现出绝缘材料的特性。

由于电磁线中包括半导电层(例如，包括作为顶涂层或作为第一搪瓷层上的第二层的半导电层)，可以改进电磁线的局部放电性能。半导电层可以耗散与局部放电事件相关的能量，从而降低电磁线绝缘体中的局部应力。这种增强可以表现为相对短期的性能改进，例如电压击穿测试和/或局部放电起始电压(“PDIV”)的结果的改善。此外，这种增强可以改进绝缘体的长期性能，因为它可以缓解或中和产生高梯度局部电场的源，并随后减缓绝缘体的老化过程和延长电磁线的预期寿命。

在某些实施方式中，相对于使用不包含半导电层的类似搪瓷层的电磁线，包含半导电层可使电磁线的PDIV提高至少5.0％或至少10.0％。例如，具有半导电PI顶涂层的包括PI基底绝缘体的电磁线的PDIV可以比厚度相似而不含半导电层的具有PI绝缘体的电磁线的PDIV至少大5.0％(或者，在一些情况下，至少大10.0％)。使用不同的填料材料可能导致不同的PDIV改进，并且根据需要可以选择填料材料和使用的量以实现期望的PDIV改进。

以上结合图1A至图2B描述的电磁线100、150、200、250仅作为示例提供。在各种实施方式中，可以根据需要对所示的电磁线100、150、200、250进行各种改变。例如，除了搪瓷层之外，电磁线100、150、200、250中可以包括各种不同类型的绝缘层。作为另一个实施例，可以改变电磁线100、150、200、250和/或一个或多个绝缘层的截面形状。实际上，本公开设想了各种合适的电磁线结构。这些结构可以包括具有任意数量的层和/或子层的绝缘系统。

图3示出了根据本公开的说明性实施方式的包括半导电搪瓷层的示例电磁线绝缘系统300的剖视图。绝缘系统300可以类似于图1所示。换言之，电磁线可以包括导体310和围绕导体310形成的第一搪瓷绝缘层320或底涂层。此外，可以围绕第一层320形成第二搪瓷绝缘层330(示为顶涂层)。根据本公开的一个方面，第二层330可以是半导电层。如上文更详细地阐述的，各种层可以由各种合适的材料形成，并且可以具有各种合适的厚度和/或其他尺寸。

继续参见图3，示出了在基底聚合物材料中具有不均匀分布的填料颗粒的第二层330或半导电层。例如，第二层330可以具有厚度“T”。线350(例如，与电磁线的形状匹配的弯曲线)可以大致将第二层330平分，使得其相对于其厚度“T”分为内半部分和外半部分。如所示的，更大百分比的填料颗粒可以位于第二层330的外半部分内(即，线350与第二层的外表面之间)。如上所述，在某些实施方式中，至少60％、至少75％或其他合适百分比的填料颗粒可以位于第二层330的外半部分内。此外，在某些实施方式中，一定百分比的填料颗粒(例如，至少20％、至少25％等)可以位于第二层330的外表面。

图4是根据本公开的说明性实施方式的用于形成包括至少一个半导电搪瓷层的电磁线的实施例方法400的流程图。方法400可用于形成各种合适的电磁线，例如图1A至图3所示且上文详细描述的任何电线。方法400可以从框405开始，并且可以提供合适的电磁线。在某些实施方式中，可以提供具有期望尺寸的预成型导体。在其他实施方式中，可以提供和处理输入材料以形成具有期望尺寸的导体。例如，输入材料可以由棒磨机、压延机和/或碾轧机处理，以提供具有期望尺寸的导体。

在框410中，可以在导体上形成第一层聚合物搪瓷绝缘体。可以使用各种合适的材料来形成第一层聚合物搪瓷绝缘体，例如任何上文结合图1A描述的材料。在某些实施方式中，第一层可以包括PI或PAI。此外，如上所述，第一层可以包括任意数量的子层。例如，第一层可以包括多个PI子层或PAI子层。在某些实施方式中，第一层可以包括由相同或不同材料形成的多个不同的搪瓷层。例如，第一层可以包括PI、PAI和/或其他搪瓷层的组合。

在框415中，第二层聚合物搪瓷绝缘体可以形成为围绕第一层的半导电层。可以使用各种合适的方法或技术来形成第二层。下面结合图5更详细地描述若干实施例技术。根据本公开的一个方面，第二层可以包括不均匀分布在基底聚合物材料中的填料材料，例如PI或PAI。在形成第二层的过程中，填料材料可以向该层的外表面迁移，使得至少60％、75％或其他重量百分比的填料位于第二层的外半部分内。

在对于一些实施方式而言可选的框420中，可以在电磁线上形成一个或多个附加绝缘层。例如，可以使用合适的热塑性材料或热塑性材料的共混物来形成挤压绝缘层。作为另一个实施例，可以通过气相沉积形成共形层(例如，聚对二甲苯层)。在某些实施方式中，方法400可以在框420之后结束。在其他实施方式中，可以执行一个或多个附加操作。例如，在某些实施方式中，电磁线可以形成为可以在一种或多种电器中包括的制品(例如，线圈、发卡等)。然后，方法400可以在附加操作之后结束。

图5是根据本公开的说明性实施方式的用于形成电磁线上的半导电搪瓷层的实施例方法500的流程图。在某些实施方式中，图5的方法500的操作可以在图4的方法400的框415处执行。此外，方法500可用于在各种合适的电磁线(例如图1A至图3所示且上文详细描述的任一电线)上形成半导电搪瓷层。方法500可以从框505开始，并且可以提供基底聚酰胺酸。在某些实施方式中，聚酰胺酸可以是形成聚合物搪瓷层的前体。例如，PI搪瓷层可以由作为PI前体的聚酰胺酸形成。作为另一个实施例，PAI搪瓷层可以由作为PAI前体的聚酰胺酸形成。根据需要，可以使聚酰胺酸悬浮在一种或多种合适的溶剂中，溶剂允许将聚酰胺酸施加到电磁线上并随后固化。

在框510中，金属盐或可溶性弱金属复合物可以与聚酰胺酸复合。在这方面，填料材料可以掺入聚酰胺酸中。在某些实施方式中，金属盐可以包括与聚酰胺酸复合的金属氯化物。例如，金属盐可以包括氯化锡(IV)、氯化铟(III)、氯化铟/氯化锡、氯化铅(II)、三氯化锑、氯化铋或随后可以被氧化形成金属氧化物的任何其他合适的金属氯化物。在其他实施方式中，可溶性弱金属复合物可以包括任何合适的金属填料材料，例如银和/或金。例如，乙酸银可以掺入聚酰胺酸中。应当理解，包括在金属盐或弱金属复合物中的金属材料可以进行球磨或以其他方式进行研磨，以减少结块和/或达到期望的金属颗粒尺寸。

在框515中，聚酰胺酸和含金属复合材料可以施加至电磁线。例如，可以将溶剂中含有聚酰胺酸和含金属材料的清漆施加至电磁线。可以使用各种合适的技术将清漆施加至电磁线，例如应用模具、刷子、滚筒等。在某些实施方式中，可以将聚酰胺酸施加至电磁线，以便在第一搪瓷层上形成第二搪瓷层作为半导电层。

在框520中，金属盐或弱金属复合物可被转化以促进金属向所施加的聚酰胺酸的外表面和由聚酰胺酸形成的聚合物层迁移。在某些实施方式中，如框525所示，可形成向外表面迁移的半导电氧化物。例如，金属氯化物材料可以氧化以形成向外表面迁移的金属氧化物。以氯化锡(IV)为非限制性示例，氯化锡可以氧化并形成向外表面迁移的锡(IV)氧化物。在其他实施方式中，如框530所示，弱金属复合物可以在聚酰胺酸中被还原，使得金属向外表面迁移。作为非限制性示例，乙酸银可以在聚酰胺酸中被还原，使得银向外表面迁移。由于金属颗粒向外表面迁移，金属颗粒可作为填料颗粒不均匀地分布在基底聚合物材料(即由聚酰胺酸形成的聚合物材料)中。

在框535中，聚酰胺酸可以通过任何合适的方法或技术固化，例如在搪瓷炉中烘烤。因此，溶剂可以蒸发并可以形成固态聚合物半导电层。例如，固化PI前体可以导致形成包含填料颗粒不均匀分布的半导电PI层。作为另一个实施例，固化PAI前体可以导致形成包含填料颗粒不均匀分布的半导电PAI层。方法500可以在框535之后结束。

在各种实施方式中，可以根据需要以任何合适的顺序进行或执行图4和图5的方法400、500中描述和示出的操作。此外，在某些实施方式中，至少一部分操作可以并行进行。此外，在某些实施方式中，可以执行少于或多于图4和图5中描述的操作。

实施例

以下实施例是说明性和非限制性的，并且表示本发明的具体实施方式。除非另有说明，否则实施例中讨论的电磁线样本均制备为具有所有搪瓷绝缘体的18AWG圆形电线。换言之，使用多道涂层和涂抹模具将所描述的漆包电线施加至18AWG铜电线上。基线样本或对照样本包括多层PI搪瓷或多道PI搪瓷而不具有半导电顶涂层。比较样本包括具有各种半导电PI顶涂层的PI底涂层。

表1所示的第一实施例检查了金属填料颗粒在聚酰亚胺膜中的迁移。为了构建PI膜，分别将氯化锡和氯化铟以7.9wt％的填充率添加至聚酰胺酸。然后使用聚酰胺酸在玻璃板上形成12密耳(0.30mm)厚的湿膜。将膜在炉中以170℃烘烤30分钟。然后将炉温升高到300℃，将膜再烘烤一个小时。在膜的形成过程中，金属氯化物材料氧化，使得填料材料作为金属氧化物向膜的外表面迁移。表1列出了使用能量色散光谱在膜的不同表面测量的锡和铟材料的量。

表1：PI膜层中金属的表面迁移

如表1所示，对于每个PI膜，位于外表面的金属的量大于内表面。实际上，测量了锡向膜的外表面的显著迁移。还测量了铟向外表面的迁移。此外，测量了含锡PI膜的表面电阻率的显著差异。在膜的外表面，测量的表面电阻率为半导电材料的表面电阻率。在膜的内表面，测量的表面电阻率为绝缘体的表面电阻率。当电磁线包含金属填料颗粒时，金属填料颗粒在膜的外表面或其附近聚集可以改善膜的局部放电性能。

表2中所示的第二实施例比较了示例电磁线的局部起始电压(“PDIV”)的改善，示例电磁线具有各种PI半导电顶涂层，各种PI半导电顶涂层包括不同填充率的不同填料材料。首先，测定具有各种PI搪瓷膜结构而不具有半导电顶涂层的电磁线的基线PDIV值。在测试的膜在增加的电压下击穿时确定了给定样本的基线PDIV值。假设击穿发生在搪瓷膜最薄弱或最薄的点。由基线样本绘制了PDIV值的第一趋势线。识别了相对于第一趋势线具有最佳性能(即，数据值高于趋势线)的基线样本，并基于具有最佳PDIV性能的样本绘制与第一趋势线具有相同斜率的第二趋势线或调整趋势线。第二趋势线代表从具有给定结构或厚度的传统PI搪瓷可以得到的最大PDIV值。

此外，制备了比较样本，每个比较样本具有PI搪瓷底涂层和由不同的金属填料颗粒以不同的比率形成的不同的相应的半导电顶涂层。每个比较样本都包括PI底涂层，PI底涂层形成为具有合适数量的子层或合适的道数以实现期望的膜结构。此外，在每个样本上形成单道半导电顶涂层。使用与用于形成相应底涂层的基底PI材料一致的(例如，一致的PI材料固体含量等)基底PI材料形成各顶涂层。形成比较样本之后，在Essex Furukawa电磁线测试实验室通过若干行业标准测试来测定PDIV值。测试包括按照国家电气制造商协会规定的NEMAMW1000第3部分试验方法3.8.7在25℃和150℃下进行弹箱测试(shot box test)。在弹箱测试中，将一定长度的电线置于填充有铅弹丸的盒中，使电线通电形成正极而弹丸作为负极，然后可以测量PDIV。测试还包括按照NEMAMW1000第3部分试验方法3.8.3在25℃和150℃下进行双绞线测试(twisted pair test)。在测试的双线测试中，形成两根绝缘电线，并将其绞合在一起。当通电时，一根电线为正极，而另一根为负极，然后可以测量PDIV。下表2示出了相对于具有相同搪瓷结构的基线样本的对应值(括号中)的不同比较样本的测量PDIV值。

此外，还提供了电线厚度的PDIV/密耳。

表2：具有半导电顶涂层的电线样本的PDIV比较值

如表2所示，形成半导电顶涂层可以改进电磁线的局部放电性能。在一些比较样本中，PDIV值提高了5％或更多。还应当注意，将测量的PDIV值与调整后的基线值进行比较，而调整后的基线值假定了PI基线样本的最佳可能情况。比较样本没有根据假定最佳情况进行调整，因此样本的其中一些测量的PDIV值低于最佳情况基线值。这可能是由于比较样本中的膜形成有缺陷，例如，形成了具有薄点或薄弱点的搪瓷膜，导致局部放电较早开始。根据测试数据确定，相对于包括未填充绝缘体的传统电线，施加半导电顶涂层改善了电磁线的PDIV值。

表3所示的第三实施例评价了示例电磁线的局部放电起始电压(“PDIV”)的改善，示例电磁线具有包括锡作为填料材料的半导电顶涂层膜。形成了4个比较样本，每个比较样本包括由11道(11个子层)未填充PI形成的底涂层。单个半导电顶涂层通过以下形成：在聚酰胺酸中复合氯化锡，施加聚酰胺酸作为顶涂层，然后固化该层以形成具有不均匀分布的锡氧化物(即，锡已向外表面迁移)的PI顶涂层。样本全都包括以下四个样本：这四个样本形成有以不同线速施加并在不同炉温下固化的顶涂层。例如，分别以15英尺/分钟和30英尺/分钟的线速形成两个样本。此外，在各自的线速下形成的一个样本在450°F和650°F的炉温下固化，而在各自的线速下的第二样本在550°F和750°F的炉温下固化。使用上述弹箱测试和双绞线测试确定样本的每密耳厚度(如千分之一英寸)的PDIV值，并将PDIV值与基线值进行比较。与表2中所述的数据非常相似，基线PDIV是假定最佳情况下的PDIV性能的调整后的基线值。

表3：具有锡氧化物顶涂层的电线样本的比较PDIV/密耳值

如表3所示，在550/750°F的炉温下以15fpm线速形成的电线样本的测量PDIV值均显著高于基线值。实际上，测量的PDIV值高于公司先前测量的任何PDIV值。测量的PDIV改进在统计学上高于基线值，并且超过了与其他项目相关的典型PDIV改进。事实上，典型的良好PDIV改进不超过基线值的5％-10％。然而，用图3中的一些电线样本测量的改进大得多。

条件语言，例如，“能够”、“可以”、“应该”或“可”，除非另有具体说明或在所使用的上下文中理解，否则通常意在表达某些实施方式可以包括，而其他实施方式不包括某些特征、元素和/或操作。因此，这样的条件语言通常不意在暗示对于一个或多个实施方式特征、要素和/或操作是以任何方式必需的，或者一个或多个实施方式必须包括用于在有或没有用户输入或提示的情况下决定这些特征、要素和/或操作是否包括在任何特定实施方式中或是否要在任何特定实施方式中执行的逻辑。

得益于前述描述和相关附图中所呈现的教导，本文中所描述的本公开的许多修改和其他实施方式将是明显的。因此，应当理解，本公开不限于所公开的特定实施方式，并且修改和其他实施方式应包括在所附权利要求的范围内。尽管本文中使用了特定术语，但它们仅在一般和描述性意义上使用，而不是用于限制目的。

Claims (20)

1.一种电磁线，包括：

导体；

围绕所述导体形成的第一层聚合物搪瓷绝缘体；

围绕所述第一层形成的第二层聚合物搪瓷绝缘体，所述第二层包括基底聚合物材料和分散在所述基底聚合物材料中的填料颗粒，

其中，至少60wt％的所述填料颗粒位于所述第二层的厚度的外半部分。

2.根据权利要求1所述的电磁线，其中，所述填料颗粒包括金属或金属氧化物中的一种。

3.根据权利要求1所述的电磁线，其中，所述填料颗粒包括锡氧化物、铟氧化物、银或金中的至少一种。

4.根据权利要求1所述的电磁线，其中，所述基底聚合物材料包括聚酰亚胺或聚酰胺酰亚胺中的一种。

5.根据权利要求1所述的电磁线，其中，至少75wt％的所述填料颗粒位于所述第二层的所述外半部分。

6.根据权利要求1所述的电磁线，其中，至少20wt％的所述填料颗粒位于所述第二层的外表面。

7.根据权利要求1所述的电磁线，其中，所述第二层包括：

邻近所述第一层的第一表面；和

与所述第一表面相对的第二表面，

其中，所述第二层在所述第一表面处的第一表面电阻率高于所述第二层在所述第二表面处的第二表面电阻率。

8.根据权利要求7所述的电磁线，其中：

所述第一表面电阻率大于10¹²Ω/平方，并且

所述第二表面电阻率小于10⁹Ω/平方。

9.根据权利要求1所述的电磁线，其中，所述填料颗粒占所述第二层的5wt％至20wt％。

10.根据权利要求1所述的电磁线，其中，所述第二层包括所述电磁线的最外层。

11.一种电磁线，包括：

导体；

围绕所述导体形成的第一层聚合物搪瓷绝缘体；

围绕所述第一层形成的第二层聚合物搪瓷绝缘体，所述第二层包括基底聚合物材料和分散在所述基底聚合物材料中的填料颗粒，

其中，所述填料颗粒在所述第二层中不是均匀分布的，并且

其中，所述第二层的邻近所述第一层的第一表面具有第一表面电阻率，并且所述第二层的与所述第一表面相对的第二表面具有第二表面电阻率，所述第二表面电阻率小于所述第一表面电阻率。

12.根据权利要求11所述的电磁线，其中：

所述第一表面电阻率大于10¹²Ω/平方，并且

所述第二表面电阻率小于10⁹Ω/平方。

13.根据权利要求11所述的电磁线，其中，所述填料颗粒包括金属或金属氧化物中的一种。

14.根据权利要求11所述的电磁线，其中，所述填料颗粒包括锡氧化物、铟氧化物、银或金中的至少一种。

15.根据权利要求11所述的电磁线，其中，所述基底聚合物材料包括聚酰亚胺或聚酰胺酰亚胺中的一种。

16.根据权利要求11所述的电磁线，其中，至少60wt％的所述填料颗粒位于所述第二层的厚度的外半部分。

17.根据权利要求11所述的电磁线，其中，至少20wt％的所述填料颗粒位于所述第二层的外表面。

18.根据权利要求11所述的电磁线，其中，所述填料颗粒占所述第二层的5wt％至20wt％。

19.根据权利要求11所述的电磁线，其中，所述第二层包括所述电磁线的最外层。

20.一种电磁线，包括：

导体；

围绕所述导体形成的第一层聚合物搪瓷绝缘体，所述第一层包括聚酰亚胺或聚酰胺酰亚胺中的一种；

围绕所述第一层形成的第二层聚合物搪瓷绝缘体，所述第二层包括基底聚合物材料和分散在所述基底聚合物材料中的锡氧化物填料颗粒，所述基底聚合物材料包括聚酰亚胺，

其中，至少60wt％的所述锡氧化物颗粒位于所述第二层的厚度的外半部分。