CN118057536A - 非易失性存储器装置和存储装置 - Google Patents

非易失性存储器装置和存储装置 Download PDF

Info

Publication number
CN118057536A
CN118057536A CN202311020907.XA CN202311020907A CN118057536A CN 118057536 A CN118057536 A CN 118057536A CN 202311020907 A CN202311020907 A CN 202311020907A CN 118057536 A CN118057536 A CN 118057536A
Authority
CN
China
Prior art keywords
memory
sub
block
memory cell
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311020907.XA
Other languages
English (en)
Inventor
吴银珠
慎钒揆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN118057536A publication Critical patent/CN118057536A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供非易失性存储器装置和存储装置。所述非易失性存储器装置包括设置在基底上的子块。子块包括：第一子块，连接到包括第一数量的字线的第一字线组；以及第二子块，连接到包括第二数量的字线的第二字线组。第一子块包括：至少一个第一存储器单元，存储M位数据；以及第二存储器单元，各自存储N位数据。第二子块包括：至少一个第三存储器单元，存储K位数据；以及第四存储器单元，各自存储L位数据。M、N、K和L是正整数，N大于M，并且L大于K。第一数量和第二数量不同，并且所述至少一个第一存储器单元和所述至少一个第三存储器单元包括不同数量的存储器单元。

Description

非易失性存储器装置和存储装置
本申请基于并要求于2022年11月18日在韩国知识产权局提交的第10-2022-0155801号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开涉及存储器装置，更具体地说，涉及包括具有彼此不同尺寸的子块的非易失性存储器和包括非易失性存储器装置的存储装置。
背景技术
随着堆叠在基底上的字线的数量增加以满足非易失性存储器装置的高容量和小型化的需求，存储器块的尺寸也可增加。随着存储器块的尺寸增加，每个存储器块可被划分为至少两个子块，并且擦除操作可以以子块为单位来执行。在这种情况下，当至少两个子块在尺寸上不同时，可需要大量资源来以子块为单位执行擦除操作，并且用于执行垃圾收集、耗损均衡等的管理和固件的复杂性可增加，并且因此，存储装置的性能可劣化。
发明内容
一个或多个示例实施例提供能够提高对包括具有不同尺寸的子块的非易失性存储器的操作的效率的非易失性存储器以及能够提高对包括具有不同尺寸的子块的非易失性存储器的操作的效率的存储装置。
根据示例实施例的一个方面，一种非易失性存储器装置包括：多个子块，在垂直方向上设置在基底上。所述多个子块包括：第一子块，连接到包括第一数量的字线的第一字线组；以及第二子块，连接到包括第二数量的字线的第二字线组。第一子块包括：至少一个第一存储器单元，存储M位数据；以及多个第二存储器单元，各自存储N位数据。第二子块包括：至少一个第三存储器单元，存储K位数据；以及多个第四存储器单元，各自存储L位数据。M、N、K和L是正整数，N大于M，并且L大于K。第一数量和第二数量不同，并且所述至少一个第一存储器单元和所述至少一个第三存储器单元包括不同数量的存储器单元。
根据示例实施例的另一方面，一种存储装置包括：非易失性存储器，包括连接到第一字线组的第一子块和连接到第二字线组的第二子块，其中，第一字线组包括第一数量的字线，第二字线组包括在垂直方向上设置在第一字线组上方的第二数量的字线；以及存储控制器，被配置为管理与第一子块对应的第一映射表和与第二子块对应的第二映射表。第一子块包括至少一个第一存储器单元、至少一个第一中间存储器单元和多个第二存储器单元，其中，所述多个第二存储器单元中的每个存储N位数据，并且存储在所述至少一个第一存储器单元和所述至少一个第一中间存储器单元中的至少一个中的数据的位数小于N。第二子块包括至少一个第三存储器单元和多个第四存储器单元，其中，所述多个第四存储器单元中的每个存储L位数据，并且存储在所述至少一个第三存储器单元中的数据的位数小于L。N和L是大于或等于2的正整数。所述至少一个第一存储器单元包括比所述至少一个第三存储器单元多的存储器单元。
根据示例实施例的另一方面，一种非易失性存储器装置包括：第一存储器堆叠件，包括分别连接到在垂直方向上堆叠在基底上的第一字线的第一存储器单元；以及第二存储器堆叠件，包括分别连接到在垂直方向上堆叠的第二字线的第二存储器单元。第一字线设置在基底与第二字线之间，并且第二字线的第二数量小于第一字线的第一数量。第一存储器单元包括至少一个第一存储器单元、至少一个第一中间存储器单元和多个第二存储器单元，所述多个第二存储器单元中的每个存储N位数据。第二存储器单元包括至少一个第三存储器单元、至少一个第二中间存储器单元和多个第四存储器单元，所述多个第四存储器单元中的每个存储L位数据。存储在所述至少一个第一存储器单元和所述至少一个第一中间存储器单元中的至少一个中的数据的位数小于N。存储在所述至少一个第三存储器单元和所述至少一个第二中间存储器单元中的至少一个中的数据的位数小于L。N和L是大于或等于2的正整数。所述至少一个第一存储器单元包括比所述至少一个第三存储器单元更大数量的存储器单元。
附图说明
根据以下结合附图对示例实施例的描述，将更清楚地理解实施例，其中：
图1是根据示例实施例的存储系统的框图；
图2是根据示例实施例的非易失性存储器的框图；
图3示出根据示例实施例的存储器块的电路图；
图4A和图4B示出根据示例实施例的存储器块的立体图；
图5至图8示意性地示出根据示例实施例的非易失性存储器；
图9是根据示例实施例的存储装置的框图；
图10A、图10B和图10C示出根据示例实施例的分别与多个存储器组对应的映射表；
图11A、图11B和图11C示出根据示例实施例的分别与多个存储器组对应的映射表；
图12示出根据示例实施例的包括具有不同物理尺寸的子块的非易失性存储器；
图13A、图13B、图14A、图14B、图15和图16示出根据一些示例实施例的具有多堆叠结构的非易失性存储器；
图17是根据示例实施例的存储装置的操作方法的流程图；
图18是根据示例实施例的写入操作方法的流程图；
图19是根据示例实施例的读取操作方法的流程图；以及
图20是根据示例实施例的应用存储装置的系统。
具体实施方式
在下文中，参照附图详细描述发明构思的示例实施例。相同或相似的参考标号可始终指代相同的元件。诸如“……中的至少一个”的表述在一列元素之后时修饰整列元素，而不修饰列中的单个元素。例如，表述“a、b和c中的至少一个”应理解为包括仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、或a、b和c中的全部。将理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，它可直接在另一元件或层上、直接连接到或直接结合到另一元件或层，或者可存在中间元件或层。相比之下，当元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。
图1是根据示例实施例的主机-存储系统SS的框图。
参照图1，主机-存储系统SS可包括存储装置10和主机20，并且存储装置10可包括存储控制器11和非易失性存储器(NVM)12。存储控制器11可被称为存储器控制器或NVM控制器。NVM 12可包括多个块BLK，并且每个块BLK可包括具有不同块尺寸的多个子块。例如，块尺寸可对应于连接到每个子块的字线的数量。例如，块尺寸可对应于每个子块在垂直方向(例如，图4A中的VD)上的长度。
在一个示例实施例中，多个子块可包括第一子块SUB_BLK1和第二子块SUB_BLK2。在一个示例实施例中，对NVM 12的擦除操作可以以块为单元或者以子块为单位被执行。例如，在第一模式下，可对多个块BLK中的每个独立地执行擦除操作，也就是说，可以以块为单位执行擦除操作。例如，在第二模式下，可对多个子块中的每个独立地执行擦除操作，也就是说，可以以子块为单位执行擦除操作。在这种情况下，对具有不同块尺寸的子块的擦除操作所需的资源量可大于对具有相同块尺寸的子块的擦除操作所需的资源量。
在一个示例实施例中，第一子块SUB_BLK1和第二子块SUB_BLK2可分别与在垂直方向上布置在基底的上部上的第一存储器堆叠件和第二存储器堆叠件(例如，图6中的ST1和ST2)对应，并且其块尺寸可分别与其堆叠件尺寸对应。例如，第一存储器堆叠件的尺寸可与第一存储器堆叠件在垂直方向上的长度对应，并且第二存储器堆叠件的尺寸可与第二存储器堆叠件在垂直方向上的长度对应。在一个示例实施例中，对NVM 12的擦除操作可以以块为单位或者以存储器堆叠件为单位被执行。例如，在第一模式下，可对多个块BLK中的每个独立地执行擦除操作，也就是说，可以以块为单位执行擦除操作。例如，在第二模式下，可对多个存储器堆叠件中的每个独立地执行擦除操作，也就是说，可以以存储器堆叠件为单位执行擦除操作。在这种情况下，对具有不同尺寸的存储器堆叠件的擦除操作所需的资源量可大于对具有相同尺寸的存储器堆叠件的擦除操作所需的资源量。
存储控制器11可与NVM 12通信，并且可管理用于NVM 12的第一子块SUB_BLK1和第二子块SUB_BLK2的映射表。存储控制器11可包括经由总线116彼此通信的处理器111、映射表管理器112、主机接口(I/F)113、缓冲存储器114和存储器I/F(例如，NVM I/F)115。在下文中，详细描述存储控制器11的组件。
通过考虑包括在具有不同尺寸的第一子块SUB_BLK1和第二子块SUB_BLK2中的存储器单元的物理/电特性，映射表管理器112可不同地确定包括在第一子块SUB_BLK1中的存储器单元的数据密度，并且可不同地确定包括在第二子块SUB_BLK2中的存储器单元的数据密度。在一个示例实施例中，映射表管理器112可通过使用存储装置10的发布前特性检查(pre-release characteristics check)来确定包括在第一子块SUB_BLK1和第二子块SUB_BLK2中的每个存储器单元的数据密度。例如，发布前特性检查可作为制造操作的一部分被执行。在一个示例实施例中，映射表管理器112可通过使用存储装置10的操作之中的特性检查结果、读取结果等来动态地确定包括在第一子块SUB_BLK1和第二子块SUB_BLK2中的每个存储器单元的数据密度。
如在此使用的，“数据密度”可指示每存储器单元存储的数据或信息的位数。当每存储器单元存储N位数据时，存储器单元的数据密度可以是N(N是正整数)。例如，因为单级单元(SLC)每存储器单元存储1位数据，所以SLC的数据密度可以是1。例如，因为多级单元(MLC)每存储器单元存储2位数据，所以MLC的数据密度可以是2。例如，因为三级单元(TLC)每存储器单元存储3位数据，所以TLC的数据密度可以是3。例如，因为四级单元(QLC)每存储器单元存储4位数据，所以QLC的数据密度可以是4。例如，因为五级单元(PLC)每存储器单元存储5位数据，所以PLC的数据密度可以是5。
在一个示例实施例中，映射表管理器112可根据物理/电特性确定具有相对低可靠性的存储器单元，并且可根据物理/电特性确定具有相对高可靠性的存储器单元。映射表管理器112可确定具有相对低可靠性的存储器单元的低密度，并且可确定具有相对高可靠性的存储器单元的高密度。例如，在第一子块SUB_BLK1和第二子块SUB_BLK2中的每个中，存储控制器11可将具有低可靠性的存储器单元(诸如，包括相对小尺寸的沟道孔的存储器单元、包括具有相对小厚度的电荷存储层(例如，氧化物-氮化物-氧化物(ONO)层)的存储器单元、以及包括具有不规则形状的沟道孔的存储器单元)确定为SLC或MLC，并且可将具有高可靠性的存储器单元确定为TLC或QLC。
在一个示例实施例中，映射表管理器112可执行地址映射操作，使得第一子块SUB_BLK1包括存储M位数据的至少一个第一存储器单元和各自存储N位数据的多个第二存储器单元，并且第二子块SUB_BLK2包括存储K位数据的至少一个第三存储器单元和各自存储L位数据的多个第四存储器单元。在这种情况下，M、N、K和L可以是正整数，N可大于M，并且L可大于K。在一个实施例中，沟道孔可延伸穿过至少一个第一存储器单元、多个第二存储器单元、至少一个第三存储器单元和多个第四存储器单元，其中，沟道孔在与至少一个第一存储器单元对应的第一高度处可比在与多个第二存储器单元对应的第二高度处窄，并且沟道孔在与至少一个第三存储器单元对应的第三高度处可比在与多个第四存储器单元对应的第四高度处窄。在一个实施例中，设置在沟道孔中的电荷存储层在与至少一个第一存储器单元对应的第一高度处的第一厚度可比电荷存储层在与多个第二存储器单元对应的第二高度处的第二厚度小，并且电荷存储层在与至少一个第三存储器单元对应的第三高度处的第三厚度可比电荷存储层在与多个第四存储器单元对应的第四高度处的第四厚度小。
在一个示例实施例中，映射表管理器112可执行地址映射操作，使得第一子块SUB_BLK1还包括至少一个第一中间存储器单元，至少一个第一中间存储器单元存储P位数据且布置在至少一个第一存储器单元与多个第二存储器单元之间，其中P可以是等于或大于M且小于N的正整数。在一个示例实施例中，映射表管理器112可执行地址映射操作，使得第二子块SUB_BLK2还包括至少一个第二中间存储器单元，至少一个第二中间存储器单元存储P位数据且布置在至少一个第三存储器单元与多个第四存储器单元之间，其中P可以是等于或大于K且小于L的正整数。在一个实施例中，第一子块SUB_BLK1可被分组为独立可擦除的第一组和第二组，并且至少一个第一中间存储器单元可邻近于第一组与第二组之间的交界面。
在一个示例实施例中，多个子块可还包括第三子块，映射表管理器112可执行地址映射操作，使得第三子块包括至少一个第三下存储器单元、至少一个第三中间存储器单元和各自存储L位数据的多个第三上存储器单元，并且存储在至少一个第三下存储器单元和至少一个第三中间存储器单元中的至少一个中的数据的位数小于L。
在一个示例实施例中，映射表管理器112可管理与第一子块SUB_BLK1对应的第一映射表(例如，图10A中的MT1a)和与第二子块SUB_BLK2对应的第二映射表(例如，图10B中的MT2a)，使得第一子块SUB_BLK1和第二子块SUB_BLK2的逻辑尺寸相同。映射表管理器112可在地址映射操作期间将相同量的逻辑数据映射到第一子块SUB_BLK1和第二子块SUB_BLK2。在用于将从主机20接收的逻辑地址(例如，逻辑页号)映射到NVM 12的物理地址(例如，物理页号)的逻辑到物理(L2P)映射操作中，映射表管理器112可执行L2P映射操作，使得分配给第一映射表的逻辑页号的数量与分配给第二映射表的逻辑页号的数量相同。
在一个示例实施例中，映射表管理器112可执行地址映射操作，使得与第一子块SUB_BLK1对应的逻辑地址的数量和与第二子块SUB_BLK2对应的逻辑地址的数量相同。在一个示例实施例中，映射表管理器112可执行地址映射操作，使得与第一子块SUB_BLK1对应的逻辑地址的数量不同于与第二子块SUB_BLK2对应的逻辑地址的数量。在一个示例实施例中，与第一子块SUB_BLK1对应的物理地址的数量可不同于与第二子块SUB_BLK2对应的物理地址的数量。然而，示例实施例不限于此，并且在一个示例实施例中，与第一子块SUB_BLK1对应的物理地址的数量可和与第二子块SUB_BLK2对应的物理地址的数量相同。
根据示例实施例，映射表管理器112可被实现为软件、固件和/或硬件。在一个示例实施例中，映射表管理器112可被实现为软件，存储控制器11还可包括其中加载有映射表管理器112的工作存储器，并且处理器111可通过执行映射表管理器112来控制对NVM 12的地址映射操作。例如，工作存储器可被实现为易失性存储器(诸如，静态RAM(SRAM)和动态RAM(DRAM))，或者可被实现为NVM(诸如，闪存和相变RAM(PRAM))。
在一个示例实施例中，映射表管理器112可被实现在闪存转换层(FTL)中，并且处理器111可通过执行FTL来控制对NVM 12的地址映射操作。在这种情况下，对NVM 12的数据写入和读取操作也可由执行FTL的处理器111控制。此外，FTL可执行各种功能(诸如，损耗均衡和垃圾收集)。耗损均衡可以是通过允许均匀地使用NVM 12中的块来防止特定块的过度劣化的技术，并且例如可通过使用对物理块的擦除计数进行平衡的固件技术来实现。垃圾收集可以是这样的技术：为了确保NVM 12中的可用容量，选择NVM 12的多个子块之中的牺牲子块，将牺牲子块的有效数据复制到新子块(也就是说，复制到目标子块)，然后擦除牺牲子块。
处理器111可包括中央处理器(CPU)、微处理器等，并且可控制存储控制器11的整体操作。在一个示例实施例中，处理器111可被实现为多核处理器(例如，双核处理器或四核处理器)。缓冲存储器114可临时存储将被记录在NVM 12中的数据或者将从NVM 12读取的数据。缓冲存储器114可以是布置在存储控制器11中的组件，或者可布置在存储控制器11外部。例如，存储控制器11还可包括用于与缓冲存储器114通信的缓冲存储器管理器或缓冲存储器接口。
主机I/F 113可向主机20和从主机20收发包。从主机20发送到主机I/F113的包可包括命令、将被记录在NVM 12中的数据等，并且从主机I/F 113发送到主机20的包可包括对命令的响应、从NVM 12读取的数据等。NVM I/F115可将将被存储在NVM 12中的数据发送到NVM 12或接收从NVM 12读取的数据。存储器I/F 115可被实现为符合标准惯例(诸如，切换(toggle)或开放式NAND闪存接口(ONFI))。
存储装置10可包括用于根据来自主机20的请求存储数据的存储介质。例如，存储装置10可包括固态驱动器(SSD)、嵌入式存储器和可移除外部存储器中的至少一个。当存储装置10包括SSD时，存储装置10可包括符合NVM快速(NVMe)标准的装置。当存储装置10包括嵌入式存储器或外部存储器时，存储装置10可包括符合通用闪存存储(UFS)或嵌入式多媒体卡(eMMC)标准的装置。主机20和存储装置10可各自根据所采用的标准协议生成和发送包。
在一个示例实施例中，主机20可包括主机控制器21和主机存储器22。主机控制器21可管理将主机存储器22的缓冲区中的数据存储在NVM 12中或者将NVM 12的数据存储在主机存储器22的缓冲区中的操作。主机存储器22可用作用于临时存储将被发送到存储装置10的数据或者由存储装置10发送的数据的缓冲存储器。作为示例，主机控制器21可包括设置在应用处理器中的多个模块中的任何一个，并且应用处理器可被实现为片上系统(SoC)。另外，主机存储器22可包括设置在应用处理器中的嵌入式存储器，或者布置在应用处理器外部的NVM或存储器模块。
图2是根据示例实施例的NVM 12的框图。参照图2，NVM 12可包括存储器单元阵列121、控制逻辑电路122、电压生成器123、行解码器124和页缓冲器电路125。NVM 12可对应于图1中的NVM 12的所示示例。
存储器单元阵列121可包括多个存储器块BLK1至BLKz，多个存储器块BLK1至BLKz中的每个可包括多个页PG1至PGc，z和c可以是正整数并且可根据示例实施例进行各种改变。例如，多个页PG1至PGc之中的一些页PG1至PGb可包括在第一子块SUB_BLK1中，剩余页PGb+1至PBc可包括在第二子块SUB_BLK2中，并且b可以是小于c的正整数。例如，存储器块或子块可以是擦除操作的单位，并且页可以是编程操作和读取操作的单位。存储器单元阵列121可经由位线BL连接到页缓冲器电路125，并且可经由字线WL、串选择线SSL和地选择线GSL连接到行解码器124。
在一个示例实施例中，存储器单元阵列121可包括三维(3D)存储器单元阵列，并且3D存储器单元阵列可包括多个NAND串。每个NAND串可包括分别连接到垂直堆叠在基底上的字线WL的存储器单元。美国专利申请公开号7,679,133、美国专利申请公开号8,553,466、美国专利申请公开号8,654,587、美国专利申请公开号8,559,235和美国专利申请公开号2011/0233648通过引用全部包含于此。
在一个示例实施例中，存储器单元阵列121可包括闪存，并且闪存可包括二维(2D)NAND存储器阵列或3D垂直NAND(VNAND)存储器阵列。在一个示例实施例中，存储装置10还可包括其他类型的NVM。例如，存储器单元阵列121可包括磁性RAM(MRAM)、自旋转移矩MRAM、导电桥接式RAM(CBRAM)、铁电RAM(FeRAM)、相变RAM(PRAM)、电阻式RAM(RRAM)和其他类型的存储器。
控制逻辑电路122可控制NVM 12中的各种操作。控制逻辑电路122可根据命令CMD和/或地址ADDR输出各种控制信号。例如，控制逻辑电路122可输出电压控制信号CTRL_vol、行地址X_ADDR和列地址Y_ADDR。电压生成器123可基于电压控制信号CTRL_vol生成用于执行编程操作、读取操作和擦除操作的各种类型的电压。例如，电压生成器123可生成编程电压、读取电压、编程验证电压、擦除电压等作为字线电压VWL。
行解码器124可根据行地址X_ADDR选择多条字线WL中的一条，并且可选择多条串选择线SSL中的一条。例如，在编程操作期间，行解码器124可将编程电压和编程验证电压施加到选择的字线WL，并且在读取操作期间，可将读取电压施加到选择的字线WL。页缓冲器电路125可根据列地址Y_ADDR选择位线BL之中的至少一条位线BL。页缓冲器电路125可根据操作模式而操作为写入驱动器或感测放大器。例如，页缓冲器电路125可接收或者发送数据DATA。
图3示出根据示例实施例的存储器块BLK的电路图。
参照图3，存储器块BLK可对应于图2中的多个存储器块BLK1至BLKz中的一个。存储器块BLK可包括NAND串NS11至NS33，并且每个NAND串(例如，NS11)可包括彼此串联连接的串选择晶体管SST、多个存储器单元MC和地选择晶体管GST。包括在每个NAND串中的串选择晶体管SST、地选择晶体管GST和存储器单元MC可形成沿垂直方向堆叠在基底上的结构。
第一位线BL1至第三位线BL3可在第一方向上延伸，并且字线WL1至WL8可在第二方向上延伸。NAND串NS11、NS21和NS31可在第一位线BL1与共源极线CSL之间，NAND串NS12、NS22和NS32可在第二位线BL2与共源极线CSL之间，并且NAND串NS13、NS23和NS33可在第三位线BL3与共源极线CSL之间。
串选择晶体管SST可连接到串选择线SSL1至SSL3之中的相应的串选择线。存储器单元MC可分别连接到相应的字线WL1至WL8。地选择晶体管GST可连接到地选择线GSL1至GSL3之中的相应的地选择线。串选择晶体管SST可连接到相应的位线BL1至BL3，并且地选择晶体管GST可连接到共源极线CSL。在这种情况下，NAND串的数量、字线WL的数量、位线BL的数量、地选择线GSL的数量和串选择线SSL的数量可根据示例实施例进行各种改变。
图4A是根据示例实施例的存储器块BLKa的立体图。
参照图4A，存储器块BLKa可对应于图2中的多个存储器块BLK1至BLKz中的一个。存储器块BLKa可包括在基底SUB的上部上沿垂直方向VD延伸的存储器堆叠件ST。例如，存储器块BLKa可包括基底SUB与位线BL1至BL3之间的一个存储器堆叠件ST。共源极线CSL可布置在基底SUB上，并且在第二水平方向HD2上延伸的绝缘层IL可在两个邻近的共源极线CSL之间的基底SUB的区域上方在垂直方向VD上顺序地设置，并且可在垂直方向VD上间隔开特定距离。在垂直方向VD上穿透绝缘层IL的柱P可设置在两个邻近的共源极线CSL之间的基底SUB的区域上。每个柱P的表面层S可包括第一类型的硅材料，并且可用作沟道区。另一方面，每个柱P的内层I可包括绝缘材料(诸如，氧化硅或气隙)。
在两个邻近的共源极线CSL之间的区域上方，可沿绝缘层IL、柱P和基底SUB的暴露表面设置电荷存储层CS。电荷存储层CS可包括栅极绝缘层、电荷捕获层和阻挡绝缘层。例如，电荷存储层CS可具有ONO结构(例如，ONO层)。另外，在两个邻近的共源极线CSL之间的区域中，并且在电荷存储层CS的暴露表面上，可设置包括地选择线GSL、串选择线SSL和字线WL1至WL8的栅电极GE。漏极DR可分别设置在多个柱P上。在漏极DR上，可设置在第一水平方向HD1上延伸并且在第二水平方向HD2上彼此分开特定距离布置的位线BL1至BL3。
图4B示出根据示例实施例的存储器块BLKb的立体图。
参照图4B，存储器块BLKb可对应于图2中的多个存储器块BLK1至BLKz中的一个。另外，存储器块BLKb可对应于图4A的存储器块BLKa的修改示例，并且上面参照图4A给出的描述也可应用于以下描述。存储器块BLKb可包括第一存储器堆叠件ST1和第二存储器堆叠件ST2，第一存储器堆叠件ST1和第二存储器堆叠件ST2在垂直方向VD上堆叠在基底SUB的上部上。例如，存储器块BLKb可包括基底SUB与位线BL1至BL3之间的两个存储器堆叠件(也就是说，第一存储器堆叠件ST1和第二存储器堆叠件ST2)，并且因此，存储器块BLKb可具有多堆叠结构(例如，2堆叠件结构)。在这种情况下，第一存储器堆叠件ST1和第二存储器堆叠件ST2在垂直方向VD上的长度可彼此不同。然而，示例实施例不限于此，并且根据示例实施例，存储器块可包括基底SUB与位线BL1至BL3之间的三个或更多个存储器堆叠件。
图5示出根据示例实施例的NVM 50。
参照图5，NVM 50可包括在第一水平方向HD1上延伸的共源极线CSL和位线BL，并且可包括在垂直方向VD上延伸的存储器堆叠件ST。在这种情况下，存储器堆叠件ST可经由漏极DR连接到位线BL。例如，NVM 50可对应于图4A的示例，并且存储器堆叠件ST可对应于图4A中的柱P和图3中的单元串NS11。
NVM 50还可包括在垂直方向VD上堆叠的多条字线WL1至WLn，包括布置在共源极线CSL与字线WL1之间的至少一条地选择线GSL，并且包括布置在位线BL与字线WLn之间的至少一条串选择线SSL。擦除控制线(例如，第一栅诱导漏极泄漏(GIDL)控制线)还可布置在串选择线SSL与位线BL之间，并且擦除控制线(例如，第二GIDL控制线)还可布置在地选择线GSL与共源极线CSL之间。
随着工艺技术的发展，字线WL1至WLn的数量可增加，并且因此，存储器堆叠件ST中的沟道孔的尺寸和形状可在垂直方向VD上不均匀，并且存储器堆叠件ST中的电荷存储层(也就是说，ONO层)的厚度可在垂直方向VD上不均匀。例如，连接到下部上的字线WL1的沟道孔的尺寸可小于连接到上部上的字线WLn的沟道孔的尺寸。例如，连接到下部上的字线WL1的ONO层的厚度可小于连接到上部上的字线WLn的ONO层的厚度。
在一个示例实施例中，多条字线WL1至WLn可被分组为包括第一字线组WGR1和第二字线组WGR2的多个组。第一字线组WGR1可包括相对靠近基底SUB的字线WL1至WLe，并且第二字线组WGR2可包括相对远离基底SUB的字线WLe+1至WLn。字线WL1至WLe可包括字线WL1至WLd-1和字线WLd至WLe。在这种情况下，e是1和n之间的正整数，并且d是小于e的正整数。根据示例实施例，多条字线WL1至WLn可被分组为三个或更多个组。在一个示例实施例中，包括在第一字线组WGR1中的字线的数量可不同于包括在第二字线组WGR2中的字线的数量。例如，包括在第一字线组WGR1中的字线的数量可大于包括在第二字线组WGR2中的字线的数量。在这方面，e可大于n/2。
一起参照图1和图5，包括在第一字线组WGR1中的字线WL1至WLe可连接到第一子块SUB_BLK1，并且包括在第二字线组WGR2中的字线WLe+1至WLn可连接到第二子块SUB_BLK2。在这种情况下，第一子块SUB_BLK1的块尺寸可对应于包括在第一字线组WGR1中的字线WL1至WLe的数量，并且第二子块SUB_BLK2的块尺寸可对应于包括在第二字线组WGR2中的字线WLe+1至WLn的数量。以这种方式，第一子块SUB_BLK1和第二子块SUB_BLK2可具有彼此不同的块尺寸。根据示例实施例，第一字线组WGR1的尺寸和第二字线组WGR2的尺寸可动态地改变，并且因此，第一子块SUB_BLK1的块尺寸和第二子块SUB_BLK2的块尺寸也可动态地改变。在这方面，第一子块SUB_BLK1的块尺寸和第二子块SUB_BLK2的块尺寸可在存储装置10的运行时期间改变。
存储控制器11可不同地确定包括在第一子块SUB_BLK1中的存储器单元的数据密度。在一个示例实施例中，存储控制器11可将各自连接到第一字线组WGR1的下部处的字线WL1和WL2的下存储器单元确定为SLC或MLC，并且可将分别连接到第一字线组WGR1的剩余字线WLd-1、WLe-1和WLe的存储器单元确定为TLC或QLC。在这种情况下，第一子块SUB_BLK1中的数据密度被确定为相对低的下存储器单元的数量可根据示例实施例不同地改变。在一些示例实施例中，第一子块SUB_BLK1中的被确定为SLC或MLC的下存储器单元的数量也可以是1。
随着存储器堆叠件ST在垂直方向VD上的长度增加，下沟道孔的直径可小于上沟道孔的直径，并且因此，与下沟道孔对应的下存储器单元的可靠性可相对低。另外，施加到与下存储器单元邻近的地选择线GSL或共源极线CSL的电压可不同于施加到各自连接到下存储器单元的下部处的字线WL1和WL2的电压，并且因此，下存储器单元可不如上存储器单元可靠。根据示例实施例，存储在具有相对低可靠性的下存储器单元中的每个中的数据的位数可被确定为相对少。结果，存储器堆叠件ST的下存储器单元的可靠性可提高。
在一个示例实施例中，存储控制器11可将连接到第一字线组WGR1的中部处的字线WLd的中间存储器单元确定为SLC或MLC。例如，当在与中间存储器单元对应的沟道孔中发生条纹、凹陷、碎裂等时，中间存储器单元可具有相对低可靠性。根据示例实施例，存储在具有相对低可靠性的中间存储器单元中的每个中的数据的位数可被确定为相对少。例如，在产品发布之前，通过执行NVM 12的电气/物理特性检查，可预先选择被确定为SLC或MLC的中间存储器单元。另外，例如，在产品发布之后，可根据NVM 12的操作特性动态地确定或改变被确定为SLC或MLC的中间存储器单元。
类似地，存储控制器11可不同地确定存储在包括在第二子块SUB_BLK2中的多个存储器单元中的每个中的数据的位数。例如，当对第一子块SUB_BLK1执行擦除操作时，连接到第二字线组WGR2的字线WLe+1至WLn之中的与第一子块SUB_BLK1邻近的下部处的字线WLe+1的下存储器单元的可靠性可劣化。在一个示例实施例中，存储控制器11可将连接到第二字线组WGR2的下部处的字线WLe+1的下存储器单元确定为SLC或MLC，并且可将各自连接到第二字线组WGR2的剩余字线WLn-1和WLn的存储器单元确定为TLC或QLC。在这种情况下，第二子块SUB_BLK2中的数据密度被确定为相对低的下存储器单元的数量可根据示例实施例不同地改变。在一些示例实施例中，第二子块SUB_BLK2中的被确定为SLC或MLC的下存储器单元的数量也可以是1。
图6示出根据示例实施例的NVM 60。
参照图6，NVM 60可包括在第一水平方向HD1上延伸的共源极线CSL和位线BL，并且可包括在垂直方向VD上延伸的第一存储器堆叠件ST1和第二存储器堆叠件ST2。在这种情况下，第一存储器堆叠件ST1可布置在共源极线CSL上，并且第二存储器堆叠件ST2可布置在第一存储器堆叠件ST1上并经由漏极DR连接到位线BL。例如，NVM 60可对应于图4B的示例，并且第一存储器堆叠件ST1和第二存储器堆叠件ST2可分别对应于图4B中的第一存储器堆叠件ST1和第二存储器堆叠件ST2。
另外，NVM 60可对应于图5的NVM 50的修改示例，并且因此，其重复描述被省略。NVM 60还可包括与第一存储器堆叠件ST1和第二存储器堆叠件ST2的接合部分对应的第一中心虚设字线CDL1和第二中心虚设字线CDL2。然而，示例实施例不限于此，并且与接合部分对应的中心虚设字线的数量可根据示例实施例进行各种改变。另外，根据示例实施例，可省略中心虚设字线。
为了进一步增加堆叠在基底SUB上的字线WL1至WLn的数量，可在基底SUB中顺序地形成多个沟道孔。例如，形成在基底中的第一沟道孔可对应于第一存储器堆叠件ST1，并且形成在第一沟道孔中的第二沟道孔可对应于第二存储器堆叠件ST2。因此，第一存储器堆叠件ST1和第二存储器堆叠件ST2中的每个中的沟道孔的尺寸和形状可在垂直方向VD上不均匀，并且在第一存储器堆叠件ST1和第二存储器堆叠件ST2中的每个中，电荷存储层(也就是说，ONO层)的厚度可在垂直方向VD上不均匀。
例如，在第一存储器堆叠件ST1中，连接到下部处的字线WL1的沟道孔的尺寸可小于连接到上部处的字线WLe的沟道孔的尺寸，并且类似地，在第二存储器堆叠件ST2中，连接到下部处的字线WLe+1的沟道孔的尺寸可小于连接到上部处的字线WLn的沟道孔的尺寸。例如，在第一存储器堆叠件ST1中，连接到下部处的字线WL1的ONO层的厚度可小于连接到上部处的字线WLe的ONO层的厚度，并且类似地，在第二存储器堆叠件ST2中，连接到下部处的字线WLe+1的ONO层的厚度可小于连接到上部处的字线WLn的ONO层的厚度。
在一个示例实施例中，第一存储器堆叠件ST1可连接到第一字线组WGR1，并且第二存储器堆叠件ST2可连接到第二字线组WGR2。第一字线组WGR1可包括第一数量的字线WL1至WLe，并且第二字线组WGR2可包括不同于第一数量的第二数量的字线WLe+1至WLn。例如，第一数量可大于第二数量。在一些示例实施例中，连接到第一存储器堆叠件ST1的字线可被分组为多个组，连接到第二存储器堆叠件ST2的字线也可被分组为多个组，并且擦除操作可针对每个组独立地被执行。
一起参照图1和图6，包括在第一字线组WGR1中的字线WL1至WLe可连接到第一子块SUB_BLK1，并且包括在第二字线组WGR2中的字线WLe+1至WLn可连接到第二子块SUB_BLK2。存储控制器11可不同地确定包括在第一子块SUB_BLK1和第二子块SUB_BLK2中的至少一个中的存储器单元的数据密度。
在一个示例实施例中，存储控制器11可将各自连接到第一字线组WGR1的下部处的字线WL1和WL2的下存储器单元确定为SLC或MLC，可将连接到第一字线组WGR1的中部处的字线WLd的中间存储器单元确定为SLC或MLC，并且可将各自连接到第一字线组WGR1的剩余字线WLd-1、WLe-1和WLe的存储器单元确定为TLC或QLC。
在第一存储器堆叠件ST1和第二存储器堆叠件ST2中的每个中，下沟道孔的直径可小于上沟道孔的直径，并且另外，与下沟道孔对应的电荷存储层的厚度可小于与上沟道孔对应的电荷存储层的厚度，并且因此，与下沟道孔对应的下存储器单元可具有比与上沟道孔对应的上存储器单元低的可靠性。根据示例实施例，在第一存储器堆叠件ST1和第二存储器堆叠件ST2中的每个中，存储在布置在边缘区域中的下存储器单元中的每个中的数据的位数可被确定为相对少。因此，第一存储器堆叠件ST1和第二存储器堆叠件ST2中的每个的下存储器单元的可靠性可提高。
另外，在第一存储器堆叠件ST1和第二存储器堆叠件ST2中的至少一个中，可在中间沟道孔的一些区域中生成条纹层、碎裂层、凹陷层等。结果，与中间沟道孔对应的中间存储器单元可具有与其他存储器单元不同的沟道孔尺寸、沟道孔形状和电荷存储层厚度中的至少一个，并且因此，与中间沟道孔对应的中间存储器单元可具有比其他存储器单元低的可靠性。根据示例实施例，在第一存储器堆叠件ST1和第二存储器堆叠件ST2中的至少一个中，存储在中间存储器单元中的数据的位数可被确定为相对少。结果，第一存储器堆叠件ST1和第二存储器堆叠件ST2的至少一个中间存储器单元的可靠性可提高。
另外，在第一存储器堆叠件ST1和第二存储器堆叠件ST2中的每个中，存储在与第一存储器堆叠件ST1与第二存储器堆叠件ST2之间的交界面邻近的至少一个存储器单元中的数据的位数可被确定为相对少。此外，在第二存储器堆叠件ST2中，存储在与位线BL邻近的至少一个存储器单元中的数据的位数也可被确定为相对少。结果，布置在第一存储器堆叠件ST1和第二存储器堆叠件ST2中的每个的边缘区域中的存储器单元的可靠性可提高。
图7示出根据示例实施例的NVM 70。NVM 70可对应于图6的NVM 60的修改示例，并且因此，其重复描述被省略。
参照图7，NVM 70可包括在垂直方向VD上延伸的第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3。在这种情况下，第一存储器堆叠件ST1可布置在共源极线CSL上，第二存储器堆叠件ST2可布置在第一存储器堆叠件ST1上，并且第三存储器堆叠件ST3可布置在第二存储器堆叠件ST2上，并且经由漏极DR连接到位线BL。NVM 70还可包括与第一存储器堆叠件ST1和第二存储器堆叠件ST2的接合部分对应的第一中心虚设字线CDL1和第二中心虚设字线CDL2以及与第二存储器堆叠件ST2和第三存储器堆叠件ST3的接合部分对应的第三中心虚设字线CDL3和第四中心虚设字线CDL4。
在一个示例实施例中，第一存储器堆叠件ST1可连接到第一字线组WGR1，第二存储器堆叠件ST2可连接到第二字线组WGR2，并且第三存储器堆叠件ST3可连接到第三字线组WGR3。第一字线组WGR1可包括第一数量的字线WL1至WLe，第二字线组WGR2可包括不同于第一数量的第二数量的字线WLe+1至WLf，并且第三字线组WGR3可包括不同于第一数量的第三数量的字线WLf+1至WLn。在这种情况下，f是e和n之间的正整数。例如，第一数量可大于第二数量和第三数量。例如，第二数量可大于第三数量。在一些示例实施例中，连接到第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3中的至少一个的字线可被分组为多个组，并且擦除操作可针对每个组独立地被执行。
参照图1和图7，每个块BLK还可包括第三子块，包括在第一字线组WGR1中的字线WL1至WLe可连接到第一子块SUB_BLK1，并且包括在第二字线组WGR2中的字线WLe+1至WLf可连接到第二子块SUB_BLK2，并且包括在第三字线组WGR3中的字线WLf+1至WLn可连接到第三子块。存储控制器11可不同地确定包括在第一子块SUB_BLK1至第三子块SUB_BLK3中的至少一个中的存储器单元的数据密度。
在一个示例实施例中，存储控制器11可将各自连接到第一字线组WGR1的下部处的字线WL1和WL2的下存储器单元确定为SLC或MLC，可将连接到第一字线组WGR1的中部处的字线WLd的中间存储器单元确定为SLC或MLC，并且可将分别连接到第一字线组WGR1的剩余字线WLd-1、WLe-1和WLe的存储器单元确定为TLC或QLC。另外，存储控制器11可将连接到第二字线组WGR2的下部处的字线WLe+1的下存储器单元确定为SLC或MLC，并且可将各自连接到第二字线组WGR2的包括字线WLf的剩余字线的存储器单元确定为TLC或QLC。另外，存储控制器11可将连接到第三字线组WGR3的下部处的字线WLf+1的下存储器单元确定为SLC或MLC，并且可将各自连接到第三字线组WGR3的包括字线WLn的剩余字线的存储器单元确定为TLC或QLC。
在第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3中的每个中，下沟道孔的直径可小于上沟道孔的直径，另外，与下沟道孔对应的电荷存储层的厚度可小于与上沟道孔对应的电荷存储层的厚度，并且因此，与下沟道孔对应的下存储器单元可具有比与上沟道孔对应的上存储器单元低的可靠性。根据示例实施例，在第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3中，存储在布置在边缘区域中的下存储器单元中的每个中的数据的位数可被确定为相对少。结果，第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3中的每个的下存储器单元的可靠性可提高。
另外，根据示例实施例，在第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3中的每个中，存储在中间存储器单元中的数据的位数可被确定为相对少，在中间存储器单元中，沟道孔尺寸、沟道孔形状和电荷存储层厚度中的至少一个与其他存储器单元中的沟道孔尺寸、沟道孔形状和电荷存储层厚度不同。在一个示例中，在与至少一个中间存储器单元对应的第一高度和与其他存储器单元(例如，上存储器单元)对应的第二高度处，沟道孔尺寸、沟道孔形状和电荷存储层厚度中的至少一个可彼此不同。结果，第一存储器堆叠件ST1和第二存储器堆叠件ST2的至少一个中间存储器单元的可靠性可提高。另外，根据示例实施例，存储在“邻近于第一存储器堆叠件ST1与第二存储器堆叠件ST2之间的交界面的至少一个存储器单元”和/或“邻近于第二存储器堆叠件ST2与第三存储器堆叠件ST3之间的交界面的至少一个存储器单元”中的数据的位数可被确定为相对少。此外，在第三存储器堆叠件ST3中，存储在与位线BL邻近的至少一个存储器单元中的数据的位数也可被确定为相对少。结果，布置在第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3中的每个的边缘区域中的存储器单元的可靠性可提高。
图8示出根据示例实施例的NVM 80。NVM 80可对应于图7的NVM 70的修改示例，并且因此，其重复描述被省略。
参照图8，NVM 80可包括在垂直方向VD上延伸的第一存储器堆叠件ST1、第二存储器堆叠件ST2、第三存储器堆叠件ST3和第四存储器堆叠件ST4。在这种情况下，第三存储器堆叠件ST3可布置在第二存储器堆叠件ST2上，并且第四存储器堆叠件ST4可布置在第三存储器堆叠件ST3上并且经由漏极DR连接到位线BL。NVM 80还可包括与第三存储器堆叠件ST3和第四存储器堆叠件ST4的接合部分对应的第五中心虚设字线CDL5和第六中心虚设字线CDL6。
在一个示例实施例中，第一存储器堆叠件ST1可连接到第一字线组WGR1，第二存储器堆叠件ST2可连接到第二字线组WGR2，并且第三存储器堆叠件ST3可连接到第三字线组WGR3，并且第四存储器堆叠件ST4可连接到第四字线组WGR4。第一字线组WGR1可包括第一数量的字线WL1至WLe，第二字线组WGR2可包括不同于第一数量的第二数量的字线WLe+1至WLf，第三字线组WGR3可包括不同于第一数量的第三数量的字线WLf+1至WLg，并且第四字线组WGR4可包括不同于第一数量的第四数量的字线WLg+1至WLn。在这种情况下，f是e和n之间的正整数。例如，g是f和n之间的正整数。例如，第一数量可大于第二数量至第四数量。例如，第二数量可大于第三数量。例如，第三数量可大于第四数量。在一些示例实施例中，连接到第一存储器堆叠件ST1、第二存储器堆叠件ST2、第三存储器堆叠件ST3和第四存储器堆叠件ST4中的至少一个的字线可被分组为多个组，并且擦除操作可针对每个组独立地被执行。
参照图1和图8，每个块BLK还可包括第三子块和第四子块，包括在第一字线组WGR1中的字线WL1至WLe可连接到第一子块SUB_BLK1，并且包括在第二字线组WGR2中的字线WLe+1至WLf可连接到第二子块SUB_BLK2，包括在第三字线组WGR3中的字线WLf+1至WLg可连接到第三子块，并且包括在第四字线组WGR4中的字线WLg+1至WLn可连接到第四子块。存储控制器11可不同地确定包括在第一子块SUB_BLK1至第四子块SUB_BLK4中的至少一个中的存储器单元的数据密度。
在一个示例实施例中，存储控制器11可将各自连接到第一字线组WGR1的下部处的字线WL1和WL2的下存储器单元确定为SLC或MLC，可将连接到第一字线组WGR1的中部处的字线WLd的中间存储器单元确定为SLC或MLC，并且可将分别连接到第一字线组WGR1的剩余字线WLd-1、WLe-1和WLe的存储器单元确定为TLC或QLC。另外，存储控制器11可将连接到第二字线组WGR2的下部处的字线WLe+1的下存储器单元确定为SLC或MLC，并且可将各自连接到第二字线组WGR2的包括字线WLf的剩余字线的存储器单元确定为TLC或QLC。另外，存储控制器11可将连接到第三字线组WGR3的下部处的字线WLf+1的下存储器单元确定为SLC或MLC，并且可将各自连接到第三字线组WGR3的包括字线WLg的剩余字线的存储器单元确定为TLC或QLC。此外，存储控制器11可将连接到第四字线组WGR4的下部处的字线WLg+1的下存储器单元确定为SLC或MLC，并且可将各自连接到第四字线组WGR4的包括字线WLn的剩余字线的存储器单元确定为TLC或QLC。
在第一存储器堆叠件ST1、第二存储器堆叠件ST2、第三存储器堆叠件ST3和第四存储器堆叠件ST4中的每个中，下沟道孔的直径可小于上沟道孔的直径，并且因此，与下沟道孔对应的下存储器单元可具有比与上沟道孔对应的上存储器单元低的可靠性。根据示例实施例，在第一存储器堆叠件ST1、第二存储器堆叠件ST2、第三存储器堆叠件ST3和第四存储器堆叠件ST4中，存储在布置在边缘区域中的下存储器单元中的每个中的数据的位数可被确定为相对少。结果，第一存储器堆叠件ST1、第二存储器堆叠件ST2、第三存储器堆叠件ST3和第四存储器堆叠件ST4中的每个的下存储器单元的可靠性可提高。
图9是根据示例实施例的存储装置90的框图。
参照图9，存储装置90可包括存储控制器11a和NVM 12a，并且可对应于图1中的存储装置10的实现示例。NVM 12a可包括多个存储器堆叠件，多个存储器堆叠件包括具有不同尺寸的第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3。第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3中的每个可包括布置在垂直方向上的多个存储器单元。例如，第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3可分别连接到图7中的第一字线组WG1、第二字线组WG2和第三字线组WGR3。
存储控制器11a可包括映射表管理器112和第一映射表MT1、第二映射表MT2和第三映射表MT3。例如，可将第一映射表MT1、第二映射表MT2和第三映射表MT3加载到存储控制器11a中的操作存储器(例如，SRAM或DRAM)中。第一映射表MT1可对应于第一存储器堆叠件ST1，第二映射表MT2可对应于第二存储器堆叠件ST2，并且第三映射表MT3可对应于第三存储器堆叠件ST3。
在一个示例实施例中，映射表管理器112可确定在地址映射操作期间分配给第一映射表MT1、第二映射表MT2和第三映射表MT3中的每个的逻辑地址的量。如下面描述的，参照图10A至图10C，映射表管理器112可在地址映射操作期间将相同数量的逻辑地址分配给第一映射表MT1、第二映射表MT2和第三映射表MT3中的每个。然而，示例实施例不限于此，并且在一些示例实施例中，如下面参照图11A至图11C描述的，映射表管理器112也可将不同数量的逻辑地址分配给第一映射表MT1、第二映射表MT2和第三映射表MT3中的每个。
图10A至图10C示出根据示例实施例的分别与多个存储器组对应的第一映射表MT1a、第二映射表MT2a和第三映射表和MT3a。
一起参照图9和图10A至图10C，第一映射表MT1a、第二映射表MT2a和第三映射表和MT3a可分别与图9中的第一映射表MT1、第二映射表MT2和第三映射表MT3的示例对应。例如，逻辑地址可包括逻辑页号LPN，并且物理地址可以是物理页号PPN。映射表管理器112可将m个逻辑页号LPN_1a至LPN_1m分配给第一映射表MT1a，将m个逻辑页号LPN_2a至LPN_2m分配给第二映射表MT2a，并且将m个逻辑页号LPN_3a至LPN_3m分配给第三映射表MT3a。
例如，m个逻辑页号LPN_1a至LPN_1m可分别映射到第一存储器堆叠件ST1的m个物理页号PPN_1a至PPN_1m。例如，m个逻辑页号LPN_2a至LPN_2m可分别映射到第二存储器堆叠件ST2的m个物理页号PPN_2a至PPN_2m。例如，m个逻辑页号LPN_3a至LPN_3m可分别映射到第三存储器堆叠件ST3的m个物理页号PPN_3a至PPN_3m。
因此，即使当第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3具有不同的物理尺寸时，也可不需要单独管理对第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3中的每个的擦除操作，并且可不需要单独管理第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3中的每个的编程/擦除循环。结果，可在存储控制器11a中减少对NVM 12a的擦除操作和/或编程/擦除循环管理的固件资源和操作复杂性。即使当第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3具有不同的物理尺寸时，也可减少用于以堆叠件为单位执行擦除操作的资源量，并且可减少用于执行垃圾收集和耗损均衡的管理和固件的复杂性，并且因此，存储装置90的性能可提高。
图11A至图11C示出根据示例实施例的分别与多个存储器组对应的第一映射表MT1b、第二映射表MT2b和第三映射表MT3b。
一起参照图9、图11A至图11C，第一映射表MT1b、第二映射表MT2b和第三映射表MT3b可分别与图9中的第一映射表MT1、第二映射表MT2和第三映射表MT3的示例对应。例如，逻辑地址可包括逻辑页号LPN，并且物理地址可以是物理页号PPN。映射表管理器112可将m个逻辑页号LPN_1a至LPN_1m分配给第一映射表MT1b，将k个逻辑页号LPN_2a至LPN_2k分配给第二映射表MT2b，并且将i个逻辑页号LPN_3a至LPN_3i分配给第三映射表MT3b。在这种情况下，m、k和i可以是正整数，并且m可大于k，并且k可大于i。
例如，m个逻辑页号LPN_1a至LPN_1m可分别映射到第一存储器堆叠件ST1的m个物理页号PPN_1a至PPN_1m。例如，k个逻辑页号LPN_2a至LPN_2k可分别映射到第二存储器堆叠件ST2的k个物理页号PPN_2a至PPN_2k。例如，i个逻辑页号LPN_3a至LPN_3i可分别映射到第三存储器堆叠件ST3的i个物理页号PPN_3a至PPN_3i。以这种方式，映射表管理器112也可生成第一映射表MT1b、第二映射表MT2b和第三映射表MT3b以分别对应于第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3的尺寸。
图12示出根据示例实施例的包括具有不同物理尺寸的子块的NVM 120。
参照图12，NVM 120可包括第一存储器组MG1、第二存储器组MG2和第三存储器组MG3。第一存储器组MG1可包括布置在第一水平方向HD1上的第一子块SUB_BLK1a至SUB_BLK1d，第二存储器组MG2可包括布置在第一水平方向HD1上的第二子块SUB_BLK2a至SUB_BLK2d，并且第三存储器组MG3可包括布置在第一水平方向HD1的第三子块SUB_BLK3a至SUB_BLK3d。例如，第一子块SUB_BLK1a至SUB_BLK1d中的每个可连接到图7中的第一字线组WGR1，第二子块SUB_BLK2a至SUB_BLK2d中的每个可连接到图7中的第二字线组WGR2，并且第三子块SUB_BLK3a至SUB_BLK3d中的每个可连接到图7中的第三字线组WGR3。
第一子块SUB_BLK1a至SUB_BLK1d中的每个可在垂直方向VD上具有第一块尺寸BS1，第二子块SUB_BLK2a至SUB_BLK2d中的每个可在垂直方向VD上具有第二块尺寸BS2，并且第三子块SUB_BLK3a至SUB_BLK3d中的每个可在垂直方向VD上具有第三块尺寸BS3。在这种情况下，第一块尺寸BS1、第二块尺寸BS2和第三块尺寸BS3可彼此不同。例如，第一块尺寸BS1可大于第二块尺寸BS2，并且第二块尺寸BS2可大于第三块尺寸BS3。
一起参照图9和图12，映射表管理器112可通过使用第一映射表MT1来管理映射到第一存储器组MG1的地址，通过使用第二映射表MT2来管理映射到第二存储器组MG2的地址，并且通过使用第三映射表MT3来管理映射到第三存储器组MG3的地址。在这种情况下，映射表管理器112可将映射到第一存储器组MG1、第二存储器组MG2和第三存储器组MG3中的每个的逻辑地址的量确定为彼此相同或相似。
图13A示出根据示例实施例的具有多堆叠结构的NVM 130a。
参照图13A，NVM 130a可包括布置在垂直方向VD上的第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3。例如，第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3可分别对与图7中的第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3对应，并且因此，连接到第一存储器堆叠件ST1的字线的数量可大于连接到第二存储器堆叠件ST2的字线的数量，并且连接到第二存储器堆叠件ST2的字线的数量可大于连接到第三存储器堆叠件ST3的字线的数量。
在一个示例实施例中，第一存储器堆叠件ST1可包括存储M位数据的至少一个第一存储器单元和各自存储N位数据的多个第二存储器单元，第二存储器堆叠件ST2可包括存储K位数据的至少一个第三存储器单元和各自存储L位数据的多个第四存储器单元，其中，M、N、K和L是正整数，N大于M，并且L大于K。在一个示例实施例中，第三存储器堆叠件ST3可包括至少一个第三下存储器单元和各自存储L位数据的多个第三上存储器单元，并且存储在至少一个第三下存储器单元中的数据的位数可小于L。
在第一存储器堆叠件ST1中，存储在第一下存储器单元131a中的每个中的数据的位数可小于存储在第一上存储器单元131b中的每个中的数据的位数。在这方面，第一下存储器单元131a可对应于每单元存储少量位的每单元较少位(LBPC)层，并且第一上存储器单元131b可对应于每单元存储大量位的每单元较多位(MBPC)层。例如，第一下存储器单元131a可被确定为SLC或MLC，并且第一上存储器单元131b可被确定为TLC或QLC，但是示例实施例不限于此。在一些示例实施例中，存储在第一上存储器单元131b中的每个中的数据的位数也可以是5或更多。
在第二存储器堆叠件ST2中，存储在第二下存储器单元132a中的每个中的数据的位数可小于存储在第二上存储器单元132b中的每个中的数据的位数。在这方面，第二下存储器单元132a可对应于LBPC层，并且第二上存储器单元132b可对应于MBPC层。例如，第二下存储器单元132a可被确定为SLC或MLC，并且第二上存储器单元132b可被确定为TLC或QLC。例如，第二下存储器单元132a可被确定为SLC，并且第二上存储器单元132b可被确定为MLC、TLC或QLC。
在第三存储器堆叠件ST3中，存储在第三下存储器单元133a中的每个中的数据的位数可小于存储在第三上存储器单元133b中的每个中的数据的位数。在这方面，第三下存储器单元133a可对应于LBPC层，并且第三上存储器单元133b可对应于MBPC层。例如，第三下存储器单元133a可被确定为SLC或MLC，并且第三上存储器单元133b可被确定为TLC或QLC。例如，第三下存储器单元133a可被确定为SLC，并且第三上存储器单元133b可被确定为MLC、TLC或QLC。
包括在第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3中的每个中的LBPC层的数量可彼此不同。在一个示例实施例中，包括在存储器堆叠件中的LBPC层的数量可在垂直方向VD上朝向其下部增加。例如，包括在第一存储器堆叠件ST1中的LBPC层的数量可大于包括在第二存储器堆叠件ST2中的LBPC层的数量或包括在第三存储器堆叠件ST3中的LBPC层的数量。在这方面，第一下存储器单元131a的数量可大于第二下存储器单元132a的数量或第三下存储器单元133a的数量。此外，例如，第二下存储器单元132a的数量可大于第三下存储器单元133a的数量。
图13B示出根据示例实施例的具有多堆叠结构的NVM 130b。NVM 130b可与图13A的NVM 130a的修改示例对应，并且因此，其重复描述被省略。
参照图13B，根据示例实施例，第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3中的一些(例如，第一存储器堆叠件ST1和第二存储器堆叠件ST2)可包括LBPC层，并且其他存储器堆叠件(例如，第三存储器堆叠件ST3)可不包括LBPC层。例如，在第一存储器堆叠件ST1和第二存储器堆叠件ST2中的每个中，根据存储器单元在垂直方向VD上的位置，存储器单元可各自存储具有不同位数的数据。另一方面，包括在第三存储器堆叠件ST3中的存储器单元133中的每个可存储具有相同位数的数据。例如，存储器单元133可被确定为TLC或QLC。然而，示例实施例不限于此，并且存储器单元133也可被确定为SLC或MLC。
图14A示出根据示例实施例的具有多堆叠结构的NVM 140a。NVM 140a可与图13A的NVM 130a的修改示例对应，并且因此，其重复描述被省略。
参照图14A，在第一存储器堆叠件ST1中，第一下存储器单元141a和第一中间存储器单元141c可具有相对低的数据密度，也就是说，第一下存储器单元141a和第一中间存储器单元141c中的每个可存储相对少位数的数据。例如，第一下存储器单元141a和第一中间存储器单元141c可被确定为SLC或MLC，但是示例实施例不限于此。例如，第一下存储器单元141a可被确定为SLC，并且第一中间存储器单元141c可被确定为MLC。
在第一存储器堆叠件ST1中，第一下存储器单元141a与第一中间存储器单元141c之间的第一存储器单元141b和第一中间存储器单元141c上的第一存储器单元141d可具有相对高的数据密度，也就是说，第一存储器单元141b和141d中的每个可存储相对大位数的数据。例如，第一存储器单元141b和141d可被确定为TLC或QLC，但是示例实施例不限于此。例如，第一存储器单元141b可被确定为TLC，并且第一存储器单元141d可被确定为QLC。在一些示例实施例中，存储在第一存储器单元141b和141d中的每个中的数据的位数也可以是5或更多。
在第二存储器堆叠件ST2中，存储在第二下存储器单元142a中的每个中的数据的位数可小于存储在第二上存储器单元142b中的每个中的数据的位数。例如，第二下存储器单元142a可被确定为SLC或MLC，并且第二上存储器单元142b可被确定为TLC或QLC。在第三存储器堆叠件ST3中，存储在第三下存储器单元143a中的每个中的数据的位数可小于存储在第三上存储器单元143b中的每个中的数据的位数。例如，第三下存储器单元143a可被确定为SLC或MLC，并且第三上存储器单元143b可被确定为TLC或QLC。
在一个示例实施例中，第一下存储器单元141a的数量可大于第二下存储器单元142a的数量，并且第二下存储器单元142a的数量可大于第三下存储器单元143a的数量。在一个示例实施例中，第一下存储器单元141a的数量与第一中间存储器单元141c的数量之和可大于第二下存储器单元142a的数量或第三下存储器单元143a的数量。
图14B示例性地示出根据示例实施例的具有多堆叠结构的NVM 140b。NVM 140b可与图14A的NVM 140a的修改示例对应，并且因此，其重复描述被省略。
参照图14B，在第二存储器堆叠件ST2中，第二下存储器单元142a和第二中间存储器单元142c中的每个的数据密度可相对低，并且第二下存储器单元142a与第二中间存储器单元142c之间的第二上存储器单元142b和第二中间存储器单元142c上的第二存储器单元142d中的每个的数据密度可相对高。例如，第二下存储器单元142a和第二中间存储器单元142c可被确定为SLC或MLC，但是示例实施例不限于此。例如，第二下存储器单元142a可被确定为SLC，并且第二中间存储器单元142c可被确定为MLC。例如，第二上存储器单元142b和第二存储器单元142d可被确定为TLC或QLC。
在一个示例实施例中，第一下存储器单元141a的数量可大于第二下存储器单元142a的数量，并且第二下存储器单元142a的数量可大于第三下存储器单元143a的数量。在一个示例实施例中，第一下存储器单元141a的数量与第一中间存储器单元141c的数量之和可大于第二下存储器单元142a的数量与第二中间存储器单元142c的数量之和。在一个示例实施例中，第二下存储器单元142a的数量与第二中间存储器单元142c的数量之和可大于第三下存储器单元143a的数量。
图15示出根据示例实施例的具有多堆叠结构的NVM 150。NVM 150可与图13A的NVM130a的修改示例对应，并且因此，其重复描述被省略。
参照图15，NVM 150可包括布置在垂直方向VD上的第一存储器堆叠件ST1至第四存储器堆叠件ST4。第一存储器堆叠件ST1至第四存储器堆叠件ST4中的每个可在垂直方向VD上延伸，并且第一存储器堆叠件ST1至第四存储器堆叠件ST4在垂直方向VD上的长度可彼此不同。例如，第一存储器堆叠件ST1在垂直方向VD上的长度可大于第二存储器堆叠件ST2在垂直方向VD上的长度，第二存储器堆叠件ST2在垂直方向VD上的长度可大于第三存储器堆叠件ST3在垂直方向VD上的长度，并且第三存储器堆叠件ST3在垂直方向VD上的长度可大于第四存储器堆叠件ST4在垂直方向VD上的长度。
第一存储器堆叠件ST1可包括具有相对低数据密度的第一下存储器单元151a和第一中间存储器单元151c以及具有相对高数据密度的第一存储器单元151b和151d。第二存储器堆叠件ST2可包括具有相对低数据密度的第二下存储器单元152a和具有相对高数据密度的第二上存储器单元152b。第三存储器堆叠件ST3可包括具有相对低数据密度的第三下存储器单元153a和具有相对高数据密度的第三上存储器单元153b。第四存储器堆叠件ST4可包括具有相对低数据密度的第四下存储器单元154a和具有相对高数据密度的第四上存储器单元154b。例如，第一下存储器单元151a至第四下存储器单元154a以及第一中间存储器单元151c可被确定为SLC或MLC，并且第一存储器单元151b和151d以及第二上存储器单元152b至第四上存储器单元154b可被确定为TLC或QLC，但是示例实施例不限于此。
在一个示例实施例中，第一下存储器单元151a的数量可大于第二下存储器单元152a的数量，第二下存储器单元152a的数量可大于第三下存储器单元153a的数量，第三下存储器单元153a的数量可大于第四下存储器单元154a的数量。在一个示例实施例中，第一下存储器单元151a的数量与第一中间存储器单元151c的数量之和可大于第二下存储器单元152a的数量、第三下存储器单元153a的数量或第四下存储器单元154a的数量。
在一个示例实施例中，第一存储器堆叠件ST1和第四存储器堆叠件ST4可对应于第一擦除单元ERS_UNIT1，第二存储器堆叠件ST2和第三存储器堆叠件ST3可对应于第二擦除单元ERS_UNIT2，并且第一擦除单元ERS_UNIT1和第二擦除单元ERS_UNIT2中的每个可独立地被执行擦除操作。因此，具有大尺寸的第一存储器堆叠件ST1和具有小尺寸的第四存储器堆叠件ST4可同时被擦除，并且具有中等尺寸的第二存储器堆叠件ST2和第三存储器堆叠件ST3可同时被擦除。
例如，第一存储器堆叠件ST1在垂直方向VD上的长度与第四存储器堆叠件ST4在垂直方向VD上的长度之和可与第二存储器堆叠件ST2在垂直方向VD上的长度与第三存储器堆叠件ST3在垂直方向VD上的长度之和基本上相同或相似。例如，分配给第一存储器堆叠件ST1和第四存储器堆叠件ST4的逻辑地址的数量可与分配给第二存储器堆叠件ST2和第三存储器堆叠件ST3的逻辑地址的数量基本上相同或相似。以这种方式，通过使与每个擦除单元对应的逻辑地址的数量保持恒定，执行擦除操作所需的资源可降低，并且因此，存储装置的效率可提高。
图16示出根据示例实施例的具有多堆叠结构的NVM 160。NVM 160可与图13B的NVM130b的修改示例对应，并且因此，其重复描述被省略。
参照图16，NVM 160可包括布置在垂直方向VD上的第一存储器堆叠件ST1、第二存储器堆叠件ST2和第三存储器堆叠件ST3。第一存储器堆叠件ST1至第三存储器堆叠件ST3中的每个可在垂直方向VD上延伸，并且第一存储器堆叠件ST1至第三存储器堆叠件ST3在垂直方向VD上的长度可彼此不同。例如，第一存储器堆叠件ST1在垂直方向VD上的长度可大于第二存储器堆叠件ST2在垂直方向VD上的长度，并且第二存储器堆叠件ST2在垂直方向VD上的长度可大于第三存储器堆叠件ST3在垂直方向VD上的长度。
第一存储器堆叠件ST1可包括具有相对低数据密度的第一下存储器单元161a和具有相对高数据密度的第一上存储器单元161b。第二存储器堆叠件ST2可包括具有相对低数据密度的第二下存储器单元162a和具有相对高数据密度的第二上存储器单元162b。第三存储器堆叠件ST3可包括第三存储器单元163。例如，第一下存储器单元161a和第二下存储器单元162a可被确定为SLC或MLC，并且第一上存储器单元161b、第二上存储器单元162b和第三存储器单元163可被确定为TLC或QLC，但是示例实施例不限于此。
在一个示例实施例中，第一存储器堆叠件ST1可对应于第一擦除单元ERS_UNIT1，第二存储器堆叠件ST2和第三存储器堆叠件ST3可对应于第二擦除单元ERS_UNIT2，并且第一擦除单元ERS_UNIT1和第二擦除单元ERS_UNIT2中的每个可独立地被执行擦除操作。因此，具有中等尺寸的第二存储器堆叠件ST2和具有小尺寸的第三存储器堆叠件ST3可同时被擦除，并且具有大尺寸的第一存储器堆叠件ST1可单独被擦除。
例如，第二存储器堆叠件ST2在垂直方向VD上的长度与第三存储器堆叠件ST3在垂直方向VD上的长度之和可与第一存储器堆叠件ST1在垂直方向VD上的长度基本上相同或相似。例如，分配给第二存储器堆叠件ST2和第三存储器堆叠件ST3的逻辑地址的数量可与分配给第一存储器堆叠件ST1的逻辑地址的数量基本上相同或相似。以这种方式，通过使与每个擦除单元对应的逻辑地址的数量保持恒定，执行擦除操作所需的资源可减少，并且因此，存储装置的效率可提高。
图17是根据示例实施例的存储装置的操作方法的流程图。存储装置的操作方法可例如在图1中的存储装置10中被执行。
一起参照图1和图17，在操作S110中，存储装置10可从主机20接收请求。例如，请求可包括写入请求或读取请求。对于另一示例，请求还可包括擦除请求。在操作S120中，存储装置10可更新分别与具有不同尺寸的子块对应的映射表。在一个示例实施例中，存储装置10可执行地址映射操作，使得分配给每个子块的逻辑地址的数量相同。在操作S130中，存储装置10基于更新后的映射表来执行存储器操作。例如，当接收到写入请求时，存储器操作可对应于数据编程或写入操作。例如，当接收到读取请求时，存储器操作可对应于读取操作。
图18是根据示例实施例的写入操作方法的流程图。
参照图18，可在图1中的主机20、存储控制器11和NVM 12中执行写入操作方法。以上参照图1至图17给出的描述也可应用于以下描述，并且因此，其重复描述被省略。在操作S210中，主机20可发出写入请求。在操作S220中，主机20可将写入请求发送到存储控制器11。在操作S230中，存储控制器11可更新分别与不同尺寸的存储器堆叠件对应的映射表，使得映射表的逻辑尺寸相同。
在操作S240中，存储控制器11可基于更新后的映射表来控制写入操作。例如，存储控制器11可生成与写入请求对应的写入命令WCMD。例如，存储控制器11可根据更新后的映射表生成物理地址(例如，物理页号PPN)。在操作S250中，存储控制器11可将写入命令WCMD和物理页号PPN发送到NVM 12。在操作S260中，NVM 12可基于物理页号PPN执行写入操作。在操作S270中，NVM 12可向存储控制器11发送指示与写入命令WCMD对应的写入操作的完成的响应消息。在操作S280中，存储控制器11可向主机20发送指示与写入请求对应的写入操作的完成的响应消息。
图19是根据示例实施例的读取操作方法的流程图。
参照图19，可在图1中的主机20、存储控制器11和NVM 12中执行读取操作方法。以上参照图1至图17给出的描述也可应用于以下描述，并且因此，其重复描述被省略。在操作S310中，主机20可发出读取请求。在操作S320中，主机20可将读取请求发送到存储控制器11。在这种情况下，读取请求可包括逻辑地址(例如，逻辑页号LPN)。在操作S330中，存储控制器11可基于逻辑页号LPN搜索分别与不同尺寸的存储器堆叠件对应的映射表。
在操作S340中，存储控制器11可基于与逻辑页号LPN对应的物理页号PPN来控制读取操作。例如，存储控制器11可生成与读取请求对应的读取命令RCMD。例如，存储控制器11可通过使用映射表来生成与逻辑页号LPN对应的物理页号PPN。在操作S350中，存储控制器11可将读取命令RCMD和物理页号PPN发送到NVM 12。在操作S360中，NVM 12可基于物理页号PPN来执行读取操作。在操作S370中，NVM 12可向存储控制器11发送根据读取命令RCMD读取的数据。在操作S380中，存储控制器11可向主机20发送根据读取请求读取的数据。
图20是根据示例实施例的应用存储装置的系统1000的示图。图20的系统1000可基本上包括移动系统(诸如，便携式通信终端(例如，移动电话)、智能电话、平板个人计算机(PC)、可穿戴装置、医疗保健装置和物联网(IOT)装置)。然而，图20的系统1000不必限于移动系统，并且可包括个人计算机(PC)、膝上型计算机、服务器、媒体播放器或汽车装置(例如，导航装置)。
参照图20，系统1000可包括主处理器1100、存储器(例如，1200a和1200b)和存储装置(例如，1300a和1300b)。另外，系统1000可包括图像拍摄装置1410、用户输入装置1420、传感器1430、通信装置1440、显示器1450、扬声器1460、电源装置1470和连接接口1480中的至少一个。
主处理器1100可控制系统1000的总体操作，或者更具体地，主处理器1100可控制包括在系统1000中的其他组件的操作。主处理器1100可被实现为通用处理器、专用处理器或应用处理器。
主处理器1100可包括至少一个CPU核1110，并且还包括被配置为控制存储器1200a和1200b和/或存储装置1300a和1300b的控制器1120。在一些示例实施例中，主处理器1100还可包括加速器1130，加速器1130是用于高速数据操作(诸如，人工智能(AI)数据操作)的专用电路。加速器1130可包括图形处理器(GPU)、神经处理器(NPU)和/或数据处理器(DPU)，并且被实现为与主处理器1100的其他组件物理上分离的芯片。
存储器1200a和1200b可用作系统1000的主存储器装置。尽管存储器1200a和1200b中的每个可包括易失性存储器(诸如，SRAM和/或DRAM)，但是存储器1200a和1200b中的每个可包括NVM(诸如，闪存、PRAM和/或RRAM)。存储器1200a和1200b可与主处理器1100实现在同一封装件中。
存储装置1300a和1300b可用作被配置为存储数据而不管是否向其供电的非易失性存储装置，并且可具有比存储器1200a和1200b大的存储容量。存储装置1300a和1300b可分别包括存储控制器STRG CTRL 1310a和1310b以及被配置为在存储控制器1310a和1310b的控制下存储数据的NVM 1320a和1320b。尽管NVM 1320a和1320b可包括具有2D结构或3DV-NAND结构的闪存，但是NVM 1320a和1320b可包括其他类型的NVM(诸如，PRAM和/或RRAM)。
存储装置1300a和1300b可与主处理器1100物理上分离，并且可包括在系统1000中或者与主处理器1100实现在同一封装件中。另外，存储装置1300a和1300b可具有多种类型的SSD或存储卡，并且经由诸如下面将描述的连接接口1480的接口与系统1000的其他组件可移除地组合。存储装置1300a和1300b可包括应用标准协议(例如，UFS、eMMC和NVMe)的装置，但是示例实施例不限于此。
图像拍摄装置1410可拍摄静止图像或运动图像。图像拍摄装置1410可包括相机、摄像机和/或网络摄像头。
用户输入装置1420可接收由系统1000的用户输入的各种类型的数据，并且包括触摸板、小键盘、键盘、鼠标和/或麦克风。
传感器1430可检测可从系统1000外部获得的各种类型的物理量，并将检测到的物理量转换为电信号。传感器1430可包括温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器和/或陀螺仪传感器。
通信装置1440可根据各种通信协议同系统1000外部的其他装置收发信号。通信装置1440可包括天线、收发机和/或调制解调器。
显示器1450和扬声器1460可用作被配置为分别向系统1000的用户输出视觉信息和听觉信息的输出装置。
电源装置1470可适当地转换由嵌入在系统1000中的电池和/或外部电源供应的电力，并且将转换后的电力供应给系统1000的每个组件。
连接接口1480可提供系统1000与外部装置之间的连接，外部装置连接到系统1000并且能够同系统1000收发数据。连接接口1480可通过使用各种接口方案(诸如，高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小型接口(SCSI)、串行附接SCSI(SAS)、外围组件互连(PCI)、PCI快速(PCIe)、NVMe、IEEE 1394、通用串行总线(USB)接口、安全数字(SD)卡接口、多媒体卡(MMC)接口、eMMC接口、UFS接口、嵌入式UFS(eUFS)接口和紧凑型闪存(CF)卡接口)来实现。
虽然已经具体示出和描述了示例实施例的方面，但是将理解，在不脱离所附权利要求的精神和范围的情况下，可在其中进行形式和细节上的各种改变。

Claims (20)

1.一种非易失性存储器装置，包括：
多个子块，在垂直方向上设置在基底上，
其中，所述多个子块包括：
第一子块，连接到包括第一数量的字线的第一字线组；以及
第二子块，连接到包括第二数量的字线的第二字线组，
其中，第一子块包括：
至少一个第一存储器单元，存储M位数据；以及
多个第二存储器单元，各自存储N位数据，
其中，第二子块包括：
至少一个第三存储器单元，存储K位数据；以及
多个第四存储器单元，各自存储L位数据，
其中，M、N、K和L是正整数，N大于M，并且L大于K，并且
其中，第一数量和第二数量不同，并且所述至少一个第一存储器单元和所述至少一个第三存储器单元包括不同数量的存储器单元。
2.根据权利要求1所述的非易失性存储器装置，其中，第一子块和第二子块是独立可擦除的，
其中，所述至少一个第一存储器单元设置在基底与所述多个第二存储器单元之间，并且
其中，所述至少一个第三存储器单元设置在所述多个第二存储器单元与所述多个第四存储器单元之间。
3.根据权利要求2所述的非易失性存储器装置，其中，所述至少一个第一存储器单元包括比所述至少一个第三存储器单元多的存储器单元。
4.根据权利要求1所述的非易失性存储器装置，其中，第一子块在基底与第二子块之间，
其中，第一子块对应于基底上的第一存储器堆叠件，并且
其中，第二子块对应于第二存储器堆叠件。
5.根据权利要求1所述的非易失性存储器装置，其中，沟道孔延伸穿过所述至少一个第一存储器单元、所述多个第二存储器单元、所述至少一个第三存储器单元和所述多个第四存储器单元，
其中，所述沟道孔在与所述至少一个第一存储器单元对应的第一高度处比在与所述多个第二存储器单元对应的第二高度处窄，并且
其中，所述沟道孔在与所述至少一个第三存储器单元对应的第三高度处比在与所述多个第四存储器单元对应的第四高度处窄。
6.根据权利要求1所述的非易失性存储器装置，还包括：电荷存储层，设置在沟道孔中，所述沟道孔延伸穿过所述至少一个第一存储器单元、所述多个第二存储器单元、所述至少一个第三存储器单元和所述多个第四存储器单元，
其中，电荷存储层在与所述至少一个第一存储器单元对应的第一高度处的第一厚度比电荷存储层在与所述多个第二存储器单元对应的第二高度处的第二厚度小，并且
其中，电荷存储层在与所述至少一个第三存储器单元对应的第三高度处的第三厚度比电荷存储层在与所述多个第四存储器单元对应的第四高度处的第四厚度小。
7.根据权利要求1所述的非易失性存储器装置，其中，第一子块还包括：至少一个第一中间存储器单元，设置在所述至少一个第一存储器单元与所述多个第二存储器单元之间，所述至少一个第一中间存储器单元存储P位数据，并且
其中，P是大于或等于M且小于N的正整数。
8.根据权利要求7所述的非易失性存储器装置，其中，在与所述至少一个第一中间存储器单元对应的第一高度和与所述多个第二存储器单元对应的第二高度处，沟道孔尺寸、沟道孔形状和电荷存储层厚度中的至少一个彼此不同。
9.根据权利要求7所述的非易失性存储器装置，其中，第一子块包括独立可擦除的第一组和第二组，并且
其中，所述至少一个第一中间存储器单元邻近于第一组与第二组之间的交界面。
10.根据权利要求1所述的非易失性存储器装置，其中，第二子块还包括：至少一个第二中间存储器单元，设置在所述至少一个第三存储器单元与所述多个第四存储器单元之间，所述至少一个第二中间存储器单元存储P位数据，并且
其中，P是大于或等于K且小于L的正整数。
11.根据权利要求1所述的非易失性存储器装置，其中，与第一子块对应的逻辑地址的数量等于与第二子块对应的逻辑地址的数量。
12.根据权利要求1所述的非易失性存储器装置，其中，与第一子块对应的逻辑地址的数量不同于与第二子块对应的逻辑地址的数量。
13.根据权利要求1所述的非易失性存储器装置，其中，与第一子块对应的物理地址的数量不同于与第二子块对应的物理地址的数量。
14.根据权利要求1所述的非易失性存储器装置，其中，与第一子块对应的物理地址的数量等于与第二子块对应的物理地址的数量。
15.根据权利要求1至14中的任一项所述的非易失性存储器装置，其中，所述多个子块还包括：第三子块，连接到包括第三数量的字线的第三字线组，
其中，第三子块包括：
至少一个第五存储器单元；
至少一个第三中间存储器单元；以及
多个第六存储器单元，各自存储L位数据，并且
其中，第一数量和第三数量不同，并且存储在所述至少一个第五存储器单元和所述至少一个第三中间存储器单元中的至少一个中的数据的位数小于L。
16.一种存储装置，包括：
非易失性存储器，包括连接到第一字线组的第一子块和连接到第二字线组的第二子块，其中，第一字线组包括第一数量的字线，第二字线组包括在垂直方向上设置在第一字线组上方的第二数量的字线；以及
存储控制器，被配置为管理与第一子块对应的第一映射表和与第二子块对应的第二映射表，
其中，第一子块包括至少一个第一存储器单元、至少一个第一中间存储器单元和多个第二存储器单元，其中，所述多个第二存储器单元中的每个存储N位数据，并且存储在所述至少一个第一存储器单元和所述至少一个第一中间存储器单元中的至少一个中的数据的位数小于N，
其中，第二子块包括至少一个第三存储器单元和多个第四存储器单元，其中，所述多个第四存储器单元中的每个存储L位数据，并且存储在所述至少一个第三存储器单元中的数据的位数小于L，
其中，N和L是大于或等于2的正整数，并且
其中，所述至少一个第一存储器单元包括比所述至少一个第三存储器单元多的存储器单元。
17.根据权利要求16所述的存储装置，其中，所述多个第二存储器单元在垂直方向上设置在所述至少一个第一存储器单元上方，并且
其中，所述多个第四存储器单元在垂直方向上设置在所述至少一个第三存储器单元上方。
18.根据权利要求16所述的存储装置，其中，存储控制器还被配置为：将待分配的相同数量的逻辑地址分配给第一映射表和第二映射表中的每个。
19.根据权利要求16至18中的任一项所述的存储装置，其中，非易失性存储器还包括：
第三子块，在垂直方向上设置在第二子块上方，并且连接到包括第三数量的字线的第三字线组；以及
第四子块，在垂直方向上设置在第三子块上方，并且连接到包括第四数量的字线的第四字线组，
其中，第三数量和第四数量小于第一数量，并且
其中，存储控制器还被配置为：
识别包括第一子块和第四子块的第一擦除单元，
识别包括第二子块和第三子块的第二擦除单元，并且
独立地控制对第一擦除单元和第二擦除单元的擦除操作。
20.一种非易失性存储器装置，包括：
第一存储器堆叠件，包括分别连接到在垂直方向上堆叠在基底上的第一字线的第一存储单元；以及
第二存储器堆叠件，包括分别连接到在垂直方向上堆叠的第二字线的第二存储单元，其中，第一字线设置在基底与第二字线之间，并且第二字线的第二数量小于第一字线的第一数量，
其中，第一存储单元包括至少一个第一存储器单元、至少一个第一中间存储器单元和多个第二存储器单元，所述多个第二存储器单元中的每个存储N位数据，
其中，第二存储单元包括至少一个第三存储器单元、至少一个第二中间存储器单元和多个第四存储器单元，所述多个第四存储器单元中的每个存储L位数据，
其中，存储在所述至少一个第一存储器单元和所述至少一个第一中间存储器单元中的至少一个中的数据的位数小于N，
其中，存储在所述至少一个第三存储器单元和所述至少一个第二中间存储器单元中的至少一个中的数据的位数小于L，
其中，N和L是大于或等于2的正整数，并且
其中，所述至少一个第一存储器单元包括比所述至少一个第三存储器单元更大数量的存储器单元。
CN202311020907.XA 2022-11-18 2023-08-14 非易失性存储器装置和存储装置 Pending CN118057536A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0155801 2022-11-18
KR1020220155801A KR20240094058A (ko) 2022-11-18 2022-11-18 비휘발성 메모리 장치 및 스토리지 장치

Publications (1)

Publication Number Publication Date
CN118057536A true CN118057536A (zh) 2024-05-21

Family

ID=87889929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311020907.XA Pending CN118057536A (zh) 2022-11-18 2023-08-14 非易失性存储器装置和存储装置

Country Status (4)

Country Link
US (1) US20240168669A1 (zh)
EP (1) EP4372749A1 (zh)
KR (1) KR20240094058A (zh)
CN (1) CN118057536A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101832934B1 (ko) * 2012-01-27 2018-02-28 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 블록 관리 방법, 프로그램 방법 및 소거 방법
CN111033739B (zh) * 2019-11-05 2022-06-28 长江存储科技有限责任公司 键合的三维存储器件及其形成方法
WO2021155557A1 (en) * 2020-02-07 2021-08-12 Intel Corporation Varying channel width in three-dimensional memory array

Also Published As

Publication number Publication date
US20240168669A1 (en) 2024-05-23
KR20240094058A (ko) 2024-06-25
EP4372749A1 (en) 2024-05-22

Similar Documents

Publication Publication Date Title
US8976584B2 (en) Flash memory device and method of programming the same
US9612773B2 (en) User device having a host flash translation layer (FTL), a method for transferring an erase count thereof, a method for transferring reprogram information thereof, and a method for transferring a page offset of an open block thereof
US20230333979A1 (en) Memory controller and storage device each using fragmentation ratio, and operating method thereof
EP4124962A1 (en) Storage devices, storage controllers, and operating methods of storage controllers
CN116069680A (zh) 控制器、存储设备以及存储设备的操作方法
US12001709B2 (en) Storage devices and operating methods of storage controllers
EP4372749A1 (en) Non-volatile memory device and storage device
EP4332778A1 (en) Storage device and operating method of storage controller
KR20150059057A (ko) 호스트 ftl을 갖는 사용자 장치 및 그것의 리프로그램 정보 전송 방법
US11842075B2 (en) Storage devices and methods for operating the devices
KR102697634B1 (ko) 스토리지 장치 및 전자 시스템
US12045472B2 (en) Storage device supporting multi-tenant operation and methods of operating same
US12014062B2 (en) Storage device and operating method thereof
US20240028507A1 (en) Storage system and method of operating the storage system
KR20240082907A (ko) 비휘발성 메모리 장치 및 스토리지 장치
EP4414852A1 (en) A storage device and an operating method of a storage controller
KR20240073679A (ko) 스토리지 장치 및 이를 포함하는 스토리지 시스템
KR20240122117A (ko) 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR20240121657A (ko) 스토리지 장치 및 스토리지 컨트롤러의 동작방법
CN116027971A (zh) 存储设备及其操作方法
CN118426682A (zh) 存储装置和存储控制器的操作方法
CN116009766A (zh) 存储装置及其操作方法
CN116107491A (zh) 存储器控制器、存储装置和存储装置的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication