CN118042328A - 麦克风放大电路、麦克风电路以及电子设备 - Google Patents

Abstract

本发明实施例提供一种麦克风放大电路、麦克风电路以及电子设备。麦克风放大电路包括第一晶体管、第一恒流源和源跟随器。第一晶体管的栅极作为麦克风放大电路的输入端，第一晶体管的源极作为麦克风放大电路的输出端，第一晶体管的漏极接地。第一恒流源的输入端连接电源，第一恒流源的输出端连接第一晶体管的源极。源跟随器至少包括第二晶体管，第二晶体管的漏极连接电源，第二晶体管的栅极连接至第一晶体管的源极，第二晶体管的源极连接至第一晶体管的漏极。本发明至少有利于改善麦克风放大电路的THD性能。

Description

麦克风放大电路、麦克风电路以及电子设备

技术领域

本发明涉及麦克风技术领域，特别涉及一种麦克风放大电路、麦克风电路以及电子设备。

背景技术

随着移动通讯技术的发展，手机、智能音箱、笔记本电脑等已成为生活中常见的电子产品，这些电子产品中设置的麦克风电路通常包括麦克风本体以及麦克风放大电路，麦克风作为声音拾取单元，用于将声音信号转换为电信号，麦克风放大电路用于将麦克风所输出的信号驱动输出至后续设备。

总谐波失真(total harmonic distortion，简称THD)是评价麦克风性能的重要指标，总谐波失真是指由谐波失真产生的输出信号的有效值与总输出信号的有效值之比，当前麦克风放大电路的THD性能有待改善。

发明内容

本发明实施例提供一种麦克风放大电路、麦克风电路以及电子设备，至少有利于改善麦克风放大电路的THD性能。

本发明实施例一方面提供一种麦克风放大电路，包括：第一晶体管、第一恒流源和源跟随器。第一晶体管的栅极作为放大器电路的输入端，第一晶体管的源极作为放大器电路的输出端，第一晶体管的漏极接地。第一晶体管的栅极作为麦克风放大电路的输入端，第一晶体管的源极作为麦克风放大电路的输出端，第一晶体管的漏极接地。第一恒流源的输入端连接至电源，第一恒流源的输出端连接至第一晶体管的源极。源跟随器至少包括第二晶体管，第二晶体管的漏极连接电源，第二晶体管的源极连接至第一晶体管的漏极，第二晶体管的栅极连接至第一晶体管的源极。

在一些实施例中，麦克风放大电路还包括第二恒流源，第二恒流源的输入端连接电源，第二恒流源的输出端连接第二晶体管的漏极。

在一些实施例中，麦克风放大电路还包括第三晶体管，第三晶体管的源极连接至电源，第三晶体管的栅极连接至第二晶体管的漏极，第三晶体管的漏极连接至第一晶体管的源极。

在一些实施例中，第三晶体管为P沟道金属氧化物半导体(PMOS)晶体管。

在一些实施例中，麦克风放大器电路还包括偏置支路，用于向第一晶体管和第二晶体管提供偏置电流。

在一些实施例中，偏置支路包括：偏置晶体管、电阻、第三恒流源以及第四晶体管。偏置晶体管具有栅极、源极以及与第一晶体管的漏极相连的漏极。电阻的第一端与偏置晶体管的源极相连，电阻的第二端接地。第三恒流源的输入端与电源相连，第三恒流源的输出端与偏置晶体管的栅极相连。第四晶体管的源极接地，第四晶体管的栅极连接至偏置晶体管的源极，第四晶体管的漏极连接至偏置晶体管的栅极。

在一些实施例中，偏置晶体管和第四晶体管为N沟道金属氧化物半导体(NMOS)晶体管。

在一些实施例中，第一晶体管为PMOS晶体管，第二晶体管和偏置晶体管均为NMOS晶体管。

本发明实施例另一方面还提供一种麦克风电路，包括：麦克风和如上述实施例中任意一项的麦克风放大电路。麦克风的第一端连接至麦克风偏置电压，麦克风的第二端连接至麦克风放大电路的输入端。

本发明实施例另一方面还提供一种电子设备，包括：如上述实施例中任意一项所述的麦克风放大电路，或者，包括如上述实施例中任意一项所述的麦克风电路。

在本发明实施例中，通过对麦克风放大电路进行优化，保证麦克风放大电路中的第一晶体管的栅极到漏极的寄生电容Cgd两端的电压为恒定值，或者，保证麦克风放大电路中的第一晶体管的栅极到漏极的寄生电容Cgd两端的电压的变化量很小，进而保证寄生电容无电荷变化或者很少的电荷变化，降低麦克风放大电路的输入电容，从而有效减弱甚至是消除了第一晶体管的栅极到漏极的寄生电容Cgd的负载效应，改善了麦克风放大电路的THD性能。

附图说明

本发明的实施例结合附图以示例而非限制的方式进行说明，其中类似的附图标记表示类似的元素。

图1为相关技术提供的一种麦克风放大电路的电路结构示意图。

图2为本发明实施例提供的一种麦克风放大电路的电路结构示意图。

图3为本发明实施例提供的另一种麦克风放大电路的电路结构示意图。

图4为本发明实施例提供的一种麦克风电路的电路结构示意图。

具体实施方式

由背景技术可知，当前的麦克风放大电路的THD性能有待改善。

图1为相关技术提供的一种麦克风放大电路的电路结构示意图。参考图1，放大电路10的输入端IN0用于接收外部的麦克风输出的信号，放大电路10将信号放大后通过输出端OUT0输出。麦克风放大电路10包括恒流源I0以及晶体管M。晶体管M的栅极作为麦克风放大电路10的输入端IN0，晶体管M的源极作为麦克风放大电路10的输出端OUT0，晶体管M的漏极接地。恒流源I0的输入端连接至电源VDD，恒流源I0的输出端连接至晶体管M的源极。

其中，外部麦克风可能是微机电系统(MEMS)传感器。当MEMS传感器没有电容负载时，独立MEMS传感器的总谐波失真(THD)可能高达1％。在图1所示的放大电路10中，晶体管M的栅极和漏极之间存在的寄生电容Cgd0增大了放大电路10的输入电容。对于独立放大器而言，如果输入信号的驱动能力很强，Cgd0对放大器的1％THD影响也不大。问题在于MEMS传感器在MEMS输出端的阻抗很高，MEMS传感器的驱动能力很弱，当MEMS传感器与放大器连接时，寄生电容Cgd0对MEMS传感器构成容性负载。在这种情况下，寄生电容Cgd0会显著降低整个MEMS和放大器系统的1％THD。寄生电容Cgd0的负载效应导致放大电路总谐波失真(totalharmonic distortion，简称THD)性能较差，进而导致应用该放大电路的智能移动设备输出的声音失真。

为解决上述问题，在本发明实施例中，通过对放大电路进行优化，保证放大电路中晶体管的栅极和漏极之间的寄生电容Cgd两端的电压为恒定值，或者保证晶体管的栅极和漏极之间的寄生电容Cgd两端的电压的变化量很小，进而保证寄生电容Cgd无电荷变化或者很少的电荷变化，减小MEMS传感器的容性负载，从而有效减弱甚至是消除寄生电容Cgd的容性负载效应，改善了包括MEMS传感器和放大电路在内的整个系统的THD性能。

下面将结合附图对本发明各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本发明实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本发明实施例所要求保护的技术方案。

图2为本发明实施例提供的一种麦克风放大电路的电路结构示意图。

参考图2，放大电路200用于通过输入端IN接收外部的麦克风输出的声压信号，并将声压信号放大后通过输出端OUT输出。

放大电路200包括第一晶体管M1和第一恒流源I1。第一晶体管M1的栅极作为麦克风放大电路100的输入端IN，第一晶体管M1的源极作为麦克风放大电路100的输出端OUT，且第一晶体管M1的漏极接地GND。第一恒流源I1的输入端连接至电源VDD，第一恒流源I1的输出端连接第一晶体管M1的源极。

放大电路200还包括源跟随器。该源跟随器至少包括第二晶体管M2。第二晶体管M2的栅极连接第一晶体管M1的源极，第二晶体管M2的源极连接第一晶体管M1的漏极，第二晶体管M2的漏极连接电源VDD。第二晶体管M2，作为源极跟随器，使得第一晶体管M1的栅极和漏极之间的电压Vgd保持恒定，也就是说，使得第一晶体管M1的栅极和漏极之间存在的寄生电容Cgd上无电荷变化。因此，抵消了Cgd对前级MEMS传感器的容性负载效应，并且专用集成电路(application specific integrated circuit，简称ASIC)的输入电容非常小。从而，改善了包括MEMS传感器和放大电路在内的整个系统1％的THD性能。

在一些实施例中，源跟随器还包括第二恒流源I2。此种情况下，第二晶体管M2的漏极通过该第二恒流源I2连接电源VDD。具体地，第二恒流源I2的输入端连接电源VDD，第二恒流源I2的输出端连接第二晶体管M2的漏极。第二个恒流源I2和第二个晶体管M2构成一个源极跟随器，用于消除寄生电容Cgd对前级MEMS传感器的负载效应。

第二恒流源I2用于为第二晶体管M2提供恒定的电流，使第二晶体管M2的栅极与源极之间的电压VGS2保持恒定，进而使得第一晶体管M1的栅极与源极之间的电压VGS1保持恒定，如此，第一晶体管M1的栅极与漏极之间的电压VGD1也保持恒定，即第一晶体管M1的栅极和漏极之间的寄生电容Cgd两端的电压保持恒定。或者，第二恒流源I2用于为第二晶体管M2提供恒定的电流，使第二晶体管M2的栅极与源极之间的电压VGS2的变化较小，进而使得第一晶体管M1的栅极与源极之间的电压VGS1的变化较小，如此，第一晶体管M1的栅极与漏极之间的电压VGD1的变化较小，即第一晶体管M1的栅极与漏极之间的寄生电容Cgd两端的电压的变化较小。

如此，通过设置第二晶体管M2使第一晶体管M1的栅极到漏极的寄生电容Cgd两端的电压保持恒定，或者使第一晶体管M1的栅极到漏极的寄生电容Cgd两端的电压的变化较小，进而保证寄生电容Cgd无电荷变化或者很少的电荷变化，从而有效减弱甚至是消除第一晶体管M1的栅极到漏极的寄生电容Cgd对前级MEMS传感器产生的容性负载效应，改善了包括MEMS传感器和麦克风放大电路200在内的整个系统的THD性能。

在一些实施例中，第一晶体管M1为PMOS晶体管，第二晶体管M2为NMOS晶体管。

在一些实施例中，放大电路200还包括第三晶体管M3。第三晶体管M3的栅极连接第二晶体管M2的漏极，第三晶体管M3的源极连接电源VDD，第三晶体管M3的漏极连接第一晶体管M1的源极。第三晶体管M3的源极和栅极之间的电压VSG3用于定义第二恒流源I2两个端子之间的电压，第三晶体管M3还通过第三晶体管M3和输出端子向放大器电路200的负载电路提供来自电源VDD的输出电流。第一晶体管M1通过输出端子向第一晶体管M1的源极提供来自放大器电路200的负载电路的电流。第一晶体管M1和第三晶体管M3构成推挽驱动电路。

在一些实施例中，第三晶体管M3为PMOS晶体管。

在一些实施例中，放大电路200还包括偏置支路，用于向第一晶体管M1和第二晶体管M2提供偏置电流源(sink)。

在一些实施例中，偏置支路包括偏置晶体管M0、电阻R、第三恒流源I3和第四晶体管M4。偏置晶体管M0的漏极连接第一晶体管M1的漏极。电阻R的第一端连接偏置晶体管M0的源极，电阻R的第二端接地GND。第三恒流源I3的输入端连接电源VDD，第三恒流源I3的输出端连接偏置晶体管M0的栅极。第四晶体管M4的栅极连接至偏置晶体管M0的源极，第四晶体管M4的漏极连接至偏置晶体管M0的栅极，第四晶体管M4的源极接地GND。在这种情况下，偏置晶体管M0、电阻R、第三恒流源I3和第四晶体管M4一起为第一晶体管M1和第二晶体管M2提供偏置电流。由于包括第三恒流源I3、第四晶体管M4、电阻R和偏置晶体管M0的灌电流偏置电路为第一晶体管M1的漏极和第二晶体管M2的源极提供恒定的电流源(current sink)，第一晶体管M1的沟道电流恒定，因此第一晶体管M1的栅极和源极之间的电压VGS1恒定，从而使第一晶体管M1的栅极和漏极之间的电压VGD1恒定，即寄生电容Cgd上的电压恒定。

在一些实施例中，偏置晶体管M0和第四晶体管M4为NMOS晶体管。

在其他一些实施例中，可以使用恒流源为第一晶体管M1和第二晶体管M2提供偏置电流。具体地说，如图3所示，偏置支路包括另一个恒流源I4，其一个端子连接到第一晶体管M1的漏极，另一个端子接地GND。

上述实施例提供的放大电路，通过电路改进使放大电路中第一晶体管的栅极到漏极的寄生电容Cgd两端的电压为恒定值，或者保证第一晶体管的栅极到漏极的寄生电容Cgd两端的电压的变化量很小，进而保证寄生电容Cgd无电荷变化或者很少的电荷变化，从而有效减弱甚至是消除了寄生电容Cgd对MEMS传感器的容性负载影响，改善了包括MEMS传感器和麦克风放大电路在内的整个系统的THD性能。

图4为本发明实施例提供的一种麦克风电路的电路结构示意图。

参考图4，麦克风电路包括：麦克风Mic和如上述实施例中任意一项的放大电路200，麦克风Mic的第一端连接至麦克风偏置电压Vcp，麦克风的第二端连接至麦克风放大电路200的输入端IN。

本发明实施例另一方面还提供一种电子设备，包括：如上述实施例中任意一项所述的麦克风放大电路，或者，包括如上述实施例中任意一项所述的麦克风电路。

应当理解的是，尽管本文在某些情况下使用术语第一、第二等来描述各种元件，但这些元件不应受到这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，第一晶体管可以被称为第二晶体管，同样，第二晶体管也可以被称为第一晶体管，而不会脱离所描述的各种实施例的范围。第一恒流源和第二恒流源都是恒流源，但它们的参数并不相同，除非明确说明。

在整个说明书中，当某个部件"包括"另一个部件时，除非另有说明，不排除其他部件，其他部件也可能进一步包括在内。此外，当晶体管等部件被称为"连接"到另一部件时，它可能"直接连接"到另一部件，也可能有另一部件存在于其间。此外，当一个部件"直接连接"到另一个部件时，这意味着没有其他部件位于其间。

本文对各种所述实施例的描述中所使用的术语仅用于描述特定的实施例，而无意限制。如在所描述的各种实施例的说明和所附权利要求中所使用的，单数形式"a"、"an"和"the"也意在包括复数形式，除非上下文另有明确指示。此外，还应理解的是，本文中使用的术语"和/或"是指包括一个或多个相关所列项目的任何及所有可能的组合。还应进一步理解的是，本说明书中使用的术语"包括(includes)"、"包括(including)"、"包含(comprises)"和/或"包含(comprising)"指明了所述特征、成分、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其他特征、成分、步骤、操作、元素、组件和/或其组的存在或增加。

为便于解释，上述说明是参照具体的实施例进行描述的。然而，上述说明性讨论并不详尽无遗，也不打算将权利要求的范围限制在所公开的精确形式上。鉴于上述教导，许多修改和变化都是可能的。选择这些实施例是为了最好地解释权利要求的基本原理及其实际应用，从而使本领域的其他技术人员能够最好地使用这些实施例，并根据所考虑的特定用途进行各种修改。本发明的保护范围应当以权利要求限定的范围为准。

Claims (11)

1.一种麦克风放大电路，其特征在于，包括：

第一晶体管，具有作为所述麦克风放大电路的输入端的栅极、作为所述麦克风放大电路的输出端的源极以及接地的漏极；

第一恒流源，具有连接电源的输入端，以及与所述第一晶体管的所述源极相连的输出端；以及

源跟随器，至少包括第二晶体管，所述第二晶体管具有连接所述电源的漏极、与所述第一晶体管的所述源极的栅极以及与所述第一晶体管的所述漏极连接的源极。

2.根据权利要求1所述的麦克风放大电路，其特征在于，所述源跟随器还包括：

第二恒流源，具有连接所述电源的输入端，以及与所述第二晶体管的所述漏极连接的输出端。

3.根据权利要求2所述的麦克风放大电路，其特征在于，所述麦克风放大电路还包括第三晶体管，所述第三晶体管具有与所述第二晶体管的所述漏极的栅极、连接电源的源极以及与所述第一晶体管的所述源极连接的漏极。

4.根据权利要求3所述的麦克风放大电路，其特征在于，所述第三晶体管为P沟道金属氧化物半导体晶体管。

5.根据权利要求1所述的麦克风放大电路，其特征在于，所述麦克风放大电路还包括偏置支路，用于向所述第一晶体管和所述第二晶体管提供偏置电流。

6.根据权利要求5所述的麦克风放大电路，其特征在于，所述偏置支路包括：

偏置晶体管，具有栅极、源极以及与所述第一晶体管的所述漏极相连的漏极；

电阻，具有与所述偏置晶体管的所述源极相连的第一端，以及接地的第二端；

第三恒流源，具有与所述电源相连的输入端，以及与所述偏置晶体管的所述栅极相连的输出端；

第四晶体管，具有与所述偏置晶体管的所述源极相连的栅极、与所述偏置晶体管的栅极相连的漏极以及接地的源极。

7.根据权利要求6所述的麦克风放大电路，其特征在于，所述偏置晶体管和所述第四晶体管为N沟道金属氧化物半导体晶体管。

8.根据权利要求5所述的麦克风放大电路，其特征在于，所述偏置支路包括第四恒流源，具有与所述第一晶体管的所述漏极相连的一端，以及接地的另一端。

9.根据权利要求1所述的麦克风放大电路，其特征在于，所述第一晶体管为P沟道金属氧化物半导体晶体管，所述第二晶体管为N沟道金属氧化物半导体晶体管。

10.一种麦克风电路，其特征在于，包括：

如权利要求1至9中任意一项所述的麦克风放大电路，以及

麦克风，具有连接至麦克风偏置电压的第一端，以及与所述麦克风放大电路的所述输入端连接的第二端。

11.一种电子设备，其特征在于，包括：如权利要求1至9中任意一项所述的麦克风放大电路，或者，包括如权利要求10所述的麦克风电路。