CN118013900A - 功耗分析方法、装置、电子设备及存储介质 - Google Patents
功耗分析方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN118013900A CN118013900A CN202410225137.0A CN202410225137A CN118013900A CN 118013900 A CN118013900 A CN 118013900A CN 202410225137 A CN202410225137 A CN 202410225137A CN 118013900 A CN118013900 A CN 118013900A
- Authority
- CN
- China
- Prior art keywords
- module
- frequency
- analyzed
- chip
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004458 analytical method Methods 0.000 title claims abstract description 100
- 238000013507 mapping Methods 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 16
- 238000004364 calculation method Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 238000009472 formulation Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种功耗分析方法、装置、电子设备及存储介质，涉及芯片技术领域；其中方法包括：针对芯片中的待分析模块，基于第一信息及硬件加速器，生成待分析模块对应的目标波形；第一信息为与芯片及待分析模块相关联的时钟信息，目标波形表征待分析模块对应的最高频率时钟的占空比为50％；基于目标波形，对待分析模块进行功耗分析。通过上述方法，基于与芯片及待分析模块相关联的时钟信息，可以使硬件加速器生成待分析模块对应的满足功耗分析工具输入要求的目标波形，进而使功耗分析工具可以基于目标波形对待分析模块进行功耗分析。
Description
技术领域
本发明涉及芯片技术领域，尤其涉及一种功耗分析方法、装置、电子设备及存储介质。
背景技术
在芯片研发期间，需要对芯片中各模块的功耗进行分析。在相关技术中，通常需要用硬件加速器生成模块的波形，然后将波形输入到功耗分析工具，例如PTPX(PrimetimePX)，从而实现对模块进行功耗分析。
功耗分析工具在对模块的波形进行分析时，要求波形中模块对应的最高频率时钟的占空比为50％，否则功耗分析工具无法运行。然而在相关技术中，硬件加速器生成的波形无法保证模块对应的最高频率时钟的占空比为50％，无法满足功耗分析工具的输入要求。
因此，如何保证硬件加速器生成的波形满足功耗分析工具的输入要求，是目前亟待解决的问题。
发明内容
针对相关技术存在的问题，本发明实施例提供一种功耗分析方法、装置、电子设备及存储介质。
本发明提供一种功耗分析方法，包括：
针对芯片中的待分析模块，基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形；所述第一信息为与所述芯片及所述待分析模块相关联的时钟信息，所述目标波形表征所述待分析模块对应的最高频率时钟的占空比为50％；
基于所述目标波形，对所述待分析模块进行功耗分析。
可选地，所述第一信息，包括：
所述待分析模块对应的原始波形中所述待分析模块对应的最高频率时钟；所述原始波形表征所述待分析模块对应的最高频率时钟的占空比不为50％；
所述原始波形中所述芯片对应的原始最高频率时钟。
可选地，所述基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形，包括：
基于所述芯片对应的原始最高频率时钟，生成所述芯片对应的目标最高频率时钟；其中，第一频率大于第二频率，所述第一频率为所述芯片对应的目标最高频率时钟对应的频率，所述第二频率为所述芯片对应的原始最高频率时钟对应的频率；
基于所述待分析模块对应的最高频率时钟、所述芯片对应的原始最高频率时钟及所述芯片对应的目标最高频率时钟，利用所述硬件加速器生成所述目标波形；其中，第三频率为所述第一频率的整数分频，所述第三频率为所述目标波形中所述待分析模块对应的最高频率时钟对应的频率。
可选地，所述第一频率、所述第二频率及所述第三频率之间满足目标条件；所述目标条件包括：
所述第一频率大于所述第二频率，所述第二频率大于所述第三频率；
所述第一频率与所述第三频率进行取模计算的结果为0。
可选地，所述基于所述目标波形，对所述待分析模块进行功耗分析，包括：
将所述目标波形与所述芯片的网表进行映射，得到映射率；
在所述映射率达到预设值的情况下，基于所述目标波形，对所述待分析模块进行功耗分析。
本发明还提供一种功耗分析装置，包括：
生成模块，用于针对芯片中的待分析模块，基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形；所述第一信息为与所述芯片及所述待分析模块相关联的时钟信息，所述目标波形表征所述待分析模块对应的最高频率时钟的占空比为50％；
分析模块，用于基于所述目标波形，对所述待分析模块进行功耗分析。
可选地，所述生成模块，进一步用于：
基于所述芯片对应的原始最高频率时钟，生成所述芯片对应的目标最高频率时钟；其中，第一频率大于第二频率，所述第一频率为所述芯片对应的目标最高频率时钟对应的频率，所述第二频率为所述芯片对应的原始最高频率时钟对应的频率；
基于所述待分析模块对应的最高频率时钟、所述芯片对应的原始最高频率时钟及所述芯片对应的目标最高频率时钟，利用所述硬件加速器生成所述目标波形；其中，第三频率为所述第一频率的整数分频，所述第三频率为所述目标波形中所述待分析模块对应的最高频率时钟对应的频率。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述功耗分析方法。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述功耗分析方法。
本发明还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现如上述任一种所述功耗分析方法。
本发明提供的功耗分析方法、装置、电子设备及存储介质，针对芯片中的待分析模块，基于第一信息及硬件加速器，生成待分析模块对应的目标波形，其中，第一信息为与芯片及待分析模块相关联的时钟信息，目标波形表征待分析模块对应的最高频率时钟的占空比为50％；然后基于目标波形，对待分析模块进行功耗分析。通过上述方法，基于与芯片及待分析模块相关联的时钟信息，可以使硬件加速器生成待分析模块对应的满足功耗分析工具输入要求的目标波形，进而使功耗分析工具可以基于目标波形对待分析模块进行功耗分析。
附图说明
为了更清楚地说明本发明或相关技术中的技术方案，下面将对实施例或现有相关描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的功耗分析方法的流程示意图之一；
图2是本发明提供的功耗分析方法的流程示意图之二；
图3是本发明提供的原始波形示意图；
图4是本发明提供的目标波形示意图；
图5是本发明提供的功耗分析装置的结构示意图；
图6是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了便于更加清晰地理解本申请各实施例，首先对一些相关的知识进行如下介绍。
目前在芯片研发期间，评估芯片的功耗主要是在寄存器传输级(RegisterTransfer Level，RTL)阶段，将芯片中需要进行功耗分析的待分析模块(module)的波形输入功耗评估工具(如PTPX)，利用功耗评估工具可以得到module的各种功耗数据，比如平均功耗，动态功耗，最大功耗、漏电功耗等。
指定module的波形可以通过以下方式得到：
方式1、利用仿真软件(Simulation)跑出芯片内部的module的波形。
方式2、利用硬件加速器，例如仿真器(Emulator)得到芯片内部的module的波形。
在上述方式中，Simulation得到波形的速度较慢，利用Simulation得到的波形不能真正反映出芯片所需要承受的最大功耗。而Emulator可以快速得到module的波形，因为它的运行速度可以比Simulation快成千上万倍，因此在实际应用中通常需要用Emulator的波形进行兜底。
相关技术中，在利用功耗评估工具分析module的功耗时，要求在输入的波形中，module对应的最高频率时钟的占空比必须为50％，否则功耗评估工具无法运行。
利用Simulation生成的波形可以保证module对应的最高频率时钟的占空比50％，因为Simulation能保证系统芯片(System on Chip，SoC)的每个时钟的占空比都是50％。然而，Emulator由于其硬件架构的特点，不能保证Emulator生成的波形中每个module对应的最高频率时钟的占空比为50％。Emulator只能保证芯片(又称芯片系统)对应的最高频率时钟及芯片对应的最高频率的整数分频的时钟占空比为50％。当Emulator生成的波形中，module对应的最高频率时钟的占空比不是50％的情况下，就不满足功耗分析工具的输入要求，无法利用功耗分析工具对该module的功耗进行评估。但在实际应用中，为了得到module最准确的功耗值，通常会选择Emulator得到module的波形。
针对上述技术问题，为了保证硬件加速器生成的波形满足功耗分析工具的输入要求，本发明实施例提供一种功耗分析方法、装置、电子设备及存储介质。
下面结合图1至图4对本发明提供的功耗分析方法进行具体描述。图1是本发明提供的功耗分析方法的流程示意图之一，参见图1所示，该方法包括步骤101-步骤102，其中：
步骤101、针对芯片中的待分析模块，基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形；所述第一信息为与所述芯片及所述待分析模块相关联的时钟信息，所述目标波形表征所述待分析模块对应的最高频率时钟的占空比为50％。
首先需要说明的是，本发明的执行主体可以是能够实现对芯片中各待分析模块进行功耗分析的任何电子设备，例如可以为智能手机、智能手表、台式电脑、手提电脑等任何一种。
硬件加速器例如Emulator在生成待分析模块的原始波形时，原始波形中待分析模块对应的最高频率时钟的占空比可能不是50％，即原始波形不满足功耗分析工具的输入要求。
针对上述存在的问题，本发明实施例基于第一信息及硬件加速器，生成目标波形；在该目标波形中，待分析模块的最高频率时钟的占空比为50％，满足了功耗分析工具的输入要求。
可选地，所述第一信息，包括：
a)所述待分析模块对应的原始波形中所述待分析模块对应的最高频率时钟；所述原始波形表征所述待分析模块对应的最高频率时钟的占空比不为50％。
具体地，原始波形是硬件加速器生成的，在原始波形中，待分析模块对应的最高频率时钟的占空比不为50％。
b)所述原始波形中所述芯片对应的原始最高频率时钟。
具体地，芯片对应的原始最高频率时钟，是指当前SoC芯片系统中的最高频率时钟。
步骤102、基于所述目标波形，对所述待分析模块进行功耗分析。
在本发明实施例中，将目标波形输入至功耗分析工具(如PTPX)，从而可以对待分析模块的各种功耗数据进行分析；例如，分析待分析模块的平均功耗、动态功耗，最大功耗，漏电功耗等。
本发明提供的功耗分析方法，针对芯片中的待分析模块，基于第一信息及硬件加速器，生成待分析模块对应的目标波形，其中，第一信息为与芯片及待分析模块相关联的时钟信息，目标波形表征待分析模块对应的最高频率时钟的占空比为50％；然后基于目标波形，对待分析模块进行功耗分析。通过上述方法，基于与芯片及待分析模块相关联的时钟信息，可以使硬件加速器生成待分析模块对应的满足功耗分析工具输入要求的目标波形，进而使功耗分析工具可以基于目标波形对待分析模块进行功耗分析。
可选地，所述基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形，具体可以通过以下步骤1)-步骤2)实现：
步骤1)、基于所述芯片对应的原始最高频率时钟，生成所述芯片对应的目标最高频率时钟；其中，第一频率大于第二频率，所述第一频率为所述芯片对应的目标最高频率时钟对应的频率，所述第二频率为所述芯片对应的原始最高频率时钟对应的频率；
步骤2)、基于所述待分析模块对应的最高频率时钟、所述芯片对应的原始最高频率时钟及所述芯片对应的目标最高频率时钟，利用所述硬件加速器生成所述目标波形；其中，第三频率为所述第一频率的整数分频，所述第三频率为所述目标波形中所述待分析模块对应的最高频率时钟对应的频率。
具体地，本发明实施例的原理是：在保证SoC芯片系统各个时钟符合规格(spec)定义下的频率比的前提下，针对某个待分析模块，当原始波形中待分析模块对应的最高频率时钟(记为A)的占空比不为50％时，基于第一信息，在SoC芯片系统中创造一个比芯片对应的原始最高频率时钟(记为B)稍高的系统时钟，该系统时钟即为芯片对应的目标最高频率时钟(记为C)。
需要说明的是，C的频率(即第一频率)比B的频率(即第二频率)稍高。实际应用中，可以将第二频率向上取整得到第一频率。例如，第二频率为3.2G hz，则第一频率可以定义为4G hz。
可选地，所述第一频率、所述第二频率及所述第三频率之间满足目标条件；所述目标条件包括：
a)所述第一频率大于所述第二频率，所述第二频率大于所述第三频率；即，第一频率＞第二频率＞第三频率。
b)所述第一频率与所述第三频率进行取模计算的结果为0。即，第一频率％第三频率＝0。
例如，第一频率可以定义为4G hz、第二频率为3.2G hz、第三频率为1G hz。
在上述SoC芯片系统中，第一频率是最高时钟，第三频率是第一频率的整数分频。利用硬件加速器对A、B及C进行处理得到的目标波形中，A的占空比即变成了50％，符合功耗分析工具的输入要求。
可选地，所述基于所述目标波形，对所述待分析模块进行功耗分析，具体可以通过以下步骤实现，但不限于仅通过以下步骤实现：
步骤1)、将所述目标波形与所述芯片的网表进行映射，得到映射率；
步骤2)、在所述映射率达到预设值的情况下，基于所述目标波形，对所述待分析模块进行功耗分析。
例如，将目标波形于芯片的网表进行映射，在映射率达到99％以上的情况下，将目标波形输入功耗分析工具(如PTPX)，以使功耗分析工具基于目标波形对该待分析模块的功耗进行分析。
在一些实施例中，映射率达到预设值可以理解为达到近100％。
图2是本发明提供的功耗分析方法的流程示意图之二，参见图2所示，该方法包括步骤201-步骤204，其中：
步骤201、针对芯片中的待分析模块，基于原始波形中芯片对应的最高频率时钟，生成芯片对应的目标最高频率时钟；其中，第一频率大于第二频率，第一频率为芯片对应的目标最高频率时钟对应的频率，第二频率为芯片对应的原始最高频率时钟对应的频率。
步骤202、基于原始波形中待分析模块对应的最高频率时钟、芯片对应的原始最高频率时钟及芯片对应的目标最高频率时钟，利用硬件加速器生成目标波形；其中，原始波形中待分析模块对应的最高频率时钟的占空比不为50％，目标波形中待分析模块对应的最高频率时钟的占空比为50％，第三频率为第一频率的整数分频，第三频率为目标波形中待分析模块对应的最高频率时钟对应的频率。
具体地，第一频率、第二频率及第三频率之间满足目标条件；目标条件包括：
a)第一频率＞第二频率＞第三频率。
b)第一频率％第三频率＝0。
步骤203、将目标波形与芯片的网表进行映射，得到映射率。
步骤204、在映射率达到预设值的情况下，将目标波形输入功耗分析工具，以使功耗分析工具基于目标波形对待分析模块进行功耗分析，得到分析结果。
上述步骤201-步骤204仅为本发明实施例的一种实现方式，可以在此基础上增加、减少或替换其中的步骤，本发明对此不做限制。
下面结合具体实施例对本发明提供的功耗分析方法进行进一步说明。
假设硬件加速器为Emulator，芯片的最高频率时钟(即上文提及的芯片对应的原始最高频率时钟)记为em_clk_3200mhz；em_clk_3200mhz的spec定义为3.2G hz；芯片中待分析模块X_t_0_0的最高频率时钟(即上文提及的待分析模块对应的最高频率时钟)记为clk，X_t_0_0的spec定义为1G hz。
针对芯片中的待分析模块X_t_0_0，Emulator输出的原始波形如图3所示，图3是本发明提供的原始波形示意图。
在图3中，示出了em_clk_3200mhz对应的波形以及clk对应的波形。由原始波形可知em_clk_3200mhz的占空比为50％，clk的占空比则不是50％。
为了使clk的占空比变为50％，需要在Emulator的工程的顶层文件里增加一个时钟(即上文提及的芯片对应的目标最高频率时钟)记为em_clk。然后在时钟的定义文件里指定em_clk的频率为4G hz。
最后建立(Build)新工程并运行Emulator得到目标波形。Emulator输出的目标波形如图4所示，图4是本发明提供的目标波形示意图。
在图4中，示出了em_clk对应的波形、em_clk_3200mhz对应的波形以及clk对应的波形。由目标波形可知em_clk以及clk的占空比均为50％。
因为em_clk的频率是clk的频率的4倍，且em_clk的频率大于芯片系统中原先的最高频率时钟em_clk_3200mhz对应的频率。将上述图4所示的目标波形输入至功耗分析工具，保证了功耗分析工具的输入需求。
也就是说，Emulator产生的目标波形能完全正确地用于芯片的功耗评估工作。芯片系统的最高频点由3.2G hz变为4G hz，只是工程运行的速度有所下降。但不会影响待分析模块的功能测试。
综上所述，本发明实施例提供的功耗分析方法简单有效，适用于各种类型的硬件加速器。在硬件加速器能够快速生成目标波形的基础上，使目标模型满足功耗分析工具的输入需求，从而利用功耗分析工具能够准确分析出待分析模块所需要承受的最大功耗。这样分析出来的功耗跟硅片最终的误差一般可以控制在10％以内。
下面对本发明提供的功耗分析装置进行描述，下文描述的功耗分析装置与上文描述的功耗分析方法可相互对应参照。图5是本发明提供的功耗分析装置的结构示意图，如图5所示，该功耗分析装置500包括：生成模块501及分析模块502，其中：
生成模块501，用于针对芯片中的待分析模块，基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形；所述第一信息为与所述芯片及所述待分析模块相关联的时钟信息，所述目标波形表征所述待分析模块对应的最高频率时钟的占空比为50％；
分析模块502，用于基于所述目标波形，对所述待分析模块进行功耗分析。
本发明提供的功耗分析装置，针对芯片中的待分析模块，基于第一信息及硬件加速器，生成待分析模块对应的目标波形，其中，第一信息为与芯片及待分析模块相关联的时钟信息，目标波形表征待分析模块对应的最高频率时钟的占空比为50％；然后基于目标波形，对待分析模块进行功耗分析。通过上述方法，基于与芯片及待分析模块相关联的时钟信息，可以使硬件加速器生成待分析模块对应的满足功耗分析工具输入要求的目标波形，进而使功耗分析工具可以基于目标波形对待分析模块进行功耗分析。
可选地，所述第一信息，包括：
所述待分析模块对应的原始波形中所述待分析模块对应的最高频率时钟；所述原始波形表征所述待分析模块对应的最高频率时钟的占空比不为50％；
所述原始波形中所述芯片对应的原始最高频率时钟。
可选地，所述生成模块501，进一步用于：
基于所述芯片对应的原始最高频率时钟，生成所述芯片对应的目标最高频率时钟；其中，第一频率大于第二频率，所述第一频率为所述芯片对应的目标最高频率时钟对应的频率，所述第二频率为所述芯片对应的原始最高频率时钟对应的频率；
基于所述待分析模块对应的最高频率时钟、所述芯片对应的原始最高频率时钟及所述芯片对应的目标最高频率时钟，利用所述硬件加速器生成所述目标波形；其中，第三频率为所述第一频率的整数分频，所述第三频率为所述目标波形中所述待分析模块对应的最高频率时钟对应的频率。
可选地，所述第一频率、所述第二频率及所述第三频率之间满足目标条件；所述目标条件包括：
所述第一频率大于所述第二频率，所述第二频率大于所述第三频率；
所述第一频率与所述第三频率进行取模计算的结果为0。
可选地，所述分析模块502，进一步用于：
将所述目标波形与所述芯片的网表进行映射，得到映射率；
在所述映射率达到预设值的情况下，基于所述目标波形，对所述待分析模块进行功耗分析。
图6示例了一种电子设备的实体结构示意图，如图6所示，该电子设备可以包括：处理器(processor)610、通信接口(Communications Interface)620、存储器(memory)630和通信总线640，其中，处理器610，通信接口620，存储器630通过通信总线640完成相互间的通信。处理器610可以调用存储器630中的逻辑指令，以执行功耗分析方法，该方法包括：针对芯片中的待分析模块，基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形；所述第一信息为与所述芯片及所述待分析模块相关联的时钟信息，所述目标波形表征所述待分析模块对应的最高频率时钟的占空比为50％；基于所述目标波形，对所述待分析模块进行功耗分析。
此外，上述的存储器630中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对相关技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机程序，计算机程序可存储在非暂态计算机可读存储介质上，所述计算机程序被处理器执行时，计算机能够执行上述各方法所提供的功耗分析方法，该方法包括：针对芯片中的待分析模块，基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形；所述第一信息为与所述芯片及所述待分析模块相关联的时钟信息，所述目标波形表征所述待分析模块对应的最高频率时钟的占空比为50％；基于所述目标波形，对所述待分析模块进行功耗分析。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的功耗分析方法，该方法包括：针对芯片中的待分析模块，基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形；所述第一信息为与所述芯片及所述待分析模块相关联的时钟信息，所述目标波形表征所述待分析模块对应的最高频率时钟的占空比为50％；基于所述目标波形，对所述待分析模块进行功耗分析。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种功耗分析方法，其特征在于，包括：
针对芯片中的待分析模块，基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形；所述第一信息为与所述芯片及所述待分析模块相关联的时钟信息，所述目标波形表征所述待分析模块对应的最高频率时钟的占空比为50％；
基于所述目标波形，对所述待分析模块进行功耗分析。
2.根据权利要求1所述的功耗分析方法，其特征在于，所述第一信息，包括：
所述待分析模块对应的原始波形中所述待分析模块对应的最高频率时钟；所述原始波形表征所述待分析模块对应的最高频率时钟的占空比不为50％；
所述原始波形中所述芯片对应的原始最高频率时钟。
3.根据权利要求2所述的功耗分析方法，其特征在于，所述基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形，包括：
基于所述芯片对应的原始最高频率时钟，生成所述芯片对应的目标最高频率时钟；其中，第一频率大于第二频率，所述第一频率为所述芯片对应的目标最高频率时钟对应的频率，所述第二频率为所述芯片对应的原始最高频率时钟对应的频率；
基于所述待分析模块对应的最高频率时钟、所述芯片对应的原始最高频率时钟及所述芯片对应的目标最高频率时钟，利用所述硬件加速器生成所述目标波形；其中，第三频率为所述第一频率的整数分频，所述第三频率为所述目标波形中所述待分析模块对应的最高频率时钟对应的频率。
4.根据权利要求3所述的功耗分析方法，其特征在于，所述第一频率、所述第二频率及所述第三频率之间满足目标条件；所述目标条件包括：
所述第一频率大于所述第二频率，所述第二频率大于所述第三频率；
所述第一频率与所述第三频率进行取模计算的结果为0。
5.根据权利要求1至4中任一项所述的功耗分析方法，其特征在于，所述基于所述目标波形，对所述待分析模块进行功耗分析，包括：
将所述目标波形与所述芯片的网表进行映射，得到映射率；
在所述映射率达到预设值的情况下，基于所述目标波形，对所述待分析模块进行功耗分析。
6.一种功耗分析装置，其特征在于，包括：
生成模块，用于针对芯片中的待分析模块，基于第一信息及硬件加速器，生成所述待分析模块对应的目标波形；所述第一信息为与所述芯片及所述待分析模块相关联的时钟信息，所述目标波形表征所述待分析模块对应的最高频率时钟的占空比为50％；
分析模块，用于基于所述目标波形，对所述待分析模块进行功耗分析。
7.根据权利要求6所述的功耗分析装置，其特征在于，所述生成模块，进一步用于：
基于所述芯片对应的原始最高频率时钟，生成所述芯片对应的目标最高频率时钟；其中，第一频率大于第二频率，所述第一频率为所述芯片对应的目标最高频率时钟对应的频率，所述第二频率为所述芯片对应的原始最高频率时钟对应的频率；
基于所述待分析模块对应的最高频率时钟、所述芯片对应的原始最高频率时钟及所述芯片对应的目标最高频率时钟，利用所述硬件加速器生成所述目标波形；其中，第三频率为所述第一频率的整数分频，所述第三频率为所述目标波形中所述待分析模块对应的最高频率时钟对应的频率。
8.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至5任一项所述功耗分析方法。
9.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述功耗分析方法。
10.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述功耗分析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410225137.0A CN118013900A (zh) | 2024-02-28 | 2024-02-28 | 功耗分析方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410225137.0A CN118013900A (zh) | 2024-02-28 | 2024-02-28 | 功耗分析方法、装置、电子设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118013900A true CN118013900A (zh) | 2024-05-10 |
Family
ID=90950317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410225137.0A Pending CN118013900A (zh) | 2024-02-28 | 2024-02-28 | 功耗分析方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN118013900A (zh) |
-
2024
- 2024-02-28 CN CN202410225137.0A patent/CN118013900A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4994393B2 (ja) | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 | |
| US5953519A (en) | Method and system for generating electronic hardware simulation models | |
| CN111656321B (zh) | 用加速器的调用来动态替换软件库中的调用 | |
| US20230029359A1 (en) | Method and apparatus for testing ai chip computing performance, and non-transitory computer-readable storage medium | |
| US8302041B1 (en) | Implementation flow for electronic circuit designs using choice networks | |
| US8326591B1 (en) | Synchronized envelope and transient simulation of circuits | |
| EP3757760A1 (en) | Method and apparatus for generating chip-based computing function, device, and storage medium | |
| US9038006B2 (en) | Method and apparatus for generating gate-level activity data for use in clock gating efficiency analysis | |
| US20220358269A1 (en) | Simulation execution system, simulation execution method, and computer readable medium | |
| JP2004054756A (ja) | 消費電力見積り装置及び方法 | |
| US10318676B2 (en) | Techniques for statistical frequency enhancement of statically timed designs | |
| CN112434478B (zh) | 仿真逻辑系统设计的虚拟接口的方法及相关设备 | |
| CN116457788A (zh) | 仿真系统的机器学习延迟估计 | |
| US6775810B2 (en) | Boosting simulation performance by dynamically customizing segmented object codes based on stimulus coverage | |
| US8532974B2 (en) | Developing system and method for optimizing the energy consumption of an application program for a digital signal processor | |
| CN113742221A (zh) | 生成测试用例的方法、电子设备及存储介质 | |
| CN113505562A (zh) | 时钟树综合最优策略预测方法、系统及应用 | |
| CN118013900A (zh) | 功耗分析方法、装置、电子设备及存储介质 | |
| US20190147124A1 (en) | Operation model generator and operation model generation method | |
| CN115688643A (zh) | 仿真逻辑系统设计的方法、设备及存储介质 | |
| CN115481594B (zh) | 计分板实现方法、计分板、电子设备及存储介质 | |
| US7865348B1 (en) | Performance of circuit simulation with multiple combinations of input stimuli | |
| WO2009140981A1 (en) | Method and apparatus for the determination of a repetitive bit value pattern | |
| CN116933699A (zh) | 用于生成和存储电路仿真过程中的波形数据的方法、电子设备和存储介质 | |
| CN108334313A (zh) | 用于大型soc研发的持续集成方法、装置及代码管理系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |