CN117999866A - 显示基板、显示面板和显示装置 - Google Patents

显示基板、显示面板和显示装置 Download PDF

Info

Publication number
CN117999866A
CN117999866A CN202280003041.9A CN202280003041A CN117999866A CN 117999866 A CN117999866 A CN 117999866A CN 202280003041 A CN202280003041 A CN 202280003041A CN 117999866 A CN117999866 A CN 117999866A
Authority
CN
China
Prior art keywords
voltage signal
pixel
signal line
substrate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280003041.9A
Other languages
English (en)
Inventor
韩影
徐攀
张星
罗程远
赵冬辉
朱明毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN117999866A publication Critical patent/CN117999866A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示基板、显示面板和显示装置，显示基板包括：衬底基板；设置于衬底基板的多个像素单元，多个像素单元沿第一方向和第二方向成阵列排列，以形成多行像素单元和多列像素单元，至少一个像素单元包括多个子像素，至少一个子像素包括发光元件和用于驱动发光元件的像素驱动电路；设置于衬底基板的多个初始化电压信号线，多个初始化电压信号线分别给多行像素单元供应初始化电压信号，多个初始化电压信号线沿第二方向间隔排列，至少一个初始化电压信号线沿第一方向延伸，多行像素单元包括第2n‑1行像素单元和第2n行像素单元，n为正整数，第2n‑1行像素单元的像素驱动电路和第2n行像素单元的像素驱动电路共用初始化电压信号线。

Description

显示基板、显示面板和显示装置 技术领域
本公开涉及显示技术领域，具体而言，涉及一种显示基板、显示面板和显示装置。
背景技术
OLED(Organic Light-Emitting Diode)属于一种电流型的有机发光器件，是通过载流子的注入和复合而致发光的现象，发光强度与注入的电流成正比。OLED在电场的作用下，阳极产生的空穴和阴极产生的电子就会发生移动，分别向空穴传输层和电子传输层注入，迁移到发光层。当二者在发光层相遇时，产生能量激子，从而激发发光分子最终产生可见光。
对于上述的发光器件，由于存在一定的亮度显示偏差，需要设计补偿电路，以降低显示的偏差，当增加补偿电路设计后，像素驱动部分更加复杂，像素内部的驱动电路的设计需要更多的空间，无法有效实现高分辨率的显示设计。
发明内容
为了解决上述问题的至少一个方面，本公开实施例提供一种显示基板、显示面板和显示装置。
在一个方面，提供一种显示基板，包括：衬底基板；设置于所述衬底基板的多个像素单元，所述多个像素单元沿第一方向和第二方向成阵列排列，以形成多行像素单元和多列像素单元，至少一个所述像素单元包括多个子像素，至少一个子像素包括发光元件和用于驱动所述发光元件的像素驱动电路；以及设置于所述衬底基板的多个初始化电压信号线，所述多个初始化电压信号线分别给多行像素单元供应初始化电压信号，所述多个初始化电压信号线沿第二方向间隔排列，至少一个所述初始化电压信号线沿第一方向延伸，其中，所述多行像素单元包括第2n-1行像素单元和第2n行像素单元，n为正整数，所述第2n-1行像素单元的像素驱动电路和所述第2n行像素单元的像素驱动电路共用初始化电压信号线。
在本公开的一些示例性实施例中，所述显示基板还包括设置于所述衬底基板的多个初始化电压信号引线，所述初始化电压信号引线与所述初始化电压信号线电连接，所述多个初始化电压信号引线沿第一方向间隔排列，至少一个所述初始化电压信号引线沿第二方向延伸；所述多列像素单元包括第2m-1列像素单元和第2m列像素单元，m为正整数，所述第2m-1列像素单元的像素驱动电路和所述第2m列像素单元的像素驱动电路共用初始化电压信号引线。
在本公开的一些示例性实施例中，所述显示基板还包括设置于所述衬底基板的多个参考电压信号引线，所述参考电压信号引线用于提供参考电压，所述多个参考电压信号引线沿第一方向间隔排列，至少一个所述参考电压信号引线沿第二方向延伸；所述第2m-1列像素单元的像素驱动电路和所述第2m列像素单元的像素驱动电路共用参考电压信号引线。
在本公开的一些示例性实施例中，所述显示基板还包括设置于所述衬底基板的多个第一电压信号引线，所述第一电压信号引线用于给所述发光元件提供第一电压，所述多个第一电压信号引线沿第一方向间隔排列，至少一个所述第一电压信号引线沿第二方向延伸；所述多列像素单元还包括第2m+1列像素单元，所述第2m列像素单元的像素驱动电路和所述第2m+1列像素单元的像素驱动电路共用第一电压信号引线。
在本公开的一些示例性实施例中，所述显示基板还包括设置于所述衬底基板的多个第一电压信号线，所述第一电压信号线与所述第一电压信号引线电连接，所述多个第一电压信号线沿第二方向间隔排列，至少一个所述第一电压信号线沿第一方向延伸；所述多行像素单元还包括第2n+1行像素单元，所述第2n行像素单元的像素驱动电路和所述第2n+1行像素单元的像素驱动电路共用第一电压信号线。
在本公开的一些示例性实施例中，所述第2n-1行像素单元的像素驱动电路和所述第2n行像素单元的像素驱动电路相对于共用的初始化电压信号线对称布置。
在本公开的一些示例性实施例中，所述第2n行像素单元的像素驱动电路和所述第2n+1行像素单元的像素驱动电路相对于共用的第一电压信号线对称布置。
在本公开的一些示例性实施例中，所述第2m列像素单元中靠近共用的第一电压信号引线的子像素列的像素驱动电路和所述第2m+1列像素单元中靠近共用的第一电压信号引线的子像素列的像素驱动电路相对于共用的第一电压信号引线对称布置。
在本公开的一些示例性实施例中，所述显示基板还包括：设置于所述衬底基板的多个发光控制信号线，所述多个发光控制信号线分别给多行像素单元供应发光控制信号，所述多个发光控制信号线沿第二方向间隔排列，至少一个所述发光控制信号线沿第一方向延伸；设置于所述衬底基板的多个第一扫描信号线，所述多个第一扫描信号线分别给多行像素单元供应第一扫描信号，所述多个第一扫描信号线沿第二方向间隔排列，至少一个所述第一扫描信号线沿第一方向延伸；设置于所述衬底基板的多个第二扫描信号线，所述多个第二扫描信号线分别给多行像素单元供应第二扫描信号，所述多个第二扫描信号线沿第二方向间隔排列，至少一个所述第二扫描信号线沿第一方向延伸；设置于所述衬底基板的多个参考电压信号线，所述参考电压信号线与所述参考电压信号引线电连接，所述多个参考电压信号线沿第二方向间隔排列，至少一个所述参考电压信号线沿第一方向延伸；以及设置于所述衬底基板的多个第三扫描信号线，所述多个第三扫描信号线分别给多行像素单元供应第三扫描信号，所述多个第三扫描信号线沿第二方向间隔排列，至少一个所述第三扫描信号线沿第一方向延伸。
在本公开的一些示例性实施例中，对于第2n-1行像素单元和第2n行像素单元而言，两行像素单元各自的第一电压信号线、发光控制信号线、第一扫描信号线、第二扫描信号线、参考电压信号线和第三扫描信号线在第二方向上分别位于共用的初始化电压信号线的两侧。
在本公开的一些示例性实施例中，所述第2n-1行像素单元的第一电压信号线、发光控制信号线、第一扫描信号线、第二扫描信号线、参考电压信号线和第三扫描信号线在第二方向上与所述共用的初始化电压信号线的距离逐渐减小；和/或，所述第2n行像素单元的第一电压信号线、发光控制信号线、第一扫描信号线、第二扫描信号线、参考电压信号线和第三扫描信号线在第二方向上与所述共用的初始化电压信号线的距离逐渐减小。
在本公开的一些示例性实施例中，所述多个子像素包括第一子像素、第二子像素和第三子像素；所述显示基板还包括：设置于所述衬底基板的多个第一数据引线，所述第一数据引线分别给多列第一子像素供应第一数据信号，所述多个第一数据引线沿第一方向间隔排列，至少一个所述第一数据引线沿第二方向延伸；设置于所述衬底基板的多个第二数据引线，所述第二数据引线分别给多列第二子像素供应第二数据信号，所述多个第二数据引线沿第一方向间隔排列，至少一个所述第二数据引线沿第二方向 延伸；设置于所述衬底基板的多个第三数据引线，所述第三数据引线分别给多列第三子像素供应第三数据信号，所述多个第三数据引线沿第一方向间隔排列，至少一个所述第三数据引线沿第二方向延伸。
在本公开的一些示例性实施例中，对于第2m-1列像素单元和第2m列像素单元而言，两列像素单元各自的第一电压信号引线、第一数据引线、第二数据引线和第三数据引线在第一方向上分别位于共用的初始化电压信号引线和共用的参考电压信号引线的两侧。
在本公开的一些示例性实施例中，所述第2m-1列像素单元的第一电压信号引线、第一数据引线、第二数据引线和第三数据引线位于共用的初始化电压信号引线远离共用的参考电压信号引线一侧，所述第2m-1列像素单元的第一电压信号引线、第一数据引线、第二数据引线和第三数据引线在第一方向上与所述共用的初始化电压信号引线的距离逐渐减小；和/或，所述第2m列像素单元的第一电压信号引线、第一数据引线、第二数据引线和第三数据引线位于共用的参考电压信号引线远离共用的初始化电压信号引线一侧，所述第2m列像素单元的第一数据引线、第二数据引线、第三数据引线和第一电压信号引线在第一方向上与所述共用的参考电压信号引线的距离逐渐增大。
在本公开的一些示例性实施例中，所述第一电压信号线、所述参考电压信号线和所述初始化电压信号线位于第一导电层；所述发光控制信号线、所述第一扫描信号线、所述第二扫描信号线和所述第三扫描信号线位于第二导电层，所述第一导电层和所述第二导电层为设置在所述衬底基板上的不同的导电层。
在本公开的一些示例性实施例中，在同一行像素单元的第一电压信号线、发光控制信号线、第一扫描信号线、第二扫描信号线、参考电压信号线、第三扫描信号线和初始化电压信号线中，位于不同导电层中的两个相邻信号线在所述衬底基板上的正投影在第二方向上的最小间距小于位于同一导电层中的两个相邻信号线在所述衬底基板上的正投影在第二方向上的最小间距。
在本公开的一些示例性实施例中，所述显示基板还包括位于所述衬底基板的半导体层和第三导电层，所述第一导电层、所述半导体层、所述第二导电层和所述第三导电层依次远离所述衬底基板设置；所述显示基板还包括遮光部，所述像素驱动电路包括驱动晶体管，所述驱动晶体管包括沟道区，所述遮光部在所述衬底基板上的正投影覆盖所述沟道区在所述衬底基板上的正投影；所述遮光部位于所述第一导电层中。
在本公开的一些示例性实施例中，所述驱动晶体管还包括栅极，所述栅极位于所述第二导电层中。
在本公开的一些示例性实施例中，所述像素驱动电路还包括存储电容，所述存储电容包括第一电容电极和第二电容电极，所述第一电容电极包括位于所述半导体层中的第一电极部，所述第二电容电极包括位于所述第一导电层中的第二电极部和位于所述第三导电层中的第三电极部，所述第二电极部和所述第三电极部电连接；所述第一电极部在所述衬底基板上的正投影与所述第二电极部在所述衬底基板上的正投影至少部分重叠，所述第一电极部在所述衬底基板上的正投影与所述第三电极部在所述衬底基板上的正投影至少部分重叠。
在本公开的一些示例性实施例中，所述驱动晶体管的栅极与所述第一电极部通过第一过孔电连接；和/或，所述驱动晶体管还包括源极和漏极，所述驱动晶体管的源极和漏极中的一个通过第二过孔与所述第三电极部电连接，所述第二电极部通过第三过孔与所述第三电极部电连接，所述第二过孔和所述第三过孔在所述衬底基板上的正投影至少部分重叠。
在本公开的一些示例性实施例中，所述显示基板还包括：位于所述第三导电层远离所述衬底基板一侧的像素界定层；和位于所述像素界定层中的多个开口；所述多个子像素分别包括多个开口；对于相邻的两行像素单元而言，一行像素单元的子像素的开口在所述衬底基板上的正投影与该行像素单元的初始化电压线在所述衬底基板上的正投影至少部分重叠，另一行像素单元的子像素的开口在所述衬底基板上的正投影与该另一行像素单元的第一电压信号线在所述衬底基板上的正投影至少部分重叠。
在本公开的一些示例性实施例中，所述发光元件包括第一电极，所述第一电极通过阳极连接孔与所述驱动晶体管的源极和漏极中的一个电连接；所述阳极连接孔在所述衬底基板上的正投影位于所述第三电极部在所述衬底基板上的正投影内。
在本公开的一些示例性实施例中，所述像素驱动电路还包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的每一个包括栅极、源极和漏极；所述第一晶体管的源极和漏极中的一个与所述驱动晶体管的栅极电连接；所述第二晶体管的源极和漏极中的一个与所述驱动晶体管的栅极电连接；所述第三晶体管的源极和漏极中的一个与所述第二 电容电极电连接；以及所述第四晶体管的源极和漏极中的一个与所述驱动晶体管的源极和漏极中的另一个电连接。
在本公开的一些示例性实施例中，所述第一晶体管的栅极与所述第一扫描信号线电连接，所述第一数据引线、所述第二数据引线和所述第三数据引线中的一个与所述第一晶体管的栅极电连接；和/或所述第二晶体管的栅极与所述第二扫描信号线电连接，所述第二晶体管的源极和漏极中的另一个与所述参考电压信号线电连接；和/或所述第三晶体管的栅极与所述第三扫描信号线电连接，所述第三晶体管的源极和漏极中的另一个与所述初始化电压信号线电连接；和/或所述第四晶体管的栅极与所述发光控制信号线电连接，所述第四晶体管的源极和漏极中的另一个与所述第一电压信号线电连接。
在另一方面，提供一种显示面板，所述显示面板包括如上所述的显示基板。
在又一方面，提供一种显示装置，所述显示装置包括如上所述的显示基板或如上所述的显示面板。
附图说明
通过下文中参照附图对本公开所作的描述，本公开的其它目的和优点将显而易见，并可帮助对本公开有全面的理解。
图1是根据本公开的实施例的显示基板的平面示意图；
图2是根据本公开实施例的显示基板的多个子像素的平面示意图；
图3是根据本公开实施例的显示基板的多个子像素的像素驱动电路的平面示意图；
图4A是根据本公开的一些示例性实施例的显示基板的像素驱动电路的示意图；
图4B是根据本公开的一些示例性实施例的显示基板的像素驱动电路的部分时序图；
图5至图14是根据本公开的实施例的显示基板的局部平面图，其示意性示出了显示基板包括的若干个子像素的像素驱动电路的平面图，其中，图5是根据本公开的实施例的显示基板包括的第一导电层的局部平面图，图6是根据本公开的实施例的显示基板包括的半导体层的局部平面图，图7是根据本公开的实施例的显示基板包括的第二导电层的局部平面图，图8是根据本公开的实施例的显示基板包括的过孔的局部平 面图，图9是根据本公开的实施例的显示基板包括的第三导电层的局部平面图，图10是根据本公开的实施例的显示基板包括的平坦化层的局部平面图，图11是根据本公开的实施例的显示基板包括的阳极膜层的局部平面图，图12是根据本公开的实施例的显示基板包括的彩色滤光层的局部平面图，图13根据本公开的实施例的显示基板包括的图5至图12的膜层的组合的局部平面图，图14是根据本公开的实施例的显示基板包括的图5至图10的膜层的组合的局部平面图；
图15是根据本公开的实施例的显示基板包含更多个像素单元的局部平面图；以及
图16是根据本公开的实施例的显示基板沿图13中的线AA’截取的截面图。
需要注意的是，为了清晰起见，在用于描述本公开的实施例的附图中，层、结构或区域的尺寸可能被放大或缩小，即这些附图并非按照实际的比例绘制。
具体实施方式
下面通过实施例，并结合附图，对本公开的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本公开实施方式的说明旨在对本公开的总体发明构思进行解释，而不应当理解为对本公开的一种限制。
另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。
需要说明的是，虽然术语“第一”、“第二”等可以在此用于描述各种部件、构件、元件、区域、层和/或部分，但是这些部件、构件、元件、区域、层和/或部分不应受到这些术语限制。而是，这些术语用于将一个部件、构件、元件、区域、层和/或部分与另一个相区分。因而，例如，下面讨论的第一部件、第一构件、第一元件、第一区域、第一层和/或第一部分可以被称为第二部件、第二构件、第二元件、第二区域、第二层和/或第二部分，而不背离本公开的教导。
为了便于描述，空间关系术语，例如，“上”、“下”、“左”、“右”等可以在此被使用，来描述一个元件或特征与另一元件或特征如图中所示的关系。应理解，空间关系术语意在涵盖除了图中描述的取向外，装置在使用或操作中的其它不同取向。例如，如果图中的装置被颠倒，则被描述为“在”其它元件或特征“之下”或“下面”的元 件将取向为“在”其它元件或特征“之上”或“上面”。
在本文中，术语“基本上”、“大约”、“近似”、“大致”和其它类似的术语用作近似的术语而不是用作程度的术语，并且它们意图解释将由本领域普通技术人员认识到的测量值或计算值的固有偏差。考虑到工艺波动、测量问题和与特定量的测量有关的误差(即，测量系统的局限性)等因素，如这里所使用的“大约”或“近似”包括所陈述的值，并表示对于本领域普通技术人员所确定的特定值在可接受的偏差范围内。例如，“大约”可以表示在一个或更多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
需要说明的是，在本文中，表示“同一层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。即，位于“同一层”的多个元件、部件、结构和/或部分由相同的材料构成，并且通过同一次构图工艺形成，通常，位于“同一层”的多个元件、部件、结构和/或部分具有大致相同的厚度。
本领域技术人员应该理解，在本文中，除非另有说明，表述“连续延伸”、“一体结构”、“整体结构”或类似表述表示：多个元件、部件、结构和/或部分是位于同一层的，并且在制造过程中通常通过同一次构图工艺形成的，这些元件、部件、结构和/或部分之间没有间隔或断裂处，而是连续延伸的结构。
在本文中，使用方向性表述“第一方向”、“第二方向”来描述沿像素区的不同方向，例如，像素区的纵向方向和横向方向。应该理解，这样的表示仅为示例性的描述，而不是对本公开的限制。
本公开实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。由于这里采用的薄膜晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开的实施例中，晶体管可以包括栅极、第一极和第二极，其中，第一极可以表示源极和漏极中的一个，第二极可以表示源极和漏极中的另一个。在以下示例中主要以用作驱动晶体管的P型薄膜晶体管的情况进行描述，其他晶体管根据电路设计与驱动晶体管具有相同或不同的类型。类似地，在其他实施例中，驱动晶体管也可以被示为N型薄膜晶体管。
在本文中，表述“PPI”(即Pixels Per Inch)表示像素密度，其所表示的是每英寸 设置的像素数量。通常，PPI数值越高，代表显示装置能够以越高的密度显示图像。
在本文中，术语“共用”可以表示在满足电路的通电电流或者通电电压的情况下，共同使用同一信号线、电源线等。例如可以是在相同的位置共用或者在不同的位置共用。
在本文中，术语“对称布置”可以表示在以某一信号线为对称轴，两边的电路以该信号线为对称轴，呈现对称结构。或者，可以是以某一点为对称中心，对称中心的周边的电路呈现对称结构。
本公开的一些示例性实施例提供一种显示基板，包括：衬底基板；设置于所述衬底基板的多个像素单元，所述多个像素单元沿第一方向和第二方向成阵列排列，以形成多行像素单元和多列像素单元，至少一个所述像素单元包括多个子像素，至少一个子像素包括发光元件和用于驱动所述发光元件的像素驱动电路；以及设置于所述衬底基板的多个初始化电压信号线，所述多个初始化电压信号线分别给多行像素单元供应初始化电压信号，所述多个初始化电压信号线沿第二方向间隔排列，至少一个所述初始化电压信号线沿第一方向延伸，其中，所述多行像素单元包括第2n-1行像素单元和第2n行像素单元，n为正整数，所述第2n-1行像素单元的像素驱动电路和所述第2n行像素单元的像素驱动电路共用初始化电压信号线。
例如，对于显示基板中的多个像素单元，每一行相邻的像素单元共用初始化电压信号线，通过采用本实施例提供的布局方式，可以减少显示基板内的初始化电压信号线的所占的区域，提高显示基板的空间利用率，有利于实现高PPI显示装置，且有利于提高显示装置的显示质量。
图1是根据本公开的实施例的显示基板的平面示意图。参照图1，根据本公开的实施例的显示基板可以包括衬底基板1和设置在衬底基板1上的像素单元PX。
所述显示基板可以包括显示区域AA和非显示区域NA。显示区域AA可以是设置有显示图像的像素单元PX的区域。稍后将描述每个像素单元PX。非显示区域NA是不设置像素单元PX的区域，即可以是不显示图像的区域。非显示区域NA与最终显示装置中的边框对应，并且边框的宽度可以根据非显示区域NA的宽度来确定。
显示区域AA可以具有各种形状。例如，显示区域AA可以以诸如包括直边的闭合形状的多边形(例如矩形)、包括曲边的圆形、椭圆形等以及包括直边和曲边的半圆形、半椭圆形等的各种形状设置。在本公开的实施例中，将显示区域AA设置为具有 包括直边的四边形形状的一个区域，应该理解，这仅是本公开的示例性实施例，而不是对本公开的限制。
非显示区域NA可以设置在显示区域AA的至少一侧处。在本公开的实施例中，非显示区域NA可以围绕显示区域AA的外周。在本公开的实施例中，非显示区域NA可以包括在第一方向X上延伸的横向部分和在第二方向Y上延伸的纵向部分。
像素单元PX设置在显示区域AA中。像素单元PX是用于显示图像的最小单元，并且可以设置为多个。例如，像素单元PX可以包括发射白色光和/或彩色光的发光器件。
像素单元PX可以设置成多个，以沿着在第一方向X上延伸的行和在第一方向Y上延伸的列呈矩阵形式布置。然而，本公开的实施例不具体限制像素单元PX的布置形式，并且可以以各种形式布置像素单元PX。例如，像素单元PX可以布置为使得相对于第一方向X和第一方向Y倾斜的方向成为列方向，并且使得与列方向交叉的方向成为行方向。
也就是说，多个像素单元PX沿第一方向X和第二方向Y成阵列排列，以形成多行像素单元和多列像素单元。
一个像素单元PX可以包括多个子像素。例如，一个像素单元PX可以包括4个子像素，即第一子像素SP1、第二子像素SP2和第三子像素SP3。例如，第一子像素SP1可以为红色子像素，第二子像素SP2可以为绿色子像素，第三子像素SP3可以为蓝色子像素。
需要说明的是，在本公开的实施例中，一个像素单元包括的子像素的数量并不做特别的限制，并不局限于上述的3个。
例如，在图1所示的示例性实施例中，示意性示出了扫描信号线101和数据线102。即，所述显示基板还可以包括：设置于所述衬底基板的多个扫描信号线101和多个数据线102，所述多个扫描信号线101分别给多行像素单元供应扫描信号，所述多个数据线102分别给多列像素单元供应数据信号。所述扫描信号线101沿第一方向X延伸，所述多个扫描信号线101沿第二方向Y间隔排列。所述数据线102沿第二方向Y延伸，所述多个数据线102沿第一方向X间隔排列。
例如，所述扫描信号线可以为横向走线的代表，所述数据线可以为纵向走线的代表。应该理解，所述横向走线还可以包括其他类型或用于供应其他信号的走线，所述 纵向走线还可以包括其他类型或用于供应其他信号的走线。
每一个子像素可以包括发光元件和用于驱动发光元件的像素驱动电路。例如，在OLED显示基板或显示面板中，子像素的发光元件可以包括叠层设置的阳极、发光材料层和阴极。各个子像素的发光元件的阳极间隔设置，以沿着在第一方向X上延伸的行和在第一方向Y上延伸的列呈矩阵形式布置。
在本文中，为了方便描述，在各个平面图中，以子像素的发光元件的阳极在所述衬底基板上的正投影来表示相应的子像素。
图2是根据本公开实施例的显示基板的多个子像素的平面示意图，图3是根据本公开实施例的显示基板的多个子像素的像素驱动电路的平面示意图。
结合参照图2和图3，显示基板可以具有多行像素单元，例如第2n-1行像素单元和第2n行像素单元，每一个像素单元具有多个子像素，例如子像素SP1、SP2、SP3，位于同一行的多个子像素SP1、SP2、SP3沿第一方向X并排布置，即横向并排布局。
第一子像素SP1可以包括位于第一发光区域中的第一发光元件和用于驱动第一发光元件的第一像素驱动电路SPC1，所述第一发光元件可以发射红色光；第二子像素SP2可以包括位于第二发光区域中的第二发光元件和用于驱动第二发光元件的第二像素驱动电路SPC2，第二发光元件可以发射绿色光；第三子像素SP3可以包括位于第三发光区域中的第三发光元件和用于驱动第三发光元件的第三像素驱动电路SPC3，第三发光元件可以发射蓝色光。
需要说明的是，子像素的发光区域可以是子像素的发光元件所在的区域。例如，子像素的发光区域可以是子像素的发光元件的阳极所对应的区域，或者，子像素的发光区域可以是被夹在阳极和阴极的发光材料层的部分所对应的区域。
在本公开的实施例中，多个子像素的像素驱动电路在所述衬底基板上的正投影分别与同一个子像素的发光元件在所述衬底基板上的正投影至少部分重叠。例如，参照图2和图3，多个子像素的像素驱动电路SPC1在衬底基板上的正投影分别与同一个子像素SP1的发光元件在衬底基板上的正投影至少部分重叠。在可选的实施例中，不同的像素驱动电路例如也可以与同一个子像素的发光元件在衬底基板上的正投影部分重叠。
例如，在本公开的实施例中，多个子像素SP1、SP2、SP3的像素驱动电路SPC1、SPC2、SPC3分别与相应的子像素对应。即子像素SP1的像素驱动电路SPC1至少部 分与子像素SP1在衬底基板上的正投影部分重叠。同理于子像素SP2和子像素SP3。
需要说明的是，在图示的实施例中，1个子像素的像素驱动电路在衬底基板上的正投影与同一个子像素的发光元件在衬底基板上的正投影至少部分重叠，即，1个子像素的像素驱动电路对应1个子像素的发光元件，但是，本公开的实施例不局限于此，在其他实施例中，可以设置2个以上子像素的像素驱动电路对应1个子像素的发光元件，例如，3个子像素的像素驱动电路对应1个子像素的发光元件，4个子像素的像素驱动电路对应1个子像素的发光元件。
在图3中，用虚线框示意性示出了阳极连接孔VHA，通过该阳极连接孔VHA，各个子像素的发光元件的阳极可以与下方的像素驱动电路电连接，从而使得各个子像素的像素驱动电路可以驱动各自的发光元件。
在本公开的实施例中，各个子像素的布局方式不变，仍采用横向并排布局方式，位于同一行的子像素的像素驱动电路分布局在同一行子像素对应的位置，各个子像素的发光元件仍可以通过阳极连接孔VHA与下方的像素驱动电路电连接，从而使得各个子像素的像素驱动电路仍可以驱动各自的发光元件。
例如，在图2中，各个矩形框可以表示各个子像素的发光元件的阳极在衬底基板上的正投影的轮廓的示意性表示；在图3中，各个实线矩形框可以表示各个子像素的像素驱动电路在衬底基板上的正投影的轮廓的示意性表示。
需要说明的是，在图1至图3中，虽然使用矩形框表示各个子像素及其像素驱动电路，但是，应理解，该矩形框仅示意性表示出各个子像素及其像素驱动电路的布局方式，其形状不是对子像素及其像素驱动电路的形状的限制。
在本实施例中，对于同一子像素而言，该子像素的像素驱动电路在所述衬底基板上的正投影与该子像素的发光元件的阳极在所述衬底基板上的正投影具有如下关系：该子像素的像素驱动电路在衬底基板上的正投影位于该子像素的发光元件的阳极在所述衬底基板上的正投影。
在其他的可选实施例中，该子像素的像素驱动电路在所述衬底基板上的正投影在第一方向X上超出该子像素的发光元件的阳极在所述衬底基板上的正投影；和/或，该子像素的发光元件的阳极在所述衬底基板上的正投影在第二方向Y上超出该子像素的像素驱动电路在所述衬底基板上的正投影。
在本公开的实施例中，如图3所示，每一行具有多个像素单元，每个像素单元的 子像素沿第一方向X排列，显示基板具有多行像素单元，例如包括第2n-1行和第2n行像素单元，相邻的第2n-1行和第2n行像素单元的像素驱动电路共用初始化电压信号线Vini1。
在本公开的实施例中，每一列同样具有多个像素单元，显示基板具有多列像素单元，例如包括第2m-1列和第2m列像素单元，相邻的第2m-1列和第2m列像素单元的像素驱动电路共用初始化电压信号引线Vini2，其中初始化电压信号线Vini1和初始化电压信号引线Vini2电连接。相邻的第2m-1列和第2m列像素单元的像素驱动电路共用参考电压信号引线Vref2。
图4A是根据本公开的一些示例性实施例的显示基板的像素驱动电路的示意图。图4A中所示的像素驱动电路可以是上述像素驱动电路SPC1、SPC2、SPC3中的任一个。参照图4A，所述像素驱动电路可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第一存储电容器C和第二存储电容C’。该像素驱动电路可称为5T2C结构。
需要说明的是，此处以5T2C结构为例对根据本公开实施例的显示基板包括的像素驱动电路进行说明，但是，本公开实施例的显示基板包括的像素驱动电路不局限于5T2C结构。
继续参照图4A，第一晶体管T1的栅极电连接至第一扫描信号线G1，用于接收第一扫描信号。第一晶体管T1的第一极(例如源极S1)电连接至数据引线DR、DG、DB，用于接收数据信号。第一晶体管T1的第二极(例如漏极D1)电连接至节点G。
第二晶体管T2的栅极电连接至第二扫描信号线G2，用于接收第二扫描信号。第二晶体管T2的第一极(例如源极S2)电连接至参考电压信号线Vref1。第二晶体管T2的第二极(例如漏极D2)电连接至节点G。
第三晶体管T3的栅极电连接至第三扫描信号线G3。第三晶体管T3的第一极(例如源极S3)电连接至初始化电压信号线Vini1，用于接收初始化电压信号。第三晶体管T3的第二极(例如漏极D3)电连接至节点S。
第四晶体管T4的栅极电连接至发光控制信号线EM，用于接收发光控制信号。第四晶体管T4的第一极(例如源极S4)电连接第五晶体管的第二极(例如漏极D5)，第四晶体管的第二极(例如漏极D4)电连接至第一电压信号线VDD1。
第五晶体管T5(又称为驱动晶体管)的栅极电连接至节点G。第五晶体管T5的 第一极(例如源极S5)电连接至节点S。第五晶体管T5的第二极(例如漏极D5)电连接至第四晶体管的第一极(例如源极S4)。
图4B是根据本公开的一些示例性实施例的显示基板的像素驱动电路的部分时序图。下面结合图4A和图4B对本公开实施例提供的像素驱动电路的工作原理做进一步说明。
在第一复位阶段T1，EM是高压开启信号，G1、G2、G3均是低压关断信号，EM控制的晶体管T4打开，G1控制的晶体管T1、G2控制的晶体管T2和G3控制的晶体管T3均关断。第一电压(例如VDD电压)写入驱动晶体管T5的漏极。
在第二复位阶段T2，EM、G1是低压关断信号，G2、G3是高压开启信号，G1控制的晶体管T1、EM控制的晶体管T4均关断，G2控制的晶体管T2和G3控制的晶体管T3均打开。发光元件(例如发光二极管OLED)的阳极与驱动晶体管T5的源极电连接。初始化电压Vini写入驱动晶体管T5的源极和发光元件的阳极，将发光元件的阳极的电位复位成Vini。同时，Vini和发光元件的阴极电压VSS之间的电位差最优为小于发光元件的开启阈值电压，这样来保证此时发光元件是不发光的，以便提升显示的暗态亮度品质，提升对比度。参考电压Vref写入到驱动晶体管T5的栅极，其中参考电压Vref和VDD电压的电位差，即是驱动晶体管T5的Vgs，来保证驱动晶体管T5有大电流流过，依此来消除或者降低显示面板在长时间用小电流显示低亮度，过渡到大电流显示高亮度时，驱动晶体管T5在小电流下的由于应力引起的特性漂移，消除或者减弱其所导致的黑色画面变换到白色画面时的亮度拖尾现象。其中，该阶段驱动晶体管T5的大电流根据不同的Vref和Vini电压情况，驱动晶体管T5可以工作在放大区和饱和区，理论上最好的状态是驱动晶体管T5工作在饱和区，此时可以最大化流经MDT的电流。同时，在该第二复位阶段T2，对存储电容Cst两端电位进行复位，使本帧信号的写入不受上帧信号的影响。
在补偿阶段T3，EM和G2都为高压开启信号，G1和G3为低压关断信号，G1控制的晶体管T1、G3控制的晶体管T3均关断，G2控制的晶体管T2和EM控制的晶体管T4均打开。在此过程中，节点S的电压逐渐充电至参考电压和晶体管阈值电压Vth的差值，直至晶体管T5关闭，补偿过程结束。此时驱动晶体管T5的Vgs-Vth＝0，因为Vg＝Vref，所以Vs＝Vg-Vth＝Vref-Vth，这样存储电容Cst两端的电位差就是驱动晶体管T5的阈值电压Vth。
在数据写入阶段T4，G1为高压开启信号，G2、G3和EM都为低压关断信号，G1控制的晶体管T1打开，G2控制的晶体管T2、G3控制的晶体管T3和EM控制的晶体管T4均关断。数据信号Vdata便写入到驱动晶体管T5的栅极。由于存储电容Cst的一端电连接驱动晶体管T5的栅极，此时会将数据电压Vdata储存在节点G，即存储电容器Cst在节点G的电压为Vdata。
在发光阶段T5，G1、G2和G3为低压关断信号，EM为高压开启信号，G1控制的晶体管T1、G2控制的晶体管T2和G3控制的晶体管T3均关断，EM控制的晶体管T4打开。驱动晶体管T5的源极与栅极电压差Vsg可以用以下公式计算：Vsg＝Vdata-Vref。由此可以得出：流经驱动晶体管T5的电流(即流经OLED的电流)Id＝k(Vdata-Vref)2，其中，k为常数系数，其与驱动晶体管T5的迁移率、宽长比以及栅源电容值相关。这样，决定Id大小的就只有数据电压Vdata和参考电压Vref，而Vref是一个直流电压信号，因此决定Id大小的只有数据电压Vdata。因此，在本公开的实施例中，如图4A所示的像素驱动电路的具体实施例的电路结构既可以补偿驱动晶体管的阈值电压差异性，也可以补偿第一电压信号线VDD1上的IRDrop(IR压降)。
图5至图14是根据本公开的实施例的显示基板的局部平面图，其示意性示出了显示基板包括的若干个子像素的像素驱动电路的平面图，其中，图5是根据本公开的实施例的显示基板包括的第一导电层的局部平面图，图6是根据本公开的实施例的显示基板包括的半导体层的局部平面图，图7是根据本公开的实施例的显示基板包括的第二导电层的局部平面图，图8是根据本公开的实施例的显示基板包括的过孔的局部平面图，图9是根据本公开的实施例的显示基板包括的第三导电层的局部平面图，图10是根据本公开的实施例的显示基板包括的平坦化层的局部平面图，图11是根据本公开的实施例的显示基板包括的阳极膜层的局部平面图，图12是根据本公开的实施例的显示基板包括的彩色滤光层的局部平面图，图13根据本公开的实施例的显示基板包括的图5至图12的膜层的组合的局部平面图，图14是根据本公开的实施例的显示基板包括的图5至图10的膜层的组合的局部平面图；图15是根据本公开的实施例的显示基板包含更多个像素单元的局部平面图；图16是根据本公开的实施例的显示基板沿图13中的线AA’截取的截面图。
结合参照图5至图16，所述显示基板可以包括至少一个半导体层、多个导电层和多个绝缘层。例如，至少一个绝缘层可以设置在相邻的半导体层与导电层之间，以及 设置在相邻的导电层之间。
如图5至图16所示，首先在衬底基板上形成第一导电层10，在第一导电层10的远离衬底基板的一侧形成半导体层20，在半导体层20的远离衬底基板的一侧形成第二导电层30，在第二导电层30的远离衬底基板的一侧形成第三导电层40，在第三导电层40的远离衬底基板的一侧依次形成有平坦化层50、阳极膜层60、彩色滤光层70等膜层。在本公开的实施例中，导电层之间可以设置有一个或者多个绝缘层。
例如，半导体层可以包括非晶硅、多晶硅或氧化物半导体等材料，并且例如包括沟道区、源极区和漏极区。沟道区可不进行掺杂或掺杂类型与源极区、漏极区不同，并因此具有半导体特性。源极区和漏极区分别位于沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可根据TFT是N型还是P型晶体管而变化。例如，在本公开的实施例中，各个晶体管可以是N型薄膜晶体管。
在本公开的实施例中，如图5至图14，在显示基板的衬底基板的一侧设置有多个像素单元，多个像素单元沿第一方向X和第二方向Y成阵列排列，以形成多行像素单元和多列像素单元，至少一个像素单元包括多个子像素，至少一个子像素包括发光元件和用于驱动所述发光元件的像素驱动电路；设置于衬底基板的多个初始化电压信号线Vini1，多个初始化电压信号线Vini1分别给多行像素单元供应初始化电压信号，多个初始化电压信号线Vini1沿第二方向Y间隔排列，即初始电压信号线Vini1在第二方向Y上具有多个并且相互之间具有一定的距离。至少一个初始化电压信号线Vini1沿第一方向X延伸，即初始电压信号线Vini1在第一方向X上横向延伸。每一行像素单元具有奇数行和偶数行的像素单元，其中奇数行和偶数行的像素单元共用初始化电压信号线Vini1。
例如，如图5和图15所示，初始电压信号线Vini1下侧的2n-1行(例如第一行)像素单元与初始电压信号线Vini1上侧的2n行(例如第二行)像素单元共用中间的一条初始电压信号线Vini1。其他的行像素单元，例如第三行像素单元和第四行像素单元共用一条初始电压信号线Vini1。依次类推，可以实现相邻的行像素单元之间的像素驱动电路共用初始化电压信号线，从而可以有效减少初始电压信号线所占用的面积，使像素驱动电路的设计更为简化，同时可以实现缩小像素驱动电路或者像素单元所占的面积，实现显示基板的高分辨率的需求。
如图9所示，显示基板还包括设置于衬底基板的多个初始化电压信号引线Vini2， 初始化电压信号引线Vini2与初始化电压信号线Vini1电连接，例如通过过孔实现电连接。多个初始化电压信号引线Vini2沿第一方向X间隔排列，至少一个初始化电压信号引线Vini2沿第二方向延伸，即初始化电压信号引线Vini2是在Y方向上延伸的。
奇数列和偶数列的像素单元的像素驱动电路共用初始化电压信号引线Vini2。例如，第一列像素单元和第二列像素单元的像素驱动电路共用初始化电压信号引线Vini2，第三列像素单元和第四列像素单元的像素驱动电路共用初始化电压信号引线Vini2，依次类推。
根据本公开的实施例，通过使列像素的相邻像素单元的像素驱动电路共用初始化电压信号引线Vini2，可以有效减少初始电压信号线所占用的面积，在上述的使用初始化电压信号线Vini1的基础上，使像素驱动电路的设计更加简化，大幅度缩小像素驱动电路或者像素单元所占的面积，实现显示基板的超高分辨率的需求。
如图9所示，显示基板还包括设置于衬底基板的多个参考电压信号引线Vref2，参考电压信号引线Vref2用于提供参考电压，多个参考电压信号引线Vref2沿第一方向间隔排列，至少一个参考电压信号引线Vref2沿第二方向延伸，如图9所示参考电压信号引线Vref2在Y方向上延伸。奇数列和偶数列的像素单元的像素驱动电路共用参考电压信号引线Vref2。
如图5所示，显示基板还包括设置于衬底基板的多个第一电压信号引线VDD2，第一电压信号引线VDD2用于给发光元件提供第一电压，多个第一电压信号引线VDD2沿第一方向间隔排列，至少一个第一电压信号引线VDD2沿第二方向延伸。列像素单元中的与上述列像素单元中不同的像素单元的像素驱动电路共用第一电压信号引线，例如，第二列和第三列像素单元的像素驱动电路共用第一电压信号引线VDD2。第四列和第五列像素单元的像素驱动电路共用第一电压信号引线VDD2。
如图9所示，显示基板还包括设置于衬底基板的多个第一电压信号线VDD1，第一电压信号线VDD1与第一电压信号引线VDD2电连接，具体地，例如可以通过过孔实现电连接，多个第一电压信号线VDD1沿第二方向间隔排列，至少一个第一电压信号线VDD1沿第一方向延伸，即第一电压信号线VDD1沿X方向延伸。
相邻的行像素的像素单元的像素驱动电路共用第一电压信号线VDD1，其中，相邻的行像素的像素单元与前述的相邻的行像素的像素单元不同，在此处例如是指第二行和第三行的像素单元的像素驱动电路共用第一电压信号线VDD1，以及第四行和第 五行的像素单元的像素驱动电路共用第一电压信号线VDD1。
如图5所示，奇数行和偶数行的像素单元的像素驱动电路相对于共用的初始化电压信号线Vini1对称布置。即在初始化电压信号线Vini1两侧的像素单元的驱动电路以初始化电压信号线Vini1为对称轴相互对称。例如，第一行和第二行像素单元的像素驱动电路相对于共用的初始化电压信号线Vini1对称，第三行和第四行像素单元的像素驱动电路相对于共用的初始化电压信号线Vini1对称，依次类推。
如图5和图15所示，相邻的行像素单元的像素驱动电路相对于共用的第一电压信号线VDD1对称布置。即第2n行和第2n+1行像素单元的像素驱动电路相对于第一电压信号线VDD1对称布置，例如，第二行和第三行的像素单元的像素驱动电路相对于共用的第一电压信号线VDD1对称布置，第四行和第五行的像素单元的像素驱动电路相对于共用的第一电压信号线VDD1对称布置，依次类推。
如图9和图15所示，相邻的列像素单元中的靠近共用的第一电压信号引线的子像素列的像素驱动电路相对于共用的第一电压信号引线VDD2对称布置。即第2m列和第2m+1列像素单元中的靠近共用的第一电压信号引线的子像素列的像素驱动电路相对于第一电压信号引线VDD2对称布置，例如，第二列的像素单元中的靠近共用的第一电压信号引线的子像素列和第三列的像素单元中的靠近共用的第一电压信号引线的子像素列的像素驱动电路相对于共用的第一电压信号引线VDD2对称布置，第四列的像素单元中的靠近共用的第一电压信号引线的子像素列和第五列的像素单元中的靠近共用的第一电压信号引线的子像素列的像素驱动电路相对于共用的第一电压信号引线VDD2对称布置。
如图7所示，衬底基板还包括发光控制信号线EM、第一扫描信号线G1、第二扫描信号线G2、第三扫描信号线G3以及参考电压信号线Vref1。
其中，多个发光控制信号线EM设置于衬底基板的一侧，多个发光控制信号线EM分别给多行像素单元供应发光控制信号，多个发光控制信号线EM沿第二方向Y间隔排列，至少一个发光控制信号线EM沿第一方向X延伸。
多个第一扫描信号线G1设置于衬底基板的一侧，多个第一扫描信号线G1分别给多行像素单元供应第一扫描信号，多个第一扫描信号线G1沿第二方向Y间隔排列，至少一个第一扫描信号线G1沿第一方向X延伸。
多个第二扫描信号线G2设置于衬底基板的一侧，多个第二扫描信号线G2分别给 多行像素单元供应第二扫描信号，多个第二扫描信号线G2沿第二方向Y间隔排列，至少一个第二扫描信号线G2沿第一方向X延伸。
多个第三扫描信号线G3设置于衬底基板的一侧，多个第三扫描信号线G3分别给多行像素单元供应第三扫描信号，多个第三扫描信号线G3沿第二方向间隔排列，至少一个第三扫描信号线G3沿第一方向延伸。
如图14所示，参考电压信号线Vref1设置于衬底基板的一侧，参考电压信号线Vref1与参考电压信号引线Vref2电连接，例如通过过孔连接，多个参考电压信号线Vref1沿第二方向Y间隔排列，至少一个参考电压信号线Vref1沿第一方向X延伸。
如图14所示，相邻行的像素单元，两行像素单元各自的第一电压信号线VDD1、发光控制信号线EM、第一扫描信号线G1、第二扫描信号线G2、参考电压信号线Vref1和第三扫描信号线G3在第二方向Y上分别位于共用的初始化电压信号线的两侧。例如，第一行的像素单元和第二行的像素单元，又例如，第三行的像素单元和第四行的像素单元，依次类推。
在本公开的实施例中，如图7和图14所示，奇数行的像素单元的第一电压信号线VDD1、发光控制信号线EM、第一扫描信号线G1、第二扫描信号线G2、参考电压信号线Vref1和第三扫描信号线G3在第二方向Y上与共用的初始化电压信号线Vini1的距离逐渐减小。
在本公开的实施例中，与该奇数行相邻的偶数行的像素单元的第一电压信号线VDD1、发光控制信号线EM、第一扫描信号线G1、第二扫描信号线G2、参考电压信号线Vref1和第三扫描信号线G3在第二方向Y上与共用的初始化电压信号线Vini1的距离逐渐减小。
如上所述，奇数行的像素单元和偶数行的像素单元的第一电压信号线VDD1、发光控制信号线EM、第一扫描信号线G1、第二扫描信号线G2、参考电压信号线Vref1和第三扫描信号线G3在以共用的初始化电压信号线Vini1为对称轴，在第二方向Y上对称布置。
如图12至14所示，显示基板上的多个子像素包括第一子像素、第二子像素和第三子像素，例如，第一子像素可以为红色子像素R，第二子像素可以为绿色子像素G，第三子像素可以为蓝色子像素B。显示基板上还包括第一数据引线DR、第二数据引线DG、第三数据引线DB。如图9和图14所示，第一数据引线DR、第二数据引线DG、 第三数据引线DB可以设置在第三导电层40。其中，第一数据引线DR分别给多列第一子像素R供应第一数据信号，多个第一数据引线DR沿第一方向X间隔排列，至少一个第一数据引线DR沿第二方向Y延伸。第二数据引线DG分别给多列第二子像素G供应第二数据信号，多个第二数据引线DG沿第一方向X间隔排列，至少一个第二数据引线DG沿第二方向Y延伸。第三数据引线DB分别给多列第三子像素B供应第三数据信号，多个第三数据引线DB沿第一方向X间隔排列，至少一个第三数据引线DB沿第二方向Y延伸。
示例性地，每一条沿第二方向Y延伸的第一数据引线DR为每一列第一子像素R供应第一数据信号，每一条沿第二方向Y延伸的第二数据引线DG为每一列第二子像素G供应第二数据信号，每一条沿第二方向Y延伸的第三数据引线DB为每一列第一子像素B供应第一数据信号。
如图9和图14所示，对于奇数列像素单元和偶数列像素单元(例如第一列和第二列)，相邻的两列像素单元各自的第一电压信号引线VDD2、第一数据引线DR、第二数据引线DG和第三数据引线DB在第一方向X上分别位于共用的初始化电压信号引线Vini2和共用的参考电压信号引线Vref2的两侧。
在本公开的实施例中，如图9和图14所示，奇数列(例如第一列)的像素单元的第一电压信号引线VDD2、第一数据引线DR、第二数据引线DG和第三数据引线DB位于共用的初始化电压信号引线Vini2远离共用的参考电压信号引线Vref2一侧，该奇数列像素单元的第一电压信号引线VDD2、第一数据引线DR、第二数据引线DG和第三数据引线DB在第一方向X上与共用的初始化电压信号引线Vini2的距离逐渐减小。与该奇数列相邻并且具有共用的初始化电压信号引线Vini2的偶数列像素单元的第一电压信号引线VDD2、第一数据引线DR、第二数据引线DG和第三数据引线DB位于共用的参考电压信号引线Vref2远离共用的初始化电压信号引线Vini2一侧。该偶数列像素单元的第一数据引线DR、第二数据引线DG、第三数据引线DB和第一电压信号引线VDD2在第一方向X上与共用的参考电压信号引线Vref2的距离逐渐增大。
在本公开的实施例中，如图5所示，第一电压信号线VDD1、参考电压信号线Vref1和初始化电压信号线Vini1位于第一导电层10。
如图7和图16所示，发光控制信号线EM、第一扫描信号线G1、第二扫描信号线G2和第三扫描信号线G3位于第二导电层30，第一导电层10和第二导电层30为 设置在衬底基板上的不同的导电层。其中第一导电层10和第二导电层30之间例如还可以设置其他膜层，例如绝缘层以及半导体层20。
在本公开的实施例中，在同一行像素单元的第一电压信号线VDD1、发光控制信号线EM、第一扫描信号线G1、第二扫描信号线G2、参考电压信号线Vref1、第三扫描信号线G3和初始化电压信号线Vini1中，位于不同导电层中的两个相邻信号线在衬底基板上的正投影在第二方向上的最小间距小于位于同一导电层中的两个相邻信号线在衬底基板上的正投影在第二方向上的最小间距。
例如，在不同的导电层中，第一电压信号线VDD1与发光控制信号线EM相邻，第一电压信号线VDD1与发光控制信号线EM在衬底基板上的正投影在第二方向Y上的最小间距d1。在相同的导电层中，参考电压信号线Vref1与初始化电压信号线Vini1相邻，参考电压信号线Vref1与初始化电压信号线Vini1在衬底基板上的正投影在第二方向Y上的最小间距为d2，则d1小于d2。根据本公开的实施例，通过将第一电压信号线VDD1、发光控制信号线EM、第一扫描信号线G1、第二扫描信号线G2、参考电压信号线Vref1、第三扫描信号线G3和初始化电压信号线Vini1设置在不同的导电层中，同时设置上述的间距结构，最大程度的节省像素单元的像素驱动电路的空间占比，可以实现显示基板高分辨率的目的。
如图16所示，显示基板还包括位于衬底基板的半导体层20和第三导电层40，第一导电层10、半导体层20、第二导电层30和第三导电层40依次远离所述衬底基板设置。在本公开的实施例中，在第一导电层10、半导体层20、第二导电层30和第三导电层40之间还可以设置其他膜层，例如绝缘层等。
在本公开的实施例中，如图14所示，像素驱动电路包括多个晶体管，例如第一晶体管T1、第二晶体光T2、第三晶体管T3、第四晶体管T4和第五晶体管T5。每一个晶体管具有源极S和漏极D，例如第一晶体管包括源极S1和漏极D1，第二晶体管包括源极S2和漏极D2，第三晶体管包括源极S3和漏极D3，第四晶体管包括源极S4和漏极D4，第五晶体管包括源极S5和漏极D5。
在本公开的实施例中，如图5和图14所示，显示基板还包括遮光部LS，像素驱动电路包括驱动晶体管(例如第五晶体管T5)，驱动晶体管包括沟道区，遮光部LS在衬底基板上的正投影覆盖沟道区在衬底基板上的正投影，遮光部LS位于第一导电层10中。
如图7和图14所示，驱动晶体管还包括栅极Ga，栅极Ga位于第二导电层30中，用于控制驱动晶体管的导通状态。
在本公开的实施例中，如图16所示，像素驱动电路还包括存储电容(例如Cst1和Cst2)，存储电容包括第一电容电极Cst1和第二电容电极Cst2，第一电容电极Cst1包括位于半导体层中的第一电极部C1，第二电容电极Cst2包括位于第一导电层中的第二电极部C2和位于第三导电层40中的第三电极部C3，第二电极部C2和第三电极部C3电连接，例如通过第三过孔VH3电连接。
如图16所示，第一电极部C1在衬底基板1上的正投影与第二电极部C2在衬底基板1上的正投影至少部分重叠，第一电极部C1在衬底基板1上的正投影与第三电极部C3在衬底基板1上的正投影至少部分重叠。从而使形成的存储电容的第一电容电极和第二电容电极之间有较大的表面积，从而具有更大的存储容量。
如图8所示，驱动晶体管T5的栅极与第一电极部C1通过第一过孔VH1电连接。驱动晶体管还包括源极S5和漏极D5，驱动晶体管T5的源极S5和漏极D5中的一个(例如源极S5)通过第二过孔VH2与第三电极部C3电连接，第二电极部C2通过第三过孔VH3与第三电极部C3电连接，第二过孔VH2和第三过孔VH3在衬底基板上的正投影至少部分重叠。第四晶体管T4的漏极D4通过第三过孔VH3与第一电压信号线VDD1电连接，第四晶体管T4的源极S4通过第5过孔VH5和第六过孔VH6与驱动晶体管T5的漏极D5电连接，具体地，第四晶体管的源极S4通过第五过孔VH5与第三导电层中ACT3电连接，ACT3通过第六过孔VH6与驱动晶体管T5的漏极D5电连接。第一晶体管T1的源极S1通过第七过孔VH7与第一数据引线DR电连接。第二晶体管T2源极S2通过第八过孔VH8和第九过孔VH9与参考电压信号线Vref1电连接，第二晶体管T2的漏极D2与第二电极部C2电连接。第三晶体管T3的漏极D3通过第十过孔VH10与第二电极部C2电连接。
如图13所示，显示基板还包括位于第三导电层40远离衬底基板一侧的像素界定层，和位于像素界定层中的多个开口M，多个子像素分别包括多个开口M，例如每一个子像素包括一个开口M。
如图11和图13所示，对于相邻的两行像素单元而言，一行像素单元的子像素的开口M在衬底基板上的正投影与该行像素单元的初始化电压线Vini1在衬底基板上的正投影至少部分重叠，如图13中的中间行像素单元。另一行像素单元的子像素的开口 M在衬底基板上的正投影与该另一行像素单元的第一电压信号线VDD1在衬底基板上的正投影至少部分重叠，如图13中的下侧行像素单元。
如图13所示，发光元件包括第一电极，第一电极通过阳极连接孔VHA与驱动晶体管T5的源极S5和漏极D5中的一个电连接，阳极连接孔VHA在衬底基板上的正投影位于第三电极部C3在衬底基板上的正投影内。
可选地，本公开的实施例还提供一种显示面板，该显示面板可以包括上述的显示基板。
可选地，本公开的实施例还提供一种显示装置，该显示装置可以包括上述显示基板或显示面板。所述显示装置可以包括但不限于：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。应该理解，该显示装置具有与前述实施例提供的显示基板相同的有益效果。
虽然本公开总体构思的一些实施例已被图示和说明，本领域普通技术人员将理解，在不背离本总体发明构思的原则和精神的情况下，可对这些实施例做出改变，本公开的范围以权利要求和它们的等同物限定。

Claims (26)

  1. 一种显示基板，其特征在于，所述显示基板包括：
    衬底基板；
    设置于所述衬底基板的多个像素单元，所述多个像素单元沿第一方向和第二方向成阵列排列，以形成多行像素单元和多列像素单元，至少一个所述像素单元包括多个子像素，至少一个子像素包括发光元件和用于驱动所述发光元件的像素驱动电路；以及
    设置于所述衬底基板的多个初始化电压信号线，所述多个初始化电压信号线分别给多行像素单元供应初始化电压信号，所述多个初始化电压信号线沿第二方向间隔排列，至少一个所述初始化电压信号线沿第一方向延伸，
    其中，所述多行像素单元包括第2n-1行像素单元和第2n行像素单元，n为正整数，所述第2n-1行像素单元的像素驱动电路和所述第2n行像素单元的像素驱动电路共用所述初始化电压信号线。
  2. 根据权利要求1所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板的多个初始化电压信号引线，所述初始化电压信号引线与所述初始化电压信号线电连接，所述多个初始化电压信号引线沿第一方向间隔排列，至少一个所述初始化电压信号引线沿第二方向延伸；
    所述多列像素单元包括第2m-1列像素单元和第2m列像素单元，m为正整数，所述第2m-1列像素单元的像素驱动电路和所述第2m列像素单元的像素驱动电路共用初始化电压信号引线。
  3. 根据权利要求1所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板的多个参考电压信号引线，所述参考电压信号引线用于提供参考电压，所述多个参考电压信号引线沿第一方向间隔排列，至少一个所述参考电压信号引线沿第二方向延伸；
    所述第2m-1列像素单元的像素驱动电路和所述第2m列像素单元的像素驱动电路共用参考电压信号引线。
  4. 根据权利要求3所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板的多个第一电压信号引线，所述第一电压信号引线用于给所述发光元件提供第一电压，所述多个第一电压信号引线沿第一方向间隔排列，至少一个所述第一电压信号引线沿第二方向延伸；
    所述多列像素单元还包括第2m+1列像素单元，所述第2m列像素单元的像素驱动电路和所述第2m+1列像素单元的像素驱动电路共用第一电压信号引线。
  5. 根据权利要求4所述的显示基板，其中，所述显示基板还包括设置于所述衬底基板的多个第一电压信号线，所述第一电压信号线与所述第一电压信号引线电连接，所述多个第一电压信号线沿第二方向间隔排列，至少一个所述第一电压信号线沿第一方向延伸；
    所述多行像素单元还包括第2n+1行像素单元，所述第2n行像素单元的像素驱动电路和所述第2n+1行像素单元的像素驱动电路共用第一电压信号线。
  6. 根据权利要求1所述的显示基板，其中，所述第2n-1行像素单元的像素驱动电路和所述第2n行像素单元的像素驱动电路相对于共用的初始化电压信号线对称布置。
  7. 根据权利要求5所述的显示基板，其中，所述第2n行像素单元的像素驱动电路和所述第2n+1行像素单元的像素驱动电路相对于共用的第一电压信号线对称布置。
  8. 根据权利要求4所述的显示基板，其中，所述第2m列像素单元中靠近共用的第一电压信号引线的子像素列的像素驱动电路和所述第2m+1列像素单元中靠近共用的第一电压信号引线的子像素列的像素驱动电路相对于共用的第一电压信号引线对称布置。
  9. 根据权利要求5所述的显示基板，其中，所述显示基板还包括：
    设置于所述衬底基板的多个发光控制信号线，所述多个发光控制信号线分别给多行像素单元供应发光控制信号，所述多个发光控制信号线沿第二方向间隔排列，至少一个所述发光控制信号线沿第一方向延伸；
    设置于所述衬底基板的多个第一扫描信号线，所述多个第一扫描信号线分别给多行像素单元供应第一扫描信号，所述多个第一扫描信号线沿第二方向间隔排列，至少一个所述第一扫描信号线沿第一方向延伸；
    设置于所述衬底基板的多个第二扫描信号线，所述多个第二扫描信号线分别给多行像素单元供应第二扫描信号，所述多个第二扫描信号线沿第二方向间隔排列，至少一个所述第二扫描信号线沿第一方向延伸；
    设置于所述衬底基板的多个参考电压信号线，所述参考电压信号线与所述参考电压信号引线电连接，所述多个参考电压信号线沿第二方向间隔排列，至少一个所述参考电压信号线沿第一方向延伸；以及
    设置于所述衬底基板的多个第三扫描信号线，所述多个第三扫描信号线分别给多行像素单元供应第三扫描信号，所述多个第三扫描信号线沿第二方向间隔排列，至少一个所述第三扫描信号线沿第一方向延伸。
  10. 根据权利要求9所述的显示基板，其中，对于第2n-1行像素单元和第2n行像素单元而言，两行像素单元各自的第一电压信号线、发光控制信号线、第一扫描信号线、第二扫描信号线、参考电压信号线和第三扫描信号线在第二方向上分别位于共用的初始化电压信号线的两侧。
  11. 根据权利要求9所述的显示基板，其中，所述第2n-1行像素单元的第一电压信号线、发光控制信号线、第一扫描信号线、第二扫描信号线、参考电压信号线和第三扫描信号线在第二方向上与所述共用的初始化电压信号线的距离逐渐减小；和/或，
    所述第2n行像素单元的第一电压信号线、发光控制信号线、第一扫描信号线、第二扫描信号线、参考电压信号线和第三扫描信号线在第二方向上与所述共用的初始化电压信号线的距离逐渐减小。
  12. 根据权利要求9所述的显示基板，其中，所述多个子像素包括第一子像素、第二子像素和第三子像素；
    所述显示基板还包括：
    设置于所述衬底基板的多个第一数据引线，所述第一数据引线分别给多列第一子像素供应第一数据信号，所述多个第一数据引线沿第一方向间隔排列，至少一个所述第一数据引线沿第二方向延伸；
    设置于所述衬底基板的多个第二数据引线，所述第二数据引线分别给多列第二子像素供应第二数据信号，所述多个第二数据引线沿第一方向间隔排列，至少一个所述第二数据引线沿第二方向延伸；
    设置于所述衬底基板的多个第三数据引线，所述第三数据引线分别给多列第三子像素供应第三数据信号，所述多个第三数据引线沿第一方向间隔排列，至少一个所述第三数据引线沿第二方向延伸。
  13. 根据权利要求12所述的显示基板，其中，对于第2m-1列像素单元和第2m列像素单元而言，两列像素单元各自的第一电压信号引线、第一数据引线、第二数据引线和第三数据引线在第一方向上分别位于共用的初始化电压信号引线和共用的参考电压信号引线的两侧。
  14. 根据权利要求12所述的显示基板，其中，所述第2m-1列像素单元的第一电压信号引线、第一数据引线、第二数据引线和第三数据引线位于共用的初始化电压信号引线远离共用的参考电压信号引线一侧，所述第2m-1列像素单元的第一电压信号引线、第一数据引线、第二数据引线和第三数据引线在第一方向上与所述共用的初始化电压信号引线的距离逐渐减小；和/或，
    所述第2m列像素单元的第一电压信号引线、第一数据引线、第二数据引线和第三数据引线位于共用的参考电压信号引线远离共用的初始化电压信号引线一侧，所述第2m列像素单元的第一数据引线、第二数据引线、第三数据引线和第一电压信号引线在第一方向上与所述共用的参考电压信号引线的距离逐渐增大。
  15. 根据权利要求14所述的显示基板，其中，所述第一电压信号线、所述参考电压信号线和所述初始化电压信号线位于第一导电层；
    所述发光控制信号线、所述第一扫描信号线、所述第二扫描信号线和所述第三扫描信号线位于第二导电层，所述第一导电层和所述第二导电层为设置在所述衬底基板上的不同的导电层。
  16. 根据权利要求9所述的显示基板，其中，在同一行像素单元的第一电压信号线、发光控制信号线、第一扫描信号线、第二扫描信号线、参考电压信号线、第三扫描信号线和初始化电压信号线中，位于不同导电层中的两个相邻信号线在所述衬底基板上的正投影在第二方向上的最小间距小于位于同一导电层中的两个相邻信号线在所述衬底基板上的正投影在第二方向上的最小间距。
  17. 根据权利要求15所述的显示基板，其中，所述显示基板还包括位于所述衬底基板的半导体层和第三导电层，所述第一导电层、所述半导体层、所述第二导电层和所述第三导电层依次远离所述衬底基板设置；
    所述显示基板还包括遮光部，所述像素驱动电路包括驱动晶体管，所述驱动晶体管包括沟道区，所述遮光部在所述衬底基板上的正投影覆盖所述沟道区在所述衬底基板上的正投影；
    所述遮光部位于所述第一导电层中。
  18. 根据权利要求17所述的显示基板，其中，所述驱动晶体管还包括栅极，所述栅极位于所述第二导电层中。
  19. 根据权利要求17所述的显示基板，其中，所述像素驱动电路还包括存储电容，所述存储电容包括第一电容电极和第二电容电极，所述第一电容电极包括位于所述半导体层中的第一电极部，所述第二电容电极包括位于所述第一导电层中的第二电极部和位于所述第三导电层中的第三电极部，所述第二电极部和所述第三电极部电连接；
    所述第一电极部在所述衬底基板上的正投影与所述第二电极部在所述衬底基板上的正投影至少部分重叠，所述第一电极部在所述衬底基板上的正投影与所述第三电极部在所述衬底基板上的正投影至少部分重叠。
  20. 根据权利要求19所述的显示基板，其中，所述驱动晶体管的栅极与所述第一电极部通过第一过孔电连接；和/或，
    所述驱动晶体管还包括源极和漏极，所述驱动晶体管的源极和漏极中的一个通过第二过孔与所述第三电极部电连接，所述第二电极部通过第三过孔与所述第三电极部电连接，所述第二过孔和所述第三过孔在所述衬底基板上的正投影至少部分重叠。
  21. 根据权利要求17所述的显示基板，其中，所述显示基板还包括：位于所述第三导电层远离所述衬底基板一侧的像素界定层；和位于所述像素界定层中的多个开口；
    所述多个子像素分别包括多个开口；
    对于相邻的两行像素单元而言，一行像素单元的子像素的开口在所述衬底基板上的正投影与该行像素单元的初始化电压线在所述衬底基板上的正投影至少部分重叠，另一行像素单元的子像素的开口在所述衬底基板上的正投影与该另一行像素单元的第一电压信号线在所述衬底基板上的正投影至少部分重叠。
  22. 根据权利要求19所述的显示基板，其中，所述发光元件包括第一电极，所述第一电极通过阳极连接孔与所述驱动晶体管的源极和漏极中的一个电连接；
    所述阳极连接孔在所述衬底基板上的正投影位于所述第三电极部在所述衬底基板上的正投影内。
  23. 根据权利要求19所述的显示基板，其中，所述像素驱动电路还包括第一晶体管、第二晶体管、第三晶体管和第四晶体管，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管中的每一个包括栅极、源极和漏极；
    所述第一晶体管的源极和漏极中的一个与所述驱动晶体管的栅极电连接；
    所述第二晶体管的源极和漏极中的一个与所述驱动晶体管的栅极电连接；
    所述第三晶体管的源极和漏极中的一个与所述第二电容电极电连接；以及
    所述第四晶体管的源极和漏极中的一个与所述驱动晶体管的源极和漏极中的另一个电连接。
  24. 根据权利要求23所述的显示基板，其中，所述第一晶体管的栅极与所述第一扫描信号线电连接，所述第一数据引线、所述第二数据引线和所述第三数据引线中的一个与所述第一晶体管的栅极电连接；和/或
    所述第二晶体管的栅极与所述第二扫描信号线电连接，所述第二晶体管的源极和漏极中的另一个与所述参考电压信号线电连接；和/或
    所述第三晶体管的栅极与所述第三扫描信号线电连接，所述第三晶体管的源极和漏极中的另一个与所述初始化电压信号线电连接；和/或
    所述第四晶体管的栅极与所述发光控制信号线电连接，所述第四晶体管的源极和漏极中的另一个与所述第一电压信号线电连接。
  25. 一种显示面板，其特征在于，所述显示面板包括根据权利要求1至24中任一项所述的显示基板。
  26. 一种显示装置，其特征在于，所述显示装置包括根据权利要求1至24中任一项所述的显示基板或根据权利要求25所述的显示面板。
CN202280003041.9A 2022-09-06 2022-09-06 显示基板、显示面板和显示装置 Pending CN117999866A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/117276 WO2024050687A1 (zh) 2022-09-06 2022-09-06 显示基板、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN117999866A true CN117999866A (zh) 2024-05-07

Family

ID=90192655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280003041.9A Pending CN117999866A (zh) 2022-09-06 2022-09-06 显示基板、显示面板和显示装置

Country Status (3)

Country Link
US (1) US20240155893A1 (zh)
CN (1) CN117999866A (zh)
WO (1) WO2024050687A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102072678B1 (ko) * 2013-07-09 2020-02-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN204257651U (zh) * 2014-12-18 2015-04-08 昆山国显光电有限公司 有机发光二极管显示器的阵列基板及显示器
KR102503052B1 (ko) * 2015-02-13 2023-02-24 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6764248B2 (ja) * 2016-04-26 2020-09-30 株式会社Ｊｏｌｅｄ アクティブマトリクス表示装置
KR20210078629A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
WO2024050687A1 (zh) 2024-03-14
US20240155893A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
CN110690360B (zh) 一种显示面板和显示装置
CN112967682B (zh) 一种显示面板及显示装置
CN111508977B (zh) 一种显示面板及其制作方法、显示装置
CN112309332B (zh) 像素电路及其驱动方法、显示基板和显示面板
WO2020220814A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
US20220406257A1 (en) Pixel circuit, display substrate, display panel, and display device
WO2021189323A1 (zh) 显示面板及其制作方法、显示装置
CN114550652B (zh) 显示基板以及显示装置
US11942032B2 (en) Display apparatus including power line comprising first power line in first direction and second power line in second direction
CN114175133B (zh) 一种显示面板及其制作方法、显示装置
KR20200078778A (ko) 발광 표시 장치
US20220189391A1 (en) Array substrate, and display panel and display device thereof
CN114361186A (zh) 显示基板和显示装置
CN117999866A (zh) 显示基板、显示面板和显示装置
US20240144878A1 (en) Display substrate and display apparatus
CN114512097B (zh) 显示装置
US20240078971A1 (en) Display substrate and display panel
US20240188328A1 (en) Display panel and display device
CN114616616B (zh) 一种显示基板及其制作方法、显示装置
CN115835730B (zh) 显示基板以及显示装置
US11640787B2 (en) Array substrate, and display panel and display device thereof
US20240057407A1 (en) Display substrate and display device
WO2023279373A1 (zh) 显示基板以及显示面板
US20220336540A1 (en) Display substrate, method for manufacturing the same, and display device
CN117177618A (zh) 显示基板、显示装置以及显示基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication