CN117979702A - 去除晶边缺陷的方法 - Google Patents

去除晶边缺陷的方法 Download PDF

Info

Publication number
CN117979702A
CN117979702A CN202410137754.5A CN202410137754A CN117979702A CN 117979702 A CN117979702 A CN 117979702A CN 202410137754 A CN202410137754 A CN 202410137754A CN 117979702 A CN117979702 A CN 117979702A
Authority
CN
China
Prior art keywords
layer
forming
substrate
mandrel pattern
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410137754.5A
Other languages
English (en)
Inventor
邵聪
张超斐
许志远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202410137754.5A priority Critical patent/CN117979702A/zh
Publication of CN117979702A publication Critical patent/CN117979702A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种去除晶边缺陷的方法，提供衬底，衬底上形成集成电路器件；在半导体衬底上形成前层互连结构，其中，前层互连结构包括与集成电路器件连接的多个导电部件；在前层互连结构上形成硬掩膜层；在硬掩膜层上形成牺牲层，图形化牺牲层形成芯轴图形，形成覆盖的侧墙材料层，回刻蚀侧墙材料层形成位于芯轴图形两侧的侧墙结构，衬底边缘处在回刻蚀之后形成有缺陷源；形成覆盖芯轴图形的光刻胶层，利用晶边刻蚀工艺去除晶边的光刻胶层、需去除的膜层和缺陷源；去除剩余的光刻胶层；去除牺牲层。本发明可以解决芯轴图形去除后晶边的残留物缺陷问题；避免了晶边刻蚀工艺损伤晶圆图形的风险；工艺简单，方便实现；能够提高产品良率。

Description

去除晶边缺陷的方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种去除晶边缺陷的方法。
背景技术
目前的ITM Core Remove(内部金属填充芯轴图形去除工艺)工艺包括：
1.准备一片内部金属填充侧墙材料层刻蚀之后的晶圆；
2.进行芯轴图形去除工艺，采用湿法刻蚀去除芯轴图形。
由于NAND等产品的膜层结构复杂，在侧墙材料层刻蚀完后造成晶边处的缺陷源，在芯轴图形去除后被洗到晶圆表面，形成残留物缺陷，缺陷图请见图1。
若在现有工艺中直接采用晶边刻蚀工艺去除晶边的缺陷源，由于晶圆表面保护不够，会导致晶边出现大量的图形崩溃缺陷，缺陷图请见图2。
为解决上述问题，需要提出一种新型的去除晶边缺陷的方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种去除晶边缺陷的方法，用于解决现有技术中由于NAND等产品的膜层结构复杂，在侧墙材料层刻蚀完后造成晶边处的缺陷源，在芯轴图形去除后被洗到晶圆表面，形成残留物缺陷，直接采用晶边刻蚀工艺去除晶边的缺陷源，由于晶圆表面保护不够，会导致晶边出现大量的图形崩溃缺陷的问题。
为实现上述目的及其他相关目的，本发明提供一种去除晶边缺陷的方法，包括：
步骤一、提供衬底，所述衬底上形成集成电路器件；
在所述半导体衬底上形成前层互连结构，其中，所述前层互连结构包括与所述集成电路器件连接的多个导电部件；
在所述导电部件上形成硬掩膜层；
在所述硬掩膜层上形成牺牲层，图形化所述牺牲层形成芯轴图形，形成覆盖所述的侧墙材料层，回刻蚀所述侧墙材料层形成位于所述芯轴图形两侧的侧墙结构，所述衬底边缘处在所述回刻蚀之后形成有缺陷源；
步骤二、形成覆盖所述芯轴图形的光刻胶层，利用晶边刻蚀工艺去除晶边的所述光刻胶层、需去除的膜层和所述缺陷源；
步骤三、去除剩余的所述光刻胶层；
步骤四、去除所述牺牲层，以所述侧墙结构定义出之后金属层的填充区域。
优选地，步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。
优选地，步骤一中的所述硬掩膜层的材料包括氧化硅的介电材料或低k介电材料。
优选地，步骤一中的所述牺牲层的材料为氮化硅。
优选地，步骤一中的所述侧墙材料层的材料为二氧化硅。
优选地，步骤一中的所述回刻蚀的方法为干法刻蚀。
优选地，步骤一中的所述芯轴图形的形状为长条形。
优选地，步骤三中利用灰化工艺和湿法清洗的方法去除所述光刻胶层。
优选地，步骤四中利用湿法刻蚀的方法去除所述牺牲层。
如上所述，本发明的去除晶边缺陷的方法，具有以下有益效果：
本发明可以解决芯轴图形去除后晶边的残留物缺陷问题；避免了晶边刻蚀工艺损伤晶圆图形的风险；工艺简单，方便实现；能够提高产品良率。
附图说明
图1显示为现有技术的残留物缺陷图示意图；
图2显示为现有技术的图形崩溃缺陷示意图；
图3显示为本发明的工艺流程示意图；
图4显示为本发明的形成侧墙结构示意图；
图5显示为本发明的形成光刻胶层示意图；
图6显示为本发明的晶边刻蚀示意图；
图7显示为本发明的去除光刻胶层示意图；
图8显示为本发明的去除牺牲层示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3，本发明提供一种去除晶边缺陷的方法，包括：
步骤一、提供衬底101，衬底101上形成集成电路器件103；
在半导体衬底101上形成前层互连结构104，其中，前层互连结构104包括与集成电路器件103连接的多个导电部件；
半导体衬底101还包括配置为形成各种器件或器件的组件的诸如n型掺杂阱、p型掺杂阱、源极和漏极、其他掺杂部件或它们的组合的各种掺杂部件。半导体结构包括形成在半导体衬底101上的各种集成电路(IC)器件。集成电路器件103器件包括鳍式场效应晶体管(FinFET)、二极管、双极晶体管、成像传感器、电阻器、电容器、电感器、存储器单元或它们的组合。在本发明的实施例中，集成电路器件103为NAND闪存存储器，其上的膜层结构可如图4所示。
前层互连结构104包括各种导电部件以将各种IC器件连接到集成电路中。前层互连结构104还包括层间介电(ILD)层以分离和隔离各种导电部件。例如，前层互连结构104包括接触件；金属线；和通孔。金属线分布在多个金属层中。例如，金属线可以包括铜、铝铜合金、其他合适的导电材料或它们的组合。通孔可以包括铜、铝铜合金、其他合适的导电材料或它们的组合。接触件可以包括钨、硅化物、镍、钴、铜、其他合适的导电材料或它们的组合。在一些实例中，各种导电部件可以进一步包括诸如钽和氮化钽、钛和氮化钛的阻挡层。
ILD层包括一种或多种介电材料以向各种器件组件(诸如栅极)和各种导电部件(诸如金属线、接触件和通孔)提供隔离功能。ILD层包括诸如氧化硅的介电材料、低k介电材料、其他合适的介电材料或它们的组合。在一些实例中，低k介电材料包括氟化硅玻璃(FSG)、碳掺杂的氧化硅、干凝胶、气凝胶、非晶氟化碳、聚对二甲苯、BCB(双苯并环丁烯)、聚酰亚胺和/或介电常数大致小于热氧化硅的介电常数的其他合适的介电材料。例如，ILD层的形成包括沉积和CMP。沉积可以包括旋涂、CVD、其他合适的沉积技术或它们的组合。ILD层可以包括多个层并且以适当程序(诸如镶嵌工艺)与各种导电部件共同地形成。
在一些实施例中，通过沉积和图案化形成前层互连结构104或其部分。例如，通过物理汽相沉积(PVD)沉积诸如铝铜的金属(或金属合金)，并且然后通过光刻工艺和蚀刻来图案化。然后通过沉积(和CMP)来设置ILD层。在一些实施例中，前层互连结构104使用镶嵌工艺来形成金属线。在镶嵌工艺中，沉积ILD层，通过CMP进一步平坦化ILD层，并且然后通过光刻和蚀刻来进行图案化以形成沟槽。沉积一种或多种导电材料以填充沟槽，并且应用另一CMP工艺去除多余的导电材料并平坦化顶面，由此形成导电部件。镶嵌工艺可用于形成金属线、通孔和接触件。可以应用双镶嵌工艺以形成一层金属线和与金属线相邻的通孔。在这种情况下，对ILD层进行两次沉积和图案化以分别形成沟槽和通孔。然后沉积金属以填充沟槽和通孔两者以形成金属线和通孔。
在导电部件上形成硬掩膜层105；例如，在衬底101上形成有NAND闪存存储器的存储单元，导电部件可为引出字线的通孔。
在硬掩膜层105上形成牺牲层，图形化牺牲层形成芯轴图形106，形成覆盖的侧墙材料层，回刻蚀侧墙材料层形成位于芯轴图形106两侧的侧墙结构107，衬底101边缘处在回刻蚀之后形成有缺陷源，缺陷源在之后去除牺牲层时，去除的牺牲层会被洗到衬底101表面会形成残留物缺陷；
在一些实施例中，步骤一中的衬底101包括块状半导体衬底或绝缘体上硅(SOI)衬底。SOI衬底包括位于作为SOI衬底的有源层的薄半导体层下方的绝缘体层。有源层的半导体和块状半导体通常包括晶体半导体材料硅，但也可以包括一种或多种其他半导体材料，诸如锗、硅锗合金、化合物半导体(例如，GaAs、AlAs、InAs、GaN、AlN等)或其合金(例如，GaxAl1-xAs、GaxAl1-xN、InxGa1-xAs等)、氧化物半导体(例如，ZnO、SnO2、TiO2、Ga2O3等)或其组合。半导体材料可以是掺杂的或未掺杂的。可以使用的其他衬底包括多层衬底、梯度衬底或混合取向衬底。
在一些实施例中，步骤一中的硬掩膜层105的材料包括氧化硅的介电材料或低k介电材料。
在一些实施例中，步骤一中的牺牲层的材料为氮化硅。
在一些实施例中，步骤一中的侧墙材料层的材料为二氧化硅。
在一些实施例中，步骤一中的回刻蚀的方法为干法刻蚀。
在一些实施例中，步骤一中的芯轴图形106的形状为长条形。
步骤二、形成覆盖芯轴图形106的光刻胶层102，形成如图5所示的结构，利用晶边刻蚀工艺去除晶边的光刻胶层102、需去除的膜层和缺陷源，形成如图6所示的结构；晶边刻蚀工艺通过选择搭配多种刻蚀气体，实现对PR(光刻胶)，OX(氧化物)，SiN(氮化硅)，Carbon(碳)，Metal(金属)等多类膜层材料的晶边刻蚀工艺全覆盖；可通过多种尺寸的聚焦环设计组合，实现对等离子体刻蚀区域的精准位置控制。
步骤三、去除剩余的光刻胶层102，形成如图7所示的结构；
在一些实施例中，步骤三中利用灰化工艺和湿法清洗的方法去除光刻胶层102。
步骤四、去除牺牲层，以侧墙结构107定义出之后金属层的填充区域。例如，请参阅图8，在去除牺牲层后，以侧墙结构107为掩膜刻蚀下方的硬掩膜层105可形成沟槽，沟槽用于填充金属层形成与其下方导电部件(如NAND闪存存储器中引出字线的通孔)电接触的金属线。
由于去除了缺陷源，可以解决芯轴图形106去除后晶边的残留物缺陷问题；避免了晶边刻蚀工艺损伤晶圆图形的风险；工艺简单，方便实现；能够提高产品良率。
在一些实施例中，步骤四中利用湿法刻蚀的方法去除牺牲层。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明可以解决芯轴图形去除后晶边的残留物缺陷问题；避免了晶边刻蚀工艺损伤晶圆图形的风险；工艺简单，方便实现；能够提高产品良率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种去除晶边缺陷的方法，其特征在于，至少包括：
步骤一、提供衬底，所述衬底上形成集成电路器件；
在所述半导体衬底上形成前层互连结构，其中，所述前层互连结构包括与所述集成电路器件连接的多个导电部件；
在所述前层互连结构上形成硬掩膜层；
在所述硬掩膜层上形成牺牲层，图形化所述牺牲层形成芯轴图形，形成覆盖所述的侧墙材料层，回刻蚀所述侧墙材料层形成位于所述芯轴图形两侧的侧墙结构，所述衬底边缘处在所述回刻蚀之后形成有缺陷源；
步骤二、形成覆盖所述芯轴图形的光刻胶层，利用晶边刻蚀工艺去除晶边的所述光刻胶层、需去除的膜层和所述缺陷源；
步骤三、去除剩余的所述光刻胶层；
步骤四、去除所述牺牲层，以所述侧墙结构定义出之后金属层的填充区域。
2.根据权利要求1所述的去除晶边缺陷的方法，其特征在于：步骤一中的所述衬底包括块状半导体衬底或绝缘体上硅(SOI)衬底。
3.根据权利要求1所述的去除晶边缺陷的方法，其特征在于：步骤一中的所述硬掩膜层的材料包括氧化硅的介电材料或低k介电材料。
4.根据权利要求1所述的去除晶边缺陷的方法，其特征在于：步骤一中的所述牺牲层的材料为氮化硅。
5.根据权利要求1所述的去除晶边缺陷的方法，其特征在于：步骤一中的所述侧墙材料层的材料为二氧化硅。
6.根据权利要求1所述的去除晶边缺陷的方法，其特征在于：步骤一中的所述回刻蚀的方法为干法刻蚀。
7.根据权利要求1所述的去除晶边缺陷的方法，其特征在于：步骤一中的所述芯轴图形的形状为长条形。
8.根据权利要求1所述的去除晶边缺陷的方法，其特征在于：步骤三中利用灰化工艺和湿法清洗的方法去除所述光刻胶层。
9.根据权利要求1所述的去除晶边缺陷的方法，其特征在于：步骤四中利用湿法刻蚀的方法去除所述牺牲层。
10.根据权利要求1所述的去除晶边缺陷的方法，其特征在于：所述方法用于内部金属填充芯轴图形去除工艺。
CN202410137754.5A 2024-01-31 2024-01-31 去除晶边缺陷的方法 Pending CN117979702A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410137754.5A CN117979702A (zh) 2024-01-31 2024-01-31 去除晶边缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410137754.5A CN117979702A (zh) 2024-01-31 2024-01-31 去除晶边缺陷的方法

Publications (1)

Publication Number Publication Date
CN117979702A true CN117979702A (zh) 2024-05-03

Family

ID=90857105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410137754.5A Pending CN117979702A (zh) 2024-01-31 2024-01-31 去除晶边缺陷的方法

Country Status (1)

Country Link
CN (1) CN117979702A (zh)

Similar Documents

Publication Publication Date Title
US11854962B2 (en) Via structure and methods thereof
US10763166B2 (en) Self-forming barrier for use in air gap formation
CN106558535B (zh) 形成金属互连件的方法
US9793212B2 (en) Interconnect structures and methods of forming same
CN107230702B (zh) 半导体器件及其制造方法
US9842768B2 (en) Method for forming semiconductor device structure
US9905471B2 (en) Integrated circuit structure and method forming trenches with different depths
TWI707440B (zh) 積體電路結構及其製造方法
CN105489590A (zh) 嵌入式金属-绝缘体-金属电容器
US7649240B2 (en) Semiconductor memory device with vertical fuse
US9911623B2 (en) Via connection to a partially filled trench
CN113035837B (zh) 具有气隙的半导体元件结构及其制备方法
US9418886B1 (en) Method of forming conductive features
CN117979702A (zh) 去除晶边缺陷的方法
TWI713143B (zh) 半導體結構及其製造方法
CN117995764A (zh) 改善后段截断填充空隙的方法
CN117954386A (zh) 降低通孔阻值的金属填充方法
CN117954385A (zh) 通孔的制造方法
US20230069716A1 (en) Metal interconnect structures and methods of fabricating the same
US11881431B2 (en) Anti-fuse with laterally extended liner
CN118248540A (zh) 深沟槽的刻蚀方法
US20230065711A1 (en) Semiconductor device and method of fabricating the same
US20230187510A1 (en) Angled via for tip to tip margin improvement
CN117995696A (zh) 改善小尺寸再分布通孔金属层台阶覆盖率的方法
CN118610158A (zh) 降低跑货风险的后段光刻返工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination