CN117976024A - 一种用于集成电路测试机中测试向量的替换方法及系统 - Google Patents
一种用于集成电路测试机中测试向量的替换方法及系统 Download PDFInfo
- Publication number
- CN117976024A CN117976024A CN202311803805.5A CN202311803805A CN117976024A CN 117976024 A CN117976024 A CN 117976024A CN 202311803805 A CN202311803805 A CN 202311803805A CN 117976024 A CN117976024 A CN 117976024A
- Authority
- CN
- China
- Prior art keywords
- replacement
- data
- replacement data
- ram
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013598 vector Substances 0.000 title claims abstract description 159
- 238000012360 testing method Methods 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000007781 pre-processing Methods 0.000 claims abstract description 25
- 238000012545 processing Methods 0.000 claims abstract description 24
- 238000013210 evaluation model Methods 0.000 claims abstract description 9
- 238000003860 storage Methods 0.000 claims description 19
- 230000006870 function Effects 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 7
- 238000005457 optimization Methods 0.000 claims description 7
- 238000004422 calculation algorithm Methods 0.000 claims description 6
- 238000007906 compression Methods 0.000 claims description 6
- 230000006835 compression Effects 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 6
- 238000013500 data storage Methods 0.000 claims description 6
- 230000007613 environmental effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000013144 data compression Methods 0.000 claims description 3
- 238000011156 evaluation Methods 0.000 claims description 3
- 238000010200 validation analysis Methods 0.000 claims description 3
- 238000013459 approach Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种用于集成电路测试机中测试向量的替换方法及系统，涉及测试技术领域，包括将测试向量和替换数据A存储到DDR中，载入通道配置信息和替换长度信息，构建替换数据有效率评估模型，分析替换数据有效情况；将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中；对测试向量操作码进行译码，读取RAM中的替换数据B进行编码并替换对应通道。本发明所述方法通过替换数据有效率评估模型，提升了数据处理的可靠性；通过使替换数据更加适合测试需求，同时存储到RAM中确保了快速访问，并提高了数据处理的速度，使得测试向量的替换更加迅速和高效；通过测试向量可以根据实际需求灵活替换，提高了测试的适应性和准确性。
Description
技术领域
本发明涉及测试技术领域，具体为一种用于集成电路测试机中测试向量的替换方法及系统。
背景技术
在集成电路(IC)生产中，集成电路测试机是确保IC品质的关键设备，集成电路测试机通过应用测试向量到IC管脚，检测其功能和性能的完整性，测试向量是一系列逻辑1和逻辑0的数据，用于每个时钟周期的测试或操作，然而，随着IC集成度的增加，测试向量的复杂度也在不断增长，这对集成电路测试机的存储和处理能力提出了更高的要求，现有技术中，一种常见的方法是将重复的测试向量压缩成一行，以节省存储空间和减少加载时间，但这种方法在测试向量中的某一位或多位需要变化时就变得不再适用，在这种情况下，必须编写和存储更复杂的测试向量，这不仅增加了存储空间的消耗，也延长了向量的加载和编写时间，这些限制导致了集成电路测试效率的降低和成本的增加，目前现有技术或专利中已经提到了测试向量的存储方法，但是方法过于局限，现有技术对向量进行循环或重复的指令，但是该指令仅限于重复行或循环行的向量不能改变，如果其中某一位需要变化时该种方法便不再适用。
针对现有技术的不足，本发明将测试向量和替换数据A存储到DDR中，优化存储结构，提高数据访问速度，通过载入通道配置信息和替换长度信息，构建替换数据有效率评估模型，这种动态替换策略允许系统根据实际情况灵活调整，从而更有效地处理复杂的测试向量，将有效的替换数据A进行预处理以获取替换数据B，并将其存储到RAM中，减少了对存储空间的需求，并提高了数据处理的速度，对测试向量操作码进行译码，然后读取RAM中的替换数据B进行编码并替换对应通道，这种智能译码与编码过程进一步提高了测试向量处理的效率和灵活性，本发明将预先存入DDR中的测试向量中需要替换的向量数据替换成外部输入的替换数据，一方面可以极大的减少测试向量的存储空间，另一方面可以减少测试向量的编写数量，减少测试向量编写时间，提高工作效率。
发明内容
鉴于上述存在的问题，提出了本发明。
因此，本发明解决的技术问题是：现有的测试向量存储方法存在效率低，灵活性低，复杂度高，以及如何进行高效的测试向量存储和处理的问题。
为解决上述技术问题，本发明提供如下技术方案：一种用于集成电路测试机中测试向量的替换方法，包括将测试向量和替换数据A存储到DDR中，载入通道配置信息和替换长度信息，构建替换数据有效率评估模型，分析替换数据有效情况；将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中；对测试向量操作码进行译码，读取RAM中的替换数据B进行编码并替换对应通道。
作为本发明所述的用于集成电路测试机中测试向量的替换方法的一种优选方案，其中：所述将测试向量和替换数据A存储到DDR中包括将测试向量存储到DDR，测试向量的编码方式为低128比特为编码向量数据，每个通道的编码向量数据为4比特，共32个通道，组成128比特的向量数据；4比特二进制值0000和0001分别表示输出低电平和高电平，1011表示通道需要替换，向量编码表示执行对应功能包括向量替换或输出高低电平；高128比特为操作码，外部输入数据替换开始信号和外部输入数据替换使能信号，通过1比特的形式包含在操作码中，高电平表示信号有效，低电平表示信号无效；将替换数据A存储到DDR中。
作为本发明所述的用于集成电路测试机中测试向量的替换方法的一种优选方案，其中：所述载入通道配置信息和替换长度信息包括替换通道配置信号和替换长度信号通过上位机软件直接下发；替换通道配置信息包括通道带宽、通道类型、通道容量、通道访问模式以及通道优先级；替换长度信息包括数据块大小、数据压缩率以及数据分段信息。
作为本发明所述的用于集成电路测试机中测试向量的替换方法的一种优选方案，其中：所述构建替换数据有效率评估模型包括通过构建替换数据有效率评估模型分析替换数据有效情况，构建替换数据有效率评估模型表示为：
其中，E表示替换数据的有效率评估值，Srw为数据读写速度包括DDR和RAM的速度，Tproc为数据处理时间，Rerr为数据传输和处理过程中的错误率，UCPU和URAM分别表示CPU和RAM的使用率，Lqueue为处理队列长度，α、β、γ、δ、∈、ζ分别为权重系数，Θ(Copt,Eenv)为优化算法函数；优化算法函数表示为：
Θ(Copt,Eenv)＝κ·Copt-λ·Eenv
其中，Copt为压缩率，Eenv为环境因素影响程度，κ为压缩率调节系数，λ为环境因素影响程度调节系数；当E大于等于0.6时，替换数据有效，有效替换数据进行保留处理；当E小于0.6时，替换数据无效，无效替换数据进行等待有效化处理，数据有效后保留。
作为本发明所述的用于集成电路测试机中测试向量的替换方法的一种优选方案，其中：所述将替换数据B存储到RAM中包括将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中，从DDR读取替换数据A，基于通道配置信息和替换长度信息，将单个32比特替换数据A转化为32比特的替换数据B，将转化后的替换数据B存储到RAM中，替换数据B的数量与替换长度一致，基于通道配置信息和替换长度信息确认替换数据B的值；预处理包括运行过程中，当检测到RAM中替换数据B的个数低于RAM容量的10％时，从DDR中读取替换数据A，生成并存储替换数据B。
作为本发明所述的用于集成电路测试机中测试向量的替换方法的一种优选方案，其中：所述对测试向量操作码进行译码包括当RAM读空时，将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中；当RAM未读空时，进行等待处理；对测试向量中高128比特包含的操作码进行译码，基于替换数据有效率评估模型当外部输入数据替换使能信号数据有效时，从RAM读取一个替换数据B；当外部输入数据替换使能信号数据无效时，将外部输入数据替换使能信号进行有效化处理，当数据有效时，从RAM读取一个替换数据B。
作为本发明所述的用于集成电路测试机中测试向量的替换方法的一种优选方案，其中：所述替换对应通道包括从RAM读取一个替换数据B后，判断每个通道的4比特向量数据是否为指定的替换标识符，当通道的向量数据不等于1011时，结束操作；当通道的向量数据等于1011时，将替换数据B的对应通道位上的1比特二进制数值，编码成4比特二进制数值，替换通道原有的4比特向量数据，将32个通道的128比特向量数据译码，通过译码结果对通道的输入输出进行控制。
本发明的另外一个目的是提供一种用于集成电路测试机中测试向量的替换系统，其能通过将测试向量和替换数据A存储到DDR中，载入通道配置信息和替换长度信息，构建替换数据有效率评估模型，分析替换数据有效情况，解决了目前的测试向量存储含有灵活性低的问题。
作为本发明所述的用于集成电路测试机中测试向量的替换系统的一种优选方案，其中：包括替换数据存储模块，替换数据预处理模块，通道替换模块；所述替换数据存储模块用于将测试向量和替换数据A存储到DDR中，载入通道配置信息和替换长度信息，构建替换数据有效率评估模型，分析替换数据有效情况；所述替换数据预处理模块用于将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中；所述通道替换模块用于对测试向量操作码进行译码，读取RAM中的替换数据B进行编码并替换对应通道。
一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序是实现用于集成电路测试机中测试向量的替换方法的步骤。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现用于集成电路测试机中测试向量的替换方法的步骤。
本发明的有益效果：本发明提供的用于集成电路测试机中测试向量的替换方法通过优化存储结构，提高了数据访问速度，使得测试向量的存储更加高效，通过替换数据有效率评估模型，提升了数据处理的可靠性；通过对有效的替换数据A进行预处理，生成替换数据B，并将其存储到RAM中，使得替换数据更加适合测试需求，同时存储到RAM中确保了快速访问，减少了对存储空间的需求，并提高了数据处理的速度，使得测试向量的替换更加迅速和高效；通过对测试向量操作码进行译码，读取RAM中的替换数据B进行编码并替换对应通道，使得测试向量可以根据实际需求灵活替换，提高了测试的适应性和准确性，本发明在效率、灵活性以及准确性方面都取得更加良好的效果。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明第一个实施例提供的一种用于集成电路测试机中测试向量的替换方法的整体流程图。
图2为本发明第二个实施例提供的一种用于集成电路测试机中测试向量的替换方法的存储于集成电路测试机中测试向量的编码方式图。
图3为本发明第二个实施例提供的一种用于集成电路测试机中测试向量的替换方法的存储于DDR中测试向量替换过程示意图。
图4为本发明第三个实施例提供的一种用于集成电路测试机中测试向量的替换系统的整体流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合说明书附图对本发明的具体实施方式做详细的说明，显然所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明的保护的范围。
实施例1
参照图1，为本发明的一个实施例，提供了一种用于集成电路测试机中测试向量的替换方法，包括：
S1：将测试向量和替换数据A存储到DDR中，载入通道配置信息和替换长度信息，构建替换数据有效率评估模型，分析替换数据有效情况。
更进一步的，将测试向量和替换数据A存储到DDR中包括将测试向量存储到DDR，测试向量的编码方式为低128比特为编码向量数据，每个通道的编码向量数据为4比特，共32个通道，组成128比特的向量数据；4比特二进制值0000和0001分别表示输出低电平和高电平，1011表示通道需要替换，向量编码表示执行对应功能包括向量替换或输出高低电平；高128比特为操作码，外部输入数据替换开始信号和外部输入数据替换使能信号，通过1比特的形式包含在操作码中，高电平表示信号有效，低电平表示信号无效；将替换数据A存储到DDR中。
应说明的是，载入通道配置信息和替换长度信息包括替换通道配置信号和替换长度信号通过上位机软件直接下发；替换通道配置信息包括通道带宽、通道类型、通道容量、通道访问模式以及通道优先级；替换长度信息包括数据块大小、数据压缩率以及数据分段信息。
还应说明的是，构建替换数据有效率评估模型包括通过构建替换数据有效率评估模型分析替换数据有效情况，构建替换数据有效率评估模型表示为：
其中，E表示替换数据的有效率评估值，Srw为数据读写速度包括DDR和RAM的速度，Tproc为数据处理时间，Rerr为数据传输和处理过程中的错误率，UCPU和URAM分别表示CPU和RAM的使用率，Lqueue为处理队列长度，α、β、γ、δ、∈、ζ分别为权重系数，Θ(Copt,Eenv)为优化算法函数；优化算法函数表示为：
Θ(Copt,Eenv)＝κ·Copt-λ·Eenv
其中，Copt为压缩率，Eenv为环境因素影响程度，κ为压缩率调节系数，λ为环境因素影响程度调节系数；当E大于等于0.6时，替换数据有效，有效替换数据进行保留处理；当E小于0.6时，替换数据无效，无效替换数据进行等待有效化处理，数据有效后保留。
还应说明的是，本发明测试向量的替换，针对测试向量中某一位或多位变化时，对指定数据位进行替换的方法，解决了重复加载向量的问题，在很大程度上减少了测试向量的存储空间的消耗和向量的加载及编写时间，节约了人力和物力。本发明提出的向量替换方法，可以在正常使用循环或重复等指令的基础上替换集成电路测试机输出向量的某一位数值，解决了测试向量变化位数较少时再次加载测试向量的问题。
S2：将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中。
更进一步的，将替换数据B存储到RAM中包括将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中，从DDR读取替换数据A，基于通道配置信息和替换长度信息，将单个32比特替换数据A转化为32比特的替换数据B，将转化后的替换数据B存储到RAM中，替换数据B的数量与替换长度一致，基于通道配置信息和替换长度信息确认替换数据B的值；预处理包括运行过程中，当检测到RAM中替换数据B的个数低于RAM容量的10％时，从DDR中读取替换数据A，生成并存储替换数据B。
应说明的是，将有效的替换数据A进行预处理，以生成替换数据B，预处理旨在优化替换数据A，使其更适合于测试向量的替换需求，通过预处理，可以确保替换数据B在测试向量中的有效性和准确性，从而提高测试的可靠性和效率，存储到RAM中使得替换数据B可以快速被访问和使用，特别是在需要频繁替换测试向量的场景中，这一步骤减少了对存储空间的需求，并提高了数据处理的速度，使得测试向量的替换更加迅速和高效，基于通道配置信息和替换长度信息，将32比特的替换数据A转化为32比特的替换数据B，通过精确的数据转换，可以确保测试向量的每个通道都能获得最优的测试数据，从而提高整体测试的准确性和效率。
S3：对测试向量操作码进行译码，读取RAM中的替换数据B进行编码并替换对应通道。
更进一步的，对测试向量操作码进行译码包括当RAM读空时，将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中；当RAM未读空时，进行等待处理；对测试向量中高128比特包含的操作码进行译码，基于替换数据有效率评估模型当外部输入数据替换使能信号数据有效时，从RAM读取一个替换数据B；当外部输入数据替换使能信号数据无效时，将外部输入数据替换使能信号进行有效化处理，当数据有效时，从RAM读取一个替换数据B。
应说明的是，替换对应通道包括从RAM读取一个替换数据B后，判断每个通道的4比特向量数据是否为指定的替换标识符，当通道的向量数据不等于1011时，结束操作；当通道的向量数据等于1011时，将替换数据B的对应通道位上的1比特二进制数值，编码成4比特二进制数值，替换通道原有的4比特向量数据，将32个通道的128比特向量数据译码，通过译码结果对通道的输入输出进行控制。
还应说明的是，对高128比特的测试向量操作码进行译码，通过精确译码，系统能够灵活响应不同的测试需求，提高测试过程的效率和准确性，当RAM未读空时，进行等待处理；当外部输入数据替换使能信号有效时，从RAM读取替换数据B，确保了测试数据的连续性和一致性，减少了测试过程中的等待时间，提高了整体测试效率，判断每个通道的4比特向量数据是否为替换标识符，进行相应的替换操作，提高了测试向量的灵活性和定制性，使得测试更加精确，能够针对特定的测试场景进行优化，通过精确的译码过程和有效的数据处理策略，本发明不仅提高了数据处理速度，还增强了测试系统的灵活性和适应性，此外，对特定通道的精确替换能力进一步确保了测试向量的准确性和有效性，为集成电路测试提供了一种更高效、更经济的数据处理方案，有助于提高测试效率，降低成本，并提高IC产品的整体质量。
实施例2
参照图2-图3，为本发明的一个实施例，提供了一种用于集成电路测试机中测试向量的替换方法，为了验证本发明的有益效果，通过经济效益计算和仿真实验进行科学论证。
首先，将测试向量和替换数据A存储到DDR中，载入通道配置信息和替换长度信息，构建替换数据有效率评估模型，分析替换数据有效情况；其次将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中；最后对测试向量操作码进行译码，读取RAM中的替换数据B进行编码并替换对应通道。
参考图2测试向量的具体编码方式，低128比特为编码向量数据，每个通道的编码向量数据为4比特，共32个通道，组成128比特的向量数据；4比特二进制值0000和0001分别表示输出低电平和高电平，1011表示该通道需要替换，其他向量编码表示执行其他功能，不局限于向量替换或输出高低电平；高128比特为操作码，外部输入数据替换开始信号和外部输入数据替换使能信号均以1比特的形式包含于操作码中，其中高电平表示信号有效，低电平表示信号无效。
参考图3，共下发了10条向量，其中第3条向量重复执行12次，第6到第8条向量循环执行8次，最终可以输出10+12+3*8-1-3＝42条向量，其中重复行和循环行发出的向量次数增加，若不进行向量替换，则每次输出结果不变，若进行向量替换，则重复行和循环行每次输出的结果都是可变化的，第3、7行均有标识符为1011的通道，1011会被替换成替换数据B对应位编码后的4比特数据，第3行重复12次，第6至8行循环8次，共替换12+8＝20个4比特向量数据，若不使用替换功能，完成一次图3所示的测试功能，至多需要42条测试向量，存储这些测试向量，需要10752比特的存储空间，若使用替换功能，完成一次图4所示的测试功能，仅需要10条测试向量和1个20比特的替换数据A，需要2580比特的存储空间；节约了大量的向量存储空间和向量加载时间；当一次测试过程中替换向量数量较少时，可以一次性从DDR中读取向量存入RAM中，当测试向量较多时，如果一次性读取存入RAM中需要较大的储存空间，造成资源浪费，所以本发明采取分批次读取的方式，当替换一定数量之后，从DDR中再读取一部分，采用此种方法一方面可以减少RAM资源的浪费，另一方面可以保证集成电路测试机在一次测试过程中不间断的进行向量替换；另外由于从DDR中直接读取数据所需时间大于从RAM中读取数据所需时间，所以采用此种方法可以提高集成电路测试机的工作频率，故，我方发明具有创造性。
实施例3
参照图4，为本发明的一个实施例，提供了一种用于集成电路测试机中测试向量的替换系统，包括替换数据存储模块，替换数据预处理模块，通道替换模块。
其中替换数据存储模块用于将测试向量和替换数据A存储到DDR中，载入通道配置信息和替换长度信息，构建替换数据有效率评估模型，分析替换数据有效情况；替换数据预处理模块用于将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中；通道替换模块用于对测试向量操作码进行译码，读取RAM中的替换数据B进行编码并替换对应通道。
功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)、便携式计算机盘盒(磁装置)、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编辑只读存储器(EPROM或闪速存储器)、光纤装置以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得程序，然后将其存储在计算机存储器中。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种用于集成电路测试机中测试向量的替换方法，其特征在于，包括：
将测试向量和替换数据A存储到DDR中，载入通道配置信息和替换长度信息，构建替换数据有效率评估模型，分析替换数据有效情况；
将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中；
对测试向量操作码进行译码，读取RAM中的替换数据B进行编码并替换对应通道。
2.如权利要求1所述的用于集成电路测试机中测试向量的替换方法，其特征在于：所述将测试向量和替换数据A存储到DDR中包括将测试向量存储到DDR，测试向量的编码方式为低128比特为编码向量数据，每个通道的编码向量数据为4比特，共32个通道，组成128比特的向量数据；
4比特二进制值0000和0001分别表示输出低电平和高电平，1011表示通道需要替换，向量编码表示执行对应功能包括向量替换或输出高低电平；
高128比特为操作码，外部输入数据替换开始信号和外部输入数据替换使能信号，通过1比特的形式包含在操作码中，高电平表示信号有效，低电平表示信号无效；
将替换数据A存储到DDR中。
3.如权利要求2所述的用于集成电路测试机中测试向量的替换方法，其特征在于：所述载入通道配置信息和替换长度信息包括替换通道配置信号和替换长度信号通过上位机软件直接下发；
替换通道配置信息包括通道带宽、通道类型、通道容量、通道访问模式以及通道优先级；
替换长度信息包括数据块大小、数据压缩率以及数据分段信息。
4.如权利要求3所述的用于集成电路测试机中测试向量的替换方法，其特征在于：所述构建替换数据有效率评估模型包括通过构建替换数据有效率评估模型分析替换数据有效情况，构建替换数据有效率评估模型表示为：
其中，E表示替换数据的有效率评估值，Srw为数据读写速度包括DDR和RAM的速度，Tproc为数据处理时间，Rerr为数据传输和处理过程中的错误率，UCPU和URAM分别表示CPU和RAM的使用率，Lqueue为处理队列长度，α、β、γ、δ、∈、ζ分别为权重系数，Θ(Copt,Eenv)为优化算法函数；
优化算法函数表示为：
Θ(Copt,Eenv)＝κ·Copt-λ·Eenv
其中，Copt为压缩率，Eenv为环境因素影响程度，κ为压缩率调节系数，λ为环境因素影响程度调节系数；
当E大于等于0.6时，替换数据有效，有效替换数据进行保留处理；
当E小于0.6时，替换数据无效，无效替换数据进行等待有效化处理，数据有效后保留。
5.如权利要求4所述的用于集成电路测试机中测试向量的替换方法，其特征在于：所述将替换数据B存储到RAM中包括将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中，从DDR读取替换数据A，基于通道配置信息和替换长度信息，将单个32比特替换数据A转化为32比特的替换数据B，将转化后的替换数据B存储到RAM中，替换数据B的数量与替换长度一致，基于通道配置信息和替换长度信息确认替换数据B的值；
预处理包括运行过程中，当检测到RAM中替换数据B的个数低于RAM容量的10％时，从DDR中读取替换数据A，生成并存储替换数据B。
6.如权利要求5所述的用于集成电路测试机中测试向量的替换方法，其特征在于：所述对测试向量操作码进行译码包括当RAM读空时，将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中；
当RAM未读空时，进行等待处理；
对测试向量中高128比特包含的操作码进行译码，基于替换数据有效率评估模型当外部输入数据替换使能信号数据有效时，从RAM读取一个替换数据B；
当外部输入数据替换使能信号数据无效时，将外部输入数据替换使能信号进行有效化处理，当数据有效时，从RAM读取一个替换数据B。
7.如权利要求6所述的用于集成电路测试机中测试向量的替换方法，其特征在于：所述替换对应通道包括从RAM读取一个替换数据B后，判断每个通道的4比特向量数据是否为指定的替换标识符，当通道的向量数据不等于1011时，结束操作；
当通道的向量数据等于1011时，将替换数据B的对应通道位上的1比特二进制数值，编码成4比特二进制数值，替换通道原有的4比特向量数据，将32个通道的128比特向量数据译码，通过译码结果对通道的输入输出进行控制。
8.一种采用如权利要求1～7任一所述的用于集成电路测试机中测试向量的替换方法的系统，其特征在于：包括替换数据存储模块，替换数据预处理模块，通道替换模块；
所述替换数据存储模块用于将测试向量和替换数据A存储到DDR中，载入通道配置信息和替换长度信息，构建替换数据有效率评估模型，分析替换数据有效情况；
所述替换数据预处理模块用于将有效的替换数据A进行预处理获取替换数据B，并将替换数据B存储到RAM中；
所述通道替换模块用于对测试向量操作码进行译码，读取RAM中的替换数据B进行编码并替换对应通道。
9.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述的用于集成电路测试机中测试向量的替换方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的用于集成电路测试机中测试向量的替换方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311803805.5A CN117976024A (zh) | 2023-12-26 | 2023-12-26 | 一种用于集成电路测试机中测试向量的替换方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311803805.5A CN117976024A (zh) | 2023-12-26 | 2023-12-26 | 一种用于集成电路测试机中测试向量的替换方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117976024A true CN117976024A (zh) | 2024-05-03 |
Family
ID=90865222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311803805.5A Pending CN117976024A (zh) | 2023-12-26 | 2023-12-26 | 一种用于集成电路测试机中测试向量的替换方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117976024A (zh) |
-
2023
- 2023-12-26 CN CN202311803805.5A patent/CN117976024A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109409518B (zh) | 神经网络模型处理方法、装置及终端 | |
| CN104681100B (zh) | 用于闪存装置的错误更正码单元、自我测试方法及控制器 | |
| CN111401518B (zh) | 一种神经网络量化方法、装置及计算机可读存储介质 | |
| CN110784225A (zh) | 数据压缩、解压方法及相关装置、电子设备、系统 | |
| CN111008701A (zh) | 一种基于神经网络的数据量化方法、装置及计算机可读存储介质 | |
| KR20200071484A (ko) | 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 메모리 시스템 | |
| CN111813591B (zh) | Nand Flash的数据纠错方法、装置、电子设备及存储介质 | |
| CN103746706A (zh) | 基于双游程交替编码的测试数据压缩与解压缩方法 | |
| US20170070244A1 (en) | Storage control device, storage system, and storage control method | |
| CN117976024A (zh) | 一种用于集成电路测试机中测试向量的替换方法及系统 | |
| CN103746704B (zh) | 基于双游程交替编码的芯片测试数据传输方法 | |
| CN111552652B (zh) | 基于人工智能芯片的数据处理方法、装置和存储介质 | |
| CN111459682B (zh) | 频率调整方法、装置、电子设备以及存储介质 | |
| CN116192154A (zh) | 数据压缩及数据解压方法、装置、电子设备、芯片 | |
| CN110209598B (zh) | 一种高速缓冲存储器、一种数据读写控制方法及系统 | |
| CN115509799B (zh) | 一种基于副本和ldpc混合解码结合的存储器读取优化方法 | |
| CN111431539B (zh) | 一种神经网络数据的压缩方法、装置及计算机可读存储介质 | |
| GB2571818A (en) | Selecting encoding options | |
| CN117648964A (zh) | 模型压缩方法、装置以及相关设备 | |
| CN110851433A (zh) | 键值存储系统键优化方法、存储介质、电子设备及系统 | |
| CN114627959A (zh) | 闪存检测方法、闪存检测装置、设备及介质 | |
| CN116360960A (zh) | 基于众核芯片的内存分配方法和内存分配装置 | |
| CN118331640A (zh) | 一种指令压缩方法、装置及电子设备 | |
| TWI541818B (zh) | 於記憶體陣列編碼資料之技術 | |
| CN112580297B (zh) | 一种编解码数据的方法、电子设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |