CN117969928A - 一种平方电路和均方根检波器 - Google Patents
一种平方电路和均方根检波器 Download PDFInfo
- Publication number
- CN117969928A CN117969928A CN202410389926.8A CN202410389926A CN117969928A CN 117969928 A CN117969928 A CN 117969928A CN 202410389926 A CN202410389926 A CN 202410389926A CN 117969928 A CN117969928 A CN 117969928A
- Authority
- CN
- China
- Prior art keywords
- transistor
- unit
- signal
- output
- input unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009966 trimming Methods 0.000 claims abstract description 53
- 230000003068 static effect Effects 0.000 claims abstract description 3
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 230000003044 adaptive effect Effects 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 22
- 230000000875 corresponding effect Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 14
- 230000002457 bidirectional effect Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 6
- 230000010076 replication Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000012935 Averaging Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本申请提供了一种可校准适配的平方电路和均方根检波器,该平方电路包括:用于输出第一信号的平方单元,用于输出第二信号的镜像平方单元,且第二信号为静态电流;第一电流镜结构用于对第一信号进行镜像复制,输出第三信号;第二电流镜结构用于对第二信号进行镜像复制,输出第四信号;修调单元,配置为调节第一电流镜结构或第二电流镜结构的镜像复制比例,以使第一输出单元的输出端中直流部分和第二输出单元的输出端中直流部分的差值在第一范围之内,能够对均方根检波器中的2个平方单元失配进行校准,结构简单,且失配随温度的变化也可以被校准。
Description
技术领域
本申请涉及集成电路领域,尤其涉及一种平方电路和均方根检波器。
背景技术
检波器,通常用于测量信号的幅度或功率,广泛应用于无线系统中。可以简单将其分为两大类:对数放大检波器(或包络检波器)和均方根(Root Mean Square,RMS)检波器。对于均方根检波器来说,需要对信号执行开根(Root)-平均(Mean)-平方(Square)三个操作。其中,平方单元由于自身存在直流工作电流/电压,需要将此部分电流/电压减去,因此使用了一个额外的镜像平方单元,提供相同的偏置,用于精确减去对应的直流电压/电流。然而,平方单元和镜像平方单元之间的晶体管可能存在失配问题,且失配随温度变化,导致无法精确的减去对应的直流电压/电流,从而输出结果不准确。
发明内容
本申请提供了一种平方电路和均方根检波器。
本申请的技术方案是这样实现的:
第一方面,本申请实施例提供了一种可校准适配的平方电路,包括:
平方单元,用于对接收的交流信号进行平方,所述平方单元接收偏置电压和所述交流信号,所述平方单元的输出端输出第一信号;
镜像平方单元,用于接收所述偏置电压,所述镜像平方单元的结构与所述平方单元的结构一致,所述镜像平方单元的输出端输出第二信号,所述第二信号为静态电流;
第一电流镜结构,包括第一输入单元和第一输出单元,所述第一输入单元接收所述第一信号;所述第一输出单元,与所述第一输入单元连接,用于对所述第一信号进行镜像复制,输出第三信号;
第二电流镜结构,包括第二输入单元和第二输出单元,所述第二输入单元接收所述第二信号;所述第二输出单元,与所述第二输入单元连接,用于对所述第二信号进行镜像复制,输出第四信号;
修调单元,配置为接收控制信号,基于所述控制信号调节所述第一电流镜结构或所述第二电流镜结构的镜像复制比例。
第二方面,本申请实施例提供了一种均方根检波器,所述均方根检波器包括如第一方面所述的平方电路。
本申请实施例提供了一种可校准适配的平方电路和均方根检波器,引入第一电流镜结构、第二电流镜结构和修调单元,以对平方单元和镜像平方单元的失配进行校准,其中,第一电流镜结构基于平方单元的输出端输出的第一信号生成第三信号;第二电流镜结构基于平方单元的输出端输出的第二信号生成第四信号;修调单元基于控制信号调节第一电流镜结构或第二电流镜结构的镜像复制比例。当平方单元和镜像平方单元中的晶体管存在失配时,第一信号和第二信号之间存在失配问题,第一信号中直流部分和第二信号中直流部分不相同,第一电流镜结构和第二电流镜结构分别对第一信号和第二信号按比例镜像复制,因此,第三信号中直流部分和第四信号中直流部分不相同。修调单元配置为接收控制信号,基于控制信号调节第一电流镜结构或第二电流镜结构的镜像复制比例。通过修调单元调节第一电流镜结构或第二电流镜结构的镜像复制比例,对第三信号和第四信号进行补偿,可以使得第一输出单元的输出端中直流部分和第二输出单元的输出端中直流部分尽可能相同,最终获得更好的检测结果,而且平方电路设计简单,功耗极小,且不影响射频输入端口特性。
同时,通过修调单元调节第一电流镜结构或第二电流镜结构的镜像复制比例,可以使得第一输出单元的输出端中直流部分和第二输出单元的输出端中直流部分尽可能相同,平方电路本身的电流镜结构、修调单元本身存在的失配也可以通过校准去除。并且在校准时,修调单元无需射频信号输入,对校准设备和场地要求宽松。
此外,第一信号和第二信号之间存在的失配,会被第一电流镜结构、第二电流镜结构镜像复制。而修调单元调节第一电流镜结构或第二电流镜结构的镜像复制比例,因此,当第一信号和第二信号的失配随温度变化时,修调单元的补偿也是随温度进行比例变化的,修调单元可复用平方单元输出电流的温度特性,从而可以动态补偿随温度变化过程中平方单元的失配问题,因此,该平方电路只需要单温度点校准,既可以使得多个温度点都能满足失配校准要求,节省成本和校准时间。
附图说明
图1为一种包络检波器和RMS检波器的结果示意图;
图2为一种RMS检波器的结构示意图;
图3为另一种RMS检波器的结构示意图;
图4为另一种镜像平方单元的结构示意图;
图5为另一种平方单元的结构示意图;
图6为本申请实施例提供的一种平方电路的结构示意图一;
图7A为本申请实施例提供的一种平方电路的结构示意图二
图7B为本申请实施例提供的一种平方电路的结构示意图三;
图8为本申请实施例提供的单刀双掷开关的结构示意图;
图9为本申请实施例提供的电流镜的结构示意图;
图10为本申请实施例提供的一种平方电路的结构示意图四;
图11为本申请实施例提供的一种平方电路的结构示意图五;
图12为本申请实施例提供的RMS检波器的结构示意图一;
图13为本申请实施例提供的检波对数放大器输出电压随修调码的变化示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是,此处所描述的具体实施例仅仅用于解释相关申请,而非对该申请的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与有关申请相关的部分。除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的,不是旨在限制本申请。在以下的描述中,涉及到“一些实施例”,其描述了所有可能实施例的子集,但是可以理解,“一些实施例”可以是所有可能实施例的相同子集或不同子集,并且可以在不冲突的情况下相互结合。需要指出,本申请实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象,不代表针对对象的特定排序,可以理解地,“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序,以使这里描述的本申请实施例能够以除了图示或描述的以外的顺序实施。在本申请的说明中,连接可以包括直接连接和间接连接。
MOS(Metal-Oxide-Semiconductor Field-Effect Transistor):金属-氧化物半导体场效应晶体管;
NMOS:N型掺杂的金属-氧化物半导体场效应晶体管;
PMOS:P型掺杂的金属-氧化物半导体场效应晶体管;
CMOS(Complementary Metal Oxide Semiconductor):互补金属氧化物半导体;
BJT(Bipolar Junction Transistor):双极性结型晶体管;
DC(Direct Current):直流电;
LDO(Low Dropout Regulaor):低压差线性稳压器;
dB(decibel):分贝;
dBm(decibel relative to one milliwatt):分贝毫;
nA(Nanoampere):纳安;
mA(milliampere):毫安;
uV(microvolt):微伏;
mV(millivolt):毫伏;
Ω(ohm):欧姆;
kΩ:千欧姆。
检波器可以分为包络检波器和RMS检波器,请参见图1,其示出了包络检波器和RMS检波器对于同一射频信号的检测结果。如图1所示,射频信号为振幅/相位随时间变化的高频正弦波,包络检波将检测输入信号的包络输出,通常为其对数值,即图中的输出结果1;RMS检波器将检测输入信号的均方根值(或功率值)输出,即图中的输出结果2,其输出电压不随信号的形状或峰均比变化。峰均比是指峰值平均功率比(Peak to Average PowerRatio,PAPR),如图1所示,对于射频输入信号的信号值,高频正弦波振荡的幅度不固定,其峰值对应功率和均值对应功率的比即为峰均比。
请参见图2,其示出了RMS检波器的常见结构。如图2所示,RMS检波器包括平方单元、镜像平方单元、运算模块、平均电容、对数转化器和驱动器,平方单元和镜像平方单元的结构完全相同,平方单元接收偏置电压DC Bias(用于驱动平方单元工作)和射频输入信号RF Input所形成的混合信号,镜像平方单元接收偏置电压DC Bias或者偏置电压DC Bias+反馈电压Feedback,反馈电压Feedback可以是运算模块或者驱动器产生的。平方单元和镜像平方单元的输出信号经过运算模块后相减,后经过平均电容实现平均操作,经由对数转化器实现对数转化,从而输出检测结果信号,相当于图1中的对数形式的均方根值(或功率值)输出。请参见图3,平均电容的位置也可以放在平方单元的输出端。
结合图2或图3,对于RMS检波器来说,其工作过程包括对信号执行开方Root-平均Mean-平方Square三个操作,即输出电压或电流为:
…………………………(1)
其中,Y为输出电流或电压,X为输入电流或电压,s为斜率。
由于输入信号X的绝对值可能比较小,通常为dBm单位,对于上式(1),其输出信号Y的绝对值也较小。如输入功率从-40dBm变化到-20dBm,s=1时,Y对应的电压仅从2.24mV变化为22.4mV,绝对值和动态范围极小,不利于后级检测。因此,RMS检波器通常也会将结果Y处理为对数值再进行输出:
…
(2)
其中,Z为RMS检波器实际的输出电流或电压,k为对数斜率,b为对数截距,k’为合并开方操作后的对数斜率,b’为合并线性斜率s后的对数截距。式中的对数也可为其他底,只需存在对数关系即可。
当后级增加转对数功能后,RMS检波器中的开方Root操作可以直接提到对数之外,成为斜率的一部分,无需再使用硬件实现。前文中的斜率s将与此处对数截距相加,形成新的对数截距,不再影响输出信号Z的斜率,下文的叙述均在此基础上进行。
由于RMS检波器会对输入信号进行平均操作,无论输入信号的频率有多高,经过一定时间窗口的平均后,输出的信号都会接近直流,只会随输入信号均值的变化而缓慢变化。
图4示出了一种基于三极管的平方电路。如图4所示,该平方电路包括:四个三极管
Q1、Q2、Q3和Q4,与四个三极管分别连接的四个电阻RE,电容CL,电阻RL1和电阻RL2,其中:三级
管Q3和Q4的基极接收偏置电压VCM(即前述的偏置电压DC Bias),三极管Q1和Q2的基极接收
偏置电压VCM(平方电路无输入,请参见图4,)或者输入信号(平方电路有输入,请参见图5),
其中,输入信号为差分输入,分别为和(其中,VCM为偏置电压,和分别为交流信号RF Input的负相信号和正相信号),电容CL的一端、电阻RL1的一端、三
极管Q1的集电极、三极管Q2的集电极连接作为平方电路的正相输出端,输出正相输出电压
VOUT+;其中,IOUT为正相输出电流,电阻RL1将其转换为正相输出电压VOUT+。电阻RL2的一端、三
极管Q3的集电极、三极管Q4的集电极连接作为平方电路的作为反相输出端,输出反相输出
电压VOUT-;所得的平方电流是基于两路三极管处于完全一致的状态。但在实际情况中,由于
工艺偏差等原因,两路的三极管Q1/Q2和Q3/Q4不可能完全一致,必定存在一定的失配。
如图4所示,在平方电路无输入的情况下,四个三极管的基极均接收偏置电压VCM,三极管Q1、Q2形成的平方单元的输出电流为IB+IOS,三极管Q3、Q4形成的镜像平方单元的输出电流为IB,平方电路中两路电流已经存在一个IOS的失调电流,作为示例,这里将失调电路等效在正相输出端。如图5所示,在平方电路有输入情况下,三极管Q1、Q2形成的平方单元的输出电流为IB+ISQ+IOS,三极管Q3、Q4形成的镜像平方单元的输出电流为IB。两路电流相减,所得的差不仅包含有用的平方电流ISQ,还包含有失调电流IOS。正因为失调电流的存在,平方电路的灵敏度会被限制。比如,将失调电流等效回输入端失调电压,这个值通常会达到几毫伏(mV),甚至到几十mV,那么对于信号的幅值小于10mV或在10mV这个级别的,求取得到的平方电流值就会非常不准确。其中,IB为反相输出电流,为静态电流,电阻RL2将其转换为反相输出电压VOUT-。根据三级管公式,IOUT与IB相减,可以得到与输入电压信号成平方关系的电流ISQ。
从以上可以看出,由于平方单元和镜像平方单元包括晶体管,晶体管因工艺偏差,造成平方单元和镜像平方单元的输出电流相减后,所得的差值不仅包含平方电流ISQ,还有失调电流IOS。正因为失调电流IOS的存在,平方电路的灵敏度会被限制。此外,失调电流IOS还会随温度发生变化,变化的失调电流无法得到好的抑制。
总结来说,由于平方单元的原理限制,其输出信号动态范围与输入信号动态范围成强相关。如需检测60dBm范围的输入信号,则输出电压/电流也会变化120dB,即100万倍。若将输出动态范围的上限定为1V,则其输出电压的下限将达到1uV。若不对失配进行额外处理,其失配电压可能会达到几mV,远大于输出电压下限。若想要增大下限电压从而明显高过平方单元失配,例如将下限电压增大到10mV,则上限电压会相应增大到10000V,显然无法实现。
应理解,失配电压或失配电流位于直流,有用信号也位于直流或极低频率,因
此失配电压/电流无法使用传统直流失调消除电路DCOC反馈、电容隔直等方法抑制,因为这
些方法同时也会将有用信号抑制。
因此,针对平方电路两条支路失配问题,存在以下解决方法:
一种解决方法主要是:通过在无输入或已知输入信号幅值的情况下测量出输出电压,再在输入端手动加入一个失调电压,调试至可将该失调电流抵消的状态。该方法主要缺点是:第一,需要在芯片生产出来后,通过测量输出,再手动调试加入输入失调电压实现。程序相对复杂,且在大批量生产的芯片中,会消耗大量的测试成本。第二,失调电流会随着芯片工作温度变化而变化,这种一次性校准的方法只能在单个温度下抵消失调电流,一旦温度发生变化,变化的失调电流无法得到好的抑制。因此,一方面希望能够在电路层面实现对失调电流的自动抑制,另一方面希望其可以在不同温度下都能对失调电流产生较好的抑制效果。
另一种解决方法主要是:引入前置可变增益放大器(Variable Gain Amplifier,VGA),通过将平方单元的输出反馈回可变增益放大器的控制端,一方面通过可变增益放大器转对数,一方面压缩平方单元的输入功率范围,从而减小对平方单元动态范围的需求。然而,此方案并未减小失配,只是将平方单元的输入范围调整到平方单元的线性区间内。但由于需要使用射频信号放大器,功耗极高,且系统整体线性范围将受到可变增益放大器的限制。
又一种解决方法主要是:引入斩波器(Chopper),通过平方单元前后的开关将失配电压或电流斩波至高频,后级进行平均时将处在高频的失配一起滤波去除,从而实现自动失配抑制。但由于斩波器通常使用MOS或BJT开关,开关寄生电容一方面可能造成输入射频泄露,影响输入匹配,一方面可能造成斩波器开关的驱动时钟馈通到射频通路,形成底噪,反而限制了平方单元的动态范围,且斩波器的驱动时钟也需要额外的功耗。
下面将结合附图对本申请各实施例进行详细说明。
在本申请的一实施例中,请参见图6,其为本申请实施例提供的可校准适配的平方电路10的结构示意图。请参见图6,平方电路10包括:
平方单元41,用于对接收的交流信号进行平方,平方单元41接收偏置电压DC Bias和交流信号RF Input,平方单元41的输出端输出第一信号,第一信号至少包括前述的静态电流IB和平方电流ISQ;镜像平方单元42用于接收偏置电压DC Bias,镜像平方单元42的结构与平方单元41的结构一致,镜像平方单元42的输出端输出第二信号,第二信号为静态电流IB(即直流信号)。其中,平方单元41的结构可以包括图4所示的三极管Q1~Q4,镜像平方单元42的结构可以包括图5所示的三极管Q1~Q4,同时第一信号或者第二信号还包括失配电流IOS。
第一电流镜结构用于产生和第一信号(电流信号)成比例的第三信号。第一电流镜结构包括第一输入单元11和第一输出单元13,第一输入单元11接收第一信号;第一输出单元13与第一输入单元11连接,用于对第一信号进行镜像复制,并输出第三信号;第二电流镜结构,用于产生和第二信号(电流信号)成比例的第四信号。包括第二输入单元12和第二输出单元14,第二输入单元12接收第二信号;第二输出单元14与第二输入单元12连接,用于对第二信号进行镜像复制,并输出第四信号。
在图6所示的实施例中,修调单元15被配置为接收控制信号,基于控制信号调节第二电流镜结构的镜像复制比例,以使第一输出单元13的输出端中直流部分和第二输出单元14的输出端中直流部分的差值在第一范围之内。其中,第一范围为预设的范围,当差值在第一范围之内时,平方单元和镜像平方单元的失配可以忽略不计。第一范围可以接近0,其中,当差值为0时,平方单元和镜像平方单元的失配被完全校准。
需要说明的是,本申请实施例提供的平方电路10是可以进行校准的,具体用于解决RMS检波器中平方单元和镜像平方单元的失配问题。具体来说,由于第一输入单元11和第一输出单元13形成镜像传输通道,对第一信号按比例进行镜像复制产生第三信号,第二输入单元12和第二输出单元14形成镜像传输通道,对第二信号按比例进行镜像复制产生第四信号,且修调单元15可以调节第四信号相对于第二信号的镜像复制比例,这样,即便第一信号和第二信号之间的直流电压/电流存在失配问题,通过修调单元15也可以使得第三信号和第四信号之间的直流电压/电流尽可能相同,从而RMS检波器中运算模块的两差分端的直流电压能够被精确的减去,最终获得更好的检测结果;同时,由于电流镜所复制的是第一信号和第二信号,这两个信号是平方单元41/镜像平方单元42的输出信号,即第一信号和第二信号包含了平方单元/镜像平方单元42中的温度特性。若修调单元15与第二输入单元12、第二输出单元14的器件掺杂类型相同,则因为第二输出单元14拷贝的第二输入单元12的电流,第二输入单元12的电流包含了镜像平方单元42的温度特性,则第二输出单元14拷贝的电流是有镜像平方单元42的温度特性的;如果修调单元15和第二输出单元14器件掺杂类型相同,则15修调单元也是拷贝的第二输入单元12的电流,所以第二输入单元12输出的电流包含了平方单元的温度特性。所以即使是单温度点下的校准,工作温度变化后校准效果依然较好。或者,如果修调单元15与第二输出单元14的器件掺杂类型不同,则需要额外增加温度控制信号,并执行多温度点的校准,也可以设计一个带有温度特性的电流,从而也实现单点校准。
进一步地,第一输入单元11的等效尺寸(即其中晶体管的宽长比)和第二输入单元12的等效尺寸相同,第二输出单元14的等效尺寸和第二输出单元14的等效尺寸相同,即第一输出单元13的基础复制比例和第二输出单元14的基础复制比例总是相同的,修调单元15可以按照一比一的比例来计算补偿的直流电压/电流,以方便计算修调单元15需要调节的镜像比例。
进一步地,请参见图6,平方电路10还包括第一电压转换单元16和第二电压转换单元17,第一电压转换单元16用于将第一输出单元13输出的电流信号转换为电压信号,第二电压转换单元17用于将第二输出单元14输出的电流信号转换为电压信号;第一电压转换单元16连接第一输出单元13的输出端,第二电压转换单元17连接第二输出单元14的输出端。具体的,第一电压转换单元16和第二电压转换单元17可以是电阻,请参见图6,第一电压转换单元16包括第一电阻R1,第二电压转换单元17包括第二电阻R2;第一输出单元13的输出端通过第一电阻R1连接到接地端,第二输出单元14的输出单元通过第二电阻R2连接到接地端;第一电阻R1和第二电阻R2的阻值均大于等于1千欧。
除此之外,第一电压转换单元16和第二电压转换单元17还可以是二极管或二极管Diode连接的双极性结型晶体管BJT。
在对比方案中,平方电路不包括第一电流镜结构、第二电流镜结构和修调单元,平方单元和镜像平方单元直接连接负载电阻(功能类似于第一电阻R1和第二电阻R2),则以RMS检波器的输出电压范围设定为1V~1μV为例,若平方单元和镜像平方单元直接输出电流的大小为10mA~10nA,为了实现对应的电压范围,平方单元和镜像平方单元各自连接的负载电阻的阻值约为100Ω,阻值较小,负载电阻的阻值如有一定偏差就会造成较大的影响;在本方案中,可以将前述的电流镜(第一电流镜结构和第二电流镜结构)的镜像比例设置为5:1~20:1(例如第一信号与第三信号的电流大小比例,以及第二信号与第四信号的电流大小比例),例如10:1,若平方单元和镜像平方单元直接输出电流的大小为10mA~10nA,则第三信号和第四信号的电流大小范围稳定在1mA~1nA,当RMS检波器的输出电压范围设定为1V~1μV时,负载电阻(第一电阻R1和第二电阻R2)的阻值可以大于等于1kΩ,负载电阻的阻值如有一定偏差不会造成较大的影响,此时第一电阻R1和第二电阻R2更容易设计实现。示例性的,若使用工艺提供的几种精度较高的电阻类型,考虑其方块电阻阻值,此阻值大小的电阻可以在较为合理的面积实现下,获得可接受的匹配精度;同时即使有少量的失配对于整体阻值的影响不大,电阻失配对于结果的影响减小。
在一些实施例中,请参见图6,第一输入单元11、第二输入单元12、第一输出单元13和第二输出单元14包括控制端、第一端和第二端,且基于控制端信号选择性导通第一端和第二端;第一输入单元11的第二端接收第一信号,第一输出单元13的第二端输出第三信号,第二输入单元12的第二端接收第二信号,第二输出单元14的第二端输出第四信号,第一输入单元11的控制端与第一输出单元13的控制端均连接至第一输入单元11的第二端,第二输入单元12的控制端与第二输出单元14的控制端均连接至第二输入单元12的第二端,第一输入单元11的第一端、第二输入单元12的第一端、第一输出单元13的第一端和第二输出单元14的第一端均连接到电源电压VDD。这样,第一输入单元11和第一输出单元13同步导通第一端和第二端,将第一信号复制为第三信号,第二输入单元12和第二输出单元14同步导通第一端和第二端,将第二信号复制为第三信号。请参见图7A,第一输入单元11、第二输入单元12、第一输出单元13和第二输出单元14均包括晶体管。
在另一些实施例中,镜像平方单元42也可以接收偏置电压DC Bias+反馈电压Feedback,反馈电压是指平方电路的其他电路模块产生的同样会对信号产生影响的电压,从而镜像平方单元42可以复制反馈电压引起的影响因素,使得第三信号和第四信号相减后获得交流信号精确的平方结果。
请参见图7A和图7B,在一些实施例中,第一输入单元11、第二输入单元12、第一输出单元13和第二输出单元14中各自均包括一个P型晶体管,第一输入单元11的控制端、第一端和第二端分别是指所包括的P型晶体管的栅极、源极和漏级,其他单元类似。
在一些实施例中,请参见图7B,修调单元15包括多个第一晶体管(图7B以4个为例进行示出,编号为21a~21d),多个第一晶体管分别与第二输入单元12或第二输出单元14连接;修调单元15,具体配置为基于控制信号(未在图7B中示出),控制对应的第一晶体管为关闭状态或工作状态;其中,在工作状态中,第一晶体管用于增加第二输出单元14中晶体管的等效尺寸。即工作状态为第一晶体管的控制端连接第二电流镜结构,以改变第四信号的电流大小;关闭状态为第一晶体管的控制端不连接第二电流镜结构,不改变第四信号的电流大小。
这样,在第一晶体管接通时,第二输出单元14和工作状态的第一晶体管并联,相当于增加了第二电流镜结构的第二输出单元14的等效尺寸(即晶体管栅极的宽长比),简单来说,呈现工作状态的第一晶体管的数量越多,电流镜的输出信号相对于输入信号的镜像复制比例越高。例如,若所有的第一晶体管均为关断状态,则第四信号的直流电压/直流电流=第二信号的直流电压/直流电流×100%;若其中一个第一晶体管为工作状态,其余的第一晶体管为接通状态,则第四信号的直流电压/直流电流=第二信号的直流电压/直流电流×120%。以上仅为示例,具体的比例值还需要考虑工作状态的第一晶体管的具体宽长比。
在图7B所示的实施例中,修调单元15还包括多个第一开关(图7B以4个为例进行示出,编号为24a~24d),第一开关的数量与第一晶体管的数量相同,第一开关24a~24d可以与第一晶体管21a~21d一一对应,每个第一开关用于控制一个第一晶体管的栅极连接状态,第一开关24a~24d基于控制信号,导通对应第一晶体管的控制端和电源电压VDD,或导通对应第一晶体管的控制端和第一节点,第一节点为第二输入单元和第二输出单元的连接节点,具体为第二输入单元12/第二输出单元14中晶体管的控制端。
在一些实施例中,第一开关24a~24d均为第一单刀双掷开关,第一单刀双掷开关可以方便的控制第一晶体管的栅极连接状态。第一单刀双掷开关具有控制端(图7B中未示出)、固定端s、第一选通端c1和第二选通端c2,基于控制端信号接通固定端s和第二选通端c2,以将第一单刀双掷开关对应的第一晶体管设置为工作状态,或者基于控制端信号接通固定端s和第一选通端c1,以将第一单刀双掷开关对应的第一晶体管设置为关闭状态。第一单刀双掷开关的控制端接收控制信号,第一单刀双掷开关的第一选通端c1均与电源电压VDD连接,每一第一单刀双掷开关的第二选通端c2连接第一节点,可视为接收第二信号,一个第一单刀双掷开关的固定端s与一个第一晶体管的栅极连接。在第一晶体管为PMOS晶体管的情况下,第一晶体管的第一端连接电源电压VDD。第一晶体管的第二端连接第二输出单元14的输出端。
在这里,第一晶体管的数量与控制信号Trim Code的数量相同,例如第一晶体管为4个,则控制信号为4位。应理解,如果第一晶体管的数量更多或更少,控制信号的位数也可以更多或更少。
这样,若某个控制信号为第一状态(例如低电平),此时该控制信号对应第一单刀双掷开关的固定端s与电源电压VDD接通,对应的第一晶体管关断;若某个控制信号为第二状态(例如高电平),此时该控制信号对应第一单刀双掷开关的固定端s与第一节点连接(即接收第二信号),即第二信号控制第一晶体管流经的电流,相当于该第一晶体管与第二输出单元14中的P型晶体管并联,增加了第二输出单元14中的P型晶体管的宽长比。
在图7B所示的实施例中,平方单元41输出第一信号I1,镜像平方单元42输出第二信号I2,第一信号I1=IB+ISQ+IOS,为IB为静态电流,ISQ为平方电流,IOS为失调电流IOS,第二信号I2=IB。假设第一电流镜结构和第二电流镜结构的镜像比例均为一比一,则第一输出单元13输出的电流I30=I1=IB+ISQ+IOS,第二输出单元14输出的电流I40=I2=IB。
第一晶体管21a~21d输出的电流I41~I44用于补偿失调电流IOS,例如失调电流IOS需要一个电流I41进行补偿,只需控制信号将第一开关24a的固定端s和第二选通端c2接通,将第一开关24b-24d的固定端s和第一选通端c1接通。则第二信号I2与电流I41~I44合并后的电流I4=I40+I41,因此,I30-I4=(IB+ISQ+IOS)-(IB+I41)=ISQ。由此可见,第一信号I1和第二信号I2中的失调电流IOS被抵消。当IOS随温度变化时,I41作为镜像电流也随温度变化,因此I41可以动态补偿失配问题。
请参见图8,提供了一种单刀双掷开关的可行结构。如图8所示,单刀双掷开关包括反相器、P型晶体管M11、P型晶体管M12,单刀双掷开关的控制端与P型晶体管M11的控制端连接,且单刀双掷开关的控制端经由反相器连接至P型晶体管M12的控制端,P型晶体管M11串联在第一选通端c1和固定端s之间,P型晶体管M12串联在第二选通端c2和固定端s之间。此时,若控制端信号为低电平,则P型晶体管M11导通、P型晶体管M12关断,第一选通端c1与固定端s接通;若控制端信号为高电平,则P型晶体管M11关断、P型晶体管M12接通,第二选通端c2与固定端s接通。以上仅为示例,单刀双掷开关也可以通过CMOS传输门实现。
但是,如果仅仅设置第一晶体管,仅能将第二输出单元14的镜像复制比例向增大(或者减小)的方向进行单向调整,为了使第二输出单元14的镜像复制比例可以向增大和减小的方向进行双向调整,提供以下多种可选的方式:
因此,如图7B,平方电路10还包括虚拟单元,用于增加第一输入单元11或第一输出单元13中晶体管的等效尺寸,以实现双向调整。虚拟单元包括至少一个第二晶体管22;当第一晶体管与第二输入单元12连接时,第一晶体管用于增加第二输入单元12中晶体管的等效尺寸,第二晶体管22用于增加第一输入单元11中晶体管的等效尺寸,从而实现双向调节;当第一晶体管与第二输出单元14连接,第一晶体管用于增加第二输出单元14中晶体管的等效尺寸,第二晶体管22用于增加第一输出单元13中晶体管的等效尺寸,从而实现双向调节。
请参见图7B,在一些实施例中,第二晶体管22与第一输出单元13并联,第二晶体管22的控制端与第一输出单元13中晶体管的控制端连接,第二晶体管22的第一端(漏极)与第一输出单元13中晶体管的第一端连接,第二晶体管22的第二端(源极)与第一输出单元13中晶体管的第二端连接,第二晶体管22用于增加第一输出单元13中晶体管的等效尺寸,以用于双向调节镜像复制比例,以更精确地进行调节;其中,第二晶体管22的晶体管类型与第一晶体管的晶体管类型相同。
这样,第一电流镜结构的镜像复制比例记为A1,由于第二晶体管与第一输出单元13并联,则A1>100%;通过控制信号对第一晶体管的工作状态进行控制,第二电流镜结构的镜像复制比例可以在100%~A2之间进行调整,且A2>A1。从而,第二电流镜结构的镜像复制比例可以向大于第一电流镜结构的镜像复制比例的方向或者向小于第一电流镜结构的镜像复制比例的方向进行双向调整,实现双向校准。
在一种可选的实施例中,请参见图7B,第1个第一晶体管21a的宽长比:第2个第一晶体管21b的宽长比:第3个第一晶体管21c的宽长比:第4个第一晶体管21d的宽长比=1:2:4:8,第二晶体管22的宽长比=第4个第一晶体管21d的宽长比。
应理解,在默认状态下,控制信号Trim Code=1000,即第4个第一晶体管为工作状态,其他3个第一晶体管为关断状态,由于第二晶体管22始终为工作状态,即工作状态的第二晶体管22与第4个第一晶体管互相抵消,在不考虑制造工艺偏差的情况下,第三信号相对于第一信号的镜像复制比例=第四信号相对于第二信号的镜像复制比例;
如果控制信号Trim Code<1000,此时处于工作状态的第一晶体管的宽长比小于第二晶体管22的宽长比,从而第三信号相对于第一信号的镜像复制比例>第四信号相对于第二信号的镜像复制比例;
如果控制信号Trim Code>1000,此时处于工作状态的第一晶体管的宽长比大于第二晶体管22的宽长比,从而第三信号相对于第一信号的镜像复制比例<第四信号相对于第二信号的镜像复制比例。
同时,由于4个第一晶体管的宽长比以2倍的阶梯倍增,所以控制信号Trim Code可以提供24个镜像复制比例的可调节项,但这并不构成相关限制。4个第一晶体管的宽长比也可以为其他比例。
从而,能够实现第二输出单元14的镜像复制比例向增大、减小的双向调整。
应理解,由于器件的非理想性,即使第一晶体管处于关断状态,也有可能存在漏电流,从而影响修调效果。在一些实施例中,请参见图7B,平方电路10还包括第三晶体管23,第三晶体管23与第一输出单元13连接,第三晶体管23的第一端和第二端分别连接电源电压和第一输出单元13的输出端,第三晶体管的控制端连接电源电压,第三晶体管23处于关闭状态。示例性的,第三晶体管23为P型晶体管,因此其控制端可以连接至电源电压VDD,从而使其处于常关状态。
这样,第三晶体管23始终为关断状态,用于抵消第一晶体管为关断状态时的漏电流。
在一种可选的实施例中,第三晶体管23的宽长比=所有的第一晶体管的宽长比之和-第二晶体管22的宽长比。
如前述,第二晶体管22的宽长比=第一晶体管21d的宽长比,所以第三晶体管23的宽长比=第一晶体管21a~第一晶体管21c的宽长比之和。这样,在默认状态下,控制信号TrimCode=1000,对于第一电流镜结构,其存在关断的第二晶体管22,对于第二电流镜结构,其存在关断的第一晶体管21a~20c,第三晶体管23可以抵消呈现关断状态的第一晶体管20a~20c的漏电流。
在上述说明中,图7A和图7B的平方电路的结构所采用的是如图9中的(a)所示的电流镜结构。在第一种变形例中,还可以采用以下几种电流镜结构:请参见图9中的(b),第一输入单元11、第二输入单元12、第一输出单元13和第二输出单元14各自均包括一个P型晶体管、一个电阻,第一输入单元11的控制端、第二端分别是指所包括的P型晶体管的栅极、漏级,第一输入单元11的第一端是指所包括的电阻远离该P型晶体管的一端,其他单元类似。请参见图9中的(c),第一输入单元11、第二输入单元12、第一输出单元13和第二输出单元14中的任一个均包括2个P型晶体管,第一输入单元11的控制端有2个,具体是指2个P型晶体管各自的栅极,第一输入单元11的第一端是指第1个P型晶体管(靠近电源VDD的P型晶体管)的源极,第一输入单元11的第二端是指第2个P型晶体管(远离电源VDD的P型晶体管)的漏级,其他单元类似。请参见图9中的(d),第一输入单元11、第二输入单元12、第一输出单元13和第二输出单元14中的任一个均包括2个P型晶体管和1个电阻,第一输入单元11的控制端是指第2个P型晶体管的栅极,第一输入单元11的第一端是指第1个P型晶体管(靠近电源VDD的P型晶体管)的源极,第一输入单元11的第二端是指电阻的远离P型晶体管的一端,其他单元类似。
在本申请前面以及后面的内容中,P型晶体管可以是MOS或BJT。另外,以上均是以P型晶体管为主体构成的电流镜,也可以采用N型晶体管为主体构成的电流镜。需要说明的是,修调单元15的结构可以参照电流镜所采用的结构。
如图7B所示的平方电路10中,多个第一晶体管21a~21d与第二输出单元14并联。在第二种变形例中,例如图10的情况,多个第一晶体管21a~21d还可以分别与多个第二输出单元14串联,同时,第一晶体管21a~21d的开关状态取决于相应的修调信号Trim[0]-Trim[3],其中Trim[0]-Trim[3]分别为第一晶体管21a~21d栅极上的修调信号Trim Code,亦可以实现镜像比例的调节。其中,可以有一个第二输出单元14没有串联的第一晶体管,或者第一晶体管21a~21d中的至少一个为开的状态。
如图7B所示的平方电路10中,其中额外设置了虚拟单元以实现电流的双向调节。在第三种变形例中,可以不设置虚拟单元,使得第一输出单元13中晶体管的尺寸大于第二输出单元14中晶体管的尺寸,亦可以实现电流的双向调节。
如图7B所示的平方电路10中,修调单元15中的多个第一晶体管21a~21d分别与第二输出单元14连接。在第四种变形例中,修调单元15中的多个第一晶体管分别与第二输入单元12连接。具体存在以下两种可能:(1)多个第一晶体管分别与第二输入单元12并联,第一晶体管的控制端经由第一开关可选择地(基于控制信号的控制)连接到第二输入单元12的控制端或者电源电压VDD,第一晶体管的第一端和第二端分别连接电源电压VDD和第二输入单元12的输出端(即第二输入单元12的第二端),同时第三晶体管的控制端连接电源电压VDD,且第三晶体管23的第一端和第二端分别连接电源电压和第一输入单元11的输出端(即第一输入单元11的第二端);(2)多个第一晶体管分别与第二输入单元12串联,此时第二输入单元12设置有多个,每个第一晶体管串联在1个第二输入单元12和电源电压之间,且第一晶体管的闭合/断开状态取决于控制信号。
进一步地,修调单元15,具体配置为基于控制信号,控制对应的第一晶体管为关闭状态或工作状态;其中,在工作状态中,第一晶体管用于增加第二输入单元12中晶体管的等效尺寸。
进一步地,在虚拟单元中,第二晶体管22与第一输入单元11并联,第二晶体管用于增加第一输入单元11中晶体管的等效尺寸;第三晶体管23与第一输入单元11并联,且第三晶体管23处于关闭状态。或者,在不设置虚拟单元的情况下,第一输入单元11中晶体管的尺寸大于第二输入单元12中晶体管的尺寸。
如图7B所示的平方电路10中,修调单元15中的多个第一晶体管为P型晶体管。在第五种变形例中,请参见图11,修调单元15可以利用N型晶体管构建。以下对N型晶体管构建的修调单元15进行具体说明。请参见图11,修调单元15包括多个第一晶体管(N型)(图11以4个为例进行示出,编号为31a~31d),每一第一晶体管(N型)的第一端与第二输出单元14的输出端(或第二输入单元12的输入端)连接,每一第一晶体管(N型)的第二端与接地端连接;修调单元15,具体配置为基于多个控制信号,控制对应的第一晶体管(N型)为关断状态或者工作状态;在第一晶体管(N型)为工作状态时,第一晶体管(N型)的栅极接收偏置信号Ibias。
在一些实施例中,请参见图11,修调单元15还包括多个第二开关(图11以4个为例进行示出,编号为34a~34d)和偏置晶体管35。第二开关34a~34d可以与第一晶体管(N型,编号为31a~31d)一一对应,第二开关的数量与第一晶体管的数量相同,每个第二开关用于控制一个第一晶体管的栅极连接状态,第二开关34a~34d基于控制信号,导通对应第一晶体管的控制端和偏置晶体管的控制端(接收偏置信号Ibias),或导通偏置晶体管的控制端和接地端。
示例性的,第二开关24a~24d均为第二单刀双掷开关,第二单刀双掷开关可以方便的控制偏置晶体管35的控制端与第一晶体管的控制端接通或者接地端接通。偏置晶体管35的栅极、偏置晶体管35的漏级以及每一第二单刀双掷开关的固定端s均接收偏置信号Ibias,偏置晶体管35的源极与接地端连接;一个第二单刀双掷开关的第一选通端c1与一个第一晶体管(N型)的栅极连接,第二单刀双掷开关的第二选通端c2端与接地端连接。在这里,偏置晶体管35为N型掺杂。
在一些实施例中,请参见图11,修调单元15还包括第二晶体管(N型)32,第二晶体管(N型)32的漏级与第一输出单元13的输出端连接,第二晶体管(N型)32的源极与接地端连接,第二晶体管(N型)32的栅极接收偏置信号Ibias,用于实现双向调节;修调单元15还包括第三晶体管(N型)33,第三晶体管(N型)33的漏级与第一输出单元13的输出端连接,第三晶体管(N型)33的源极与接地端连接,第三晶体管(N型)33的栅极连接至接地端,用于抵消关闭状态的漏电流。
本申请实施例提供了一种平方电路10,引入第一输入单元11/第一输出单元13、第二输入单元12/第二输出单元14这两组电流镜,调整输出最终负载电阻的电流大小,从而使负载电阻(即第一电阻R1和第二电阻R2)的阻值设计更加灵活,同时配合分段技术可以减小输出端口的动态范围,从而降低设计难度;引入修调单元对第二输入单元/第二输出单元这组电流镜的镜像复制比例进行调节,从而解决前置的平方单元的失配问题,设计简单,功耗极小,且不影响射频输入端口特性;同时,由于引入修调单元,平方电路10中的电流镜结构、修调单元本身、第一电阻R1和第二电阻R2本身存在的失配可同时被此结构校准去除;在采用P型晶体管的情况下,修调单元15可复用平方单元的温补温度特性,动态补偿随温度变化过程中平方单元的失配问题,因此测试时只需要单温读点校准,节省成本和校准时间;失配校准只需检测后级对数放大输出,不需要额外的焊盘监控内部节点,测试方法简单,节省芯片面积,而且利用后级的对数放大器将本来较小的难以测量的电压量被转换为了变化范围合理的电压量,减少了对测试仪器精度的要求;校准无需射频信号输入,对测试设备和场地要求宽松。
在本申请的又一实施例中,请参见图12,其为本申请实施例提供的均方根检波器40的结构示意图。请参见图12,均方根检波器40包括前述的平方电路10,还包括运算模块44和对数转化器45;运算模块44,配置为对第三信号和第四信号进行减法运算,产生第五信号;对数转化器45,与运算模块44连接,配置为对第五信号进行对数转化,产生检测结果信号Iout。
需要说明的是,第四信号为静态电流信号(即直流信号),第三信号平方信息且同时包含直流偏置成分,减法运算具体是指:利用第四信号将第三信号中的直流成分抵消掉以产生第五信号,即第五信号=第三信号-第四信号。
参见图7B、图10、图11,均方根检波器40还包括平均电容204,平均电容204串联在第一输入单元11的输入端和接地端之间的第二端和接地端之间,可以。应理解,平均电容204用于实现平均操作,从而,平均操作和平方操作一起执行,整体电流更加稳定,后续处理更为准确。
在另一些实施例中,平均电容204也可以串联在运算模块44的输出端和接地端之间,请结合图3进行理解。
需要说明的是,第三信号和第四信号分别进入运算模块44的两差分端,且第三信号和第四信号中的直流电压/电流可视为相同,因此相互抵消产生第五信号,即第五信号可以视为RMS检波器对射频输入信号进行平方及平均操作所产生的信号,第五信号经过对数转化产生检测结果信号Iout,从而表征射频输入信号的均方根值(或功率值)输出。
在相关技术中,其采用的校准方法可能会将输出信号处的电压VOUT=(Vout+)-(Vout-)通过焊盘引出到芯片外,在芯片外直接检测输出信号的电压VOUT进行校准。为获得较低的平方单元动态范围下限,通常校准步长较小,以实现更精确的校准动作。这就造成VOUT处电压变化随控制信号的单位步长的变化较小,直接检测要求仪器精度高,不易实现精确检测。
在本申请实施例中,考虑到在实际电路中,平方电路10通常连接检波对数放大器实现对数转线性功能,在对平方电路10进行修调时,外部测试机直接或通过串行外设接口(Serial Peripheral Interface,SPI)等接口输入控制信号TRIM Code,从将控制信号TRIMCode从0000扫描到上限。若设计的控制信号的范围和步长合理,后级检波对数放大器输出电压变化将如图13所示。其中与X轴平行的部分即为输入到对数放大器的VOUT电压小于对数放大器输入范围下限的区域,即VOUT较小的区域。此区域会随平方单元失配左右移动,Y轴坐标也会随后级对数放大器的特性有所不同,即不同芯片扫描得到的曲线会有所差别,但与X轴平行这一特征始终存在。测试机检测对数放大输出,绘制出此曲线,选取与X轴平行区域的中点对应的X轴坐标值为当前设计下的最优TRIM Code。使用此TRIM Code控制单刀双掷开关的导通状态即可获得最优的动态范围下限。后续将此TRIM Code通过写入反熔丝(E-FUSE)等方式固化在芯片内,即在测试验证阶段完成校准。
本申请实施例提供了一种均方根检波器40,针对于平方单元41和镜像平方单元42的失配问题,利用平方电路10对第一信号和第二信号进行校准,平方电路10包括第一输入单元11/第一输出单元13、第二输入单元12/第二输出单元14这两组电流镜,调整输出最终负载电阻的电流大小,从而使负载电阻(即第一电阻和第二电阻)的阻值设计更加灵活,降低设计难度;引入修调单元15对第二输入单元/第二输出单元这组电流镜的镜像复制比例进行调节,从而解决前置的平方单元的失配问题,设计简单,功耗极小,且不影响射频输入端口特性;同时,由于引入修调单元,平方电路本身的电流镜结构、修调单元本身、第一电阻和第二电阻本身存在的失配可同时被此结构校准去除,结构简单、效果好,同时对测试设备和场地要求宽松。
在本申请的再一实施例中,还可以第一电流镜结构接收第二信号,第二电流镜结构接收第一信号,亦可以实现准确测量的目的。
以上,仅为本申请的较佳实施例而已,并非用于限定本申请的保护范围。需要说明的是,在本申请中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。本申请所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。本申请所提供的几个产品实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的产品实施例。本申请所提供的几个方法或设备实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的方法实施例或设备实施例。以上,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。
Claims (15)
1.一种可校准适配的平方电路,其特征在于,包括:
平方单元,用于对接收的交流信号进行平方,所述平方单元接收偏置电压和所述交流信号,所述平方单元的输出端输出第一信号;
镜像平方单元,用于接收所述偏置电压,所述镜像平方单元的结构与所述平方单元的结构一致,所述镜像平方单元的输出端输出第二信号,所述第二信号为静态电流;
第一电流镜结构,包括第一输入单元和第一输出单元,所述第一输入单元接收所述第一信号;所述第一输出单元,与所述第一输入单元连接,用于对所述第一信号进行镜像复制,输出第三信号;
第二电流镜结构,包括第二输入单元和第二输出单元,所述第二输入单元接收所述第二信号;所述第二输出单元,与所述第二输入单元连接,用于对所述第二信号进行镜像复制,输出第四信号;
修调单元,配置为接收控制信号,基于所述控制信号调节所述第一电流镜结构或所述第二电流镜结构的镜像复制比例。
2.根据权利要求1所述的平方电路,其特征在于,所述修调单元包括多个第一晶体管,多个所述第一晶体管分别与所述第二输入单元或所述第二输出单元连接;
所述修调单元,具体配置为基于所述控制信号,控制对应的所述第一晶体管为关闭状态或工作状态;
其中,在所述工作状态中,所述第一晶体管用于增加所述第二输入单元或所述第二输出单元中晶体管的等效尺寸。
3.根据权利要求2所述的平方电路,其特征在于,多个所述第一晶体管分别与所述第二输入单元或所述第二输出单元并联。
4.根据权利要求3所述的平方电路,其特征在于,
所述第一晶体管为PMOS晶体管,所述第一晶体管的第一端连接电源电压;多个所述第一晶体管分别与所述第二输入单元并联时,所述第一晶体管的第二端连接所述第二输入单元的输出端;多个所述第一晶体管分别与所述第二输出单元并联时,所述第一晶体管的第二端连接所述第二输出单元的输出端;
所述修调单元还包括多个第一开关,所述第一开关基于所述控制信号,导通对应所述第一晶体管的控制端与电源电压,或导通对应所述第一晶体管的控制端与第一节点,所述第一节点为所述第二输入单元和所述第二输出单元的连接节点。
5.根据权利要求4所述的平方电路,其特征在于,所述第一开关为第一单刀双掷开关。
6.根据权利要求3所述的平方电路,其特征在于,
所述第一晶体管为NMOS晶体管,所述第一晶体管的第一端接地,多个所述第一晶体管分别与所述第二输入单元并联时,所述第一晶体管的第二端连接所述第二输入单元的输出端;多个所述第一晶体管分别与所述第二输出单元并联时,所述第一晶体管的第二端连接所述第二输出单元的输出端;
所述修调单元还包括第二开关和偏置晶体管,所述偏置晶体管的第一端接收偏置信号,所述偏置晶体管的第二端与接地端连接;
所述第二开关基于所述控制信号,导通所述偏置晶体管的控制端和所述第一晶体管的控制端,或导通所述偏置晶体管的控制端和地。
7.根据权利要求6所述的平方电路,其特征在于,所述第二开关为第二单刀双掷开关。
8.根据权利要求2所述的平方电路,其特征在于,还包括虚拟单元,用于增加所述第一输入单元或所述第一输出单元中晶体管的等效尺寸;
所述虚拟单元包括至少一个第二晶体管;
当所述第一晶体管与所述第二输入单元连接,所述第二晶体管用于增加所述第一输入单元中晶体管的等效尺寸;
当所述第一晶体管与所述第二输出单元连接,所述第二晶体管用于增加所述第一输出单元中晶体管的等效尺寸。
9.根据权利要求8所述的平方电路,其特征在于,所述第一晶体管与所述第二输入单元连接,所述第二晶体管与所述第一输入单元连接,所述第二晶体管与所述第一输入单元并联;或者,所述第一晶体管与所述第二输出单元连接,所述第二晶体管与所述第一输出单元连接,所述第二晶体管与所述第一输出单元并联;
所述第二晶体管的晶体管类型与所述第一晶体管的晶体管类型相同。
10.根据权利要求8所述的平方电路,其特征在于,还包括第三晶体管;
所述第一晶体管与所述第二输入单元连接,所述第三晶体管的第一端和第二端分别连接电源电压和所述第一输入单元的输出端,所述第三晶体管的控制端连接所述电源电压,或者,所述第一晶体管与所述第二输出单元连接,所述第三晶体管的第一端和第二端分别连接电源电压和所述第一输出单元连接的输出端,所述第三晶体管的控制端连接所述电源电压。
11.根据权利要求2所述的平方电路,其特征在于,
所述第一晶体管与所述第二输入单元连接,所述第一输入单元中晶体管的尺寸大于所述第二输入单元中晶体管的尺寸;或者,
所述第一晶体管与所述第二输出单元连接,所述第一输出单元中晶体管的尺寸大于所述第二输出单元中晶体管的尺寸。
12.根据权利要求1所述的平方电路,其特征在于,所述平方电路还包括第一电压转换单元和第二电压转换单元;所述第一电压转换单元连接所述第一输出单元的输出端,所述第二电压转换单元连接所述第二输出单元的输出端。
13.根据权利要求12所述的平方电路,其特征在于,所述第一电压转换单元包括第一电阻,所述第二电压转换单元包括第二电阻;所述第一输出单元的输出端通过所述第一电阻连接到接地端,所述第二输出单元的输出单元通过所述第二电阻连接到接地端;
所述第一电阻和所述第二电阻的阻值均大于等于1千欧。
14.根据权利要求1所述的平方电路,其特征在于,
所述第一输入单元、所述第二输入单元、所述第一输出单元和所述第二输出单元均包括控制端、第一端和第二端,且基于控制端的信号选择性导通所述第一端和所述第二端;
所述第一输入单元的第二端接收所述第一信号,所述第一输出单元的第二端输出所述第三信号,所述第二输入单元的控制端接收所述第二信号,所述第二输出单元的第二端输出所述第四信号,所述第一输入单元的控制端与所述第一输出单元的控制端均连接至所述第一输入单元的第二端,所述第二输入单元的控制端与所述第二输出单元的控制端均连接至所述第二输入单元的第二端,所述第一输入单元的第一端、所述第二输入单元的第一端、所述第一输入单元的第一端和所述第二输入单元的第一端均连接到电源电压。
15.一种均方根检波器,其特征在于,所述均方根检波器包括如权利要求1-14任一项所述的平方电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410389926.8A CN117969928B (zh) | 2024-04-01 | 2024-04-01 | 一种平方电路和均方根检波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410389926.8A CN117969928B (zh) | 2024-04-01 | 2024-04-01 | 一种平方电路和均方根检波器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117969928A true CN117969928A (zh) | 2024-05-03 |
CN117969928B CN117969928B (zh) | 2024-06-28 |
Family
ID=90849970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410389926.8A Active CN117969928B (zh) | 2024-04-01 | 2024-04-01 | 一种平方电路和均方根检波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117969928B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0883315A (ja) * | 1994-09-13 | 1996-03-26 | Nec Corp | 平方根回路 |
US5585757A (en) * | 1995-06-06 | 1996-12-17 | Analog Devices, Inc. | Explicit log domain root-mean-square detector |
CN102037367A (zh) * | 2008-05-19 | 2011-04-27 | 美信集成产品公司 | 具有自动增益控制的rms检测器 |
US20200073428A1 (en) * | 2018-08-31 | 2020-03-05 | Qualcomm Incorporated | Rf square-law circuit |
CN114123984A (zh) * | 2020-09-01 | 2022-03-01 | 深圳市中兴微电子技术有限公司 | 一种功率检波电路以及集成芯片 |
-
2024
- 2024-04-01 CN CN202410389926.8A patent/CN117969928B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0883315A (ja) * | 1994-09-13 | 1996-03-26 | Nec Corp | 平方根回路 |
US5585757A (en) * | 1995-06-06 | 1996-12-17 | Analog Devices, Inc. | Explicit log domain root-mean-square detector |
CN102037367A (zh) * | 2008-05-19 | 2011-04-27 | 美信集成产品公司 | 具有自动增益控制的rms检测器 |
US20200073428A1 (en) * | 2018-08-31 | 2020-03-05 | Qualcomm Incorporated | Rf square-law circuit |
CN114123984A (zh) * | 2020-09-01 | 2022-03-01 | 深圳市中兴微电子技术有限公司 | 一种功率检波电路以及集成芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN117969928B (zh) | 2024-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7576598B2 (en) | Bandgap voltage reference and method for providing same | |
US7400208B2 (en) | Temperature detector circuit and oscillation frequency compensation device using the same | |
US7002394B1 (en) | Low supply current RMS-to-DC converter | |
US5724003A (en) | Methods and apparatus for signal amplitude control systems | |
WO1995005031A1 (en) | Feedback sensor circuit | |
US8415940B2 (en) | Temperature compensation circuit and method for generating a voltage reference with a well-defined temperature behavior | |
CN101180594A (zh) | 不随工艺变化的带隙基准电路和方法 | |
US7482797B2 (en) | Trimmable bandgap circuit | |
WO2023274415A1 (zh) | 一种功率检测电路、芯片及通信终端 | |
US7395308B1 (en) | Grounded emitter logarithmic circuit | |
US4763028A (en) | Circuit and method for semiconductor leakage current compensation | |
US8004341B1 (en) | Logarithmic circuits | |
KR0148324B1 (ko) | 가변 이득 증폭 회로 | |
US6812684B1 (en) | Bandgap reference circuit and method for adjusting | |
JPH04212067A (ja) | デュアルパス広帯域高精度データ収集システム | |
US9927469B2 (en) | Log-linear power detector | |
CN117969928B (zh) | 一种平方电路和均方根检波器 | |
US6636099B2 (en) | Logarithmic amplifier with temperature compensated detection scheme | |
JP2011254408A (ja) | パワーアンプモジュール及び携帯情報端末 | |
US20200373895A1 (en) | Programmable Gain Amplifier | |
KR20210155602A (ko) | 저잡음 전하 증폭 장치 및 비교기 | |
US6750713B1 (en) | Variable gain amplifier | |
CN118011110B (zh) | 可校准截距的对数检波器及其校准方法和芯片 | |
CN113804959B (zh) | 基于跨阻放大的高精度高速微弱电流测量电路及测量方法 | |
US20240219439A1 (en) | Power detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |