CN117954443A - 校正用于半导体工艺的布局的方法、制造半导体器件的方法和布局校正系统 - Google Patents

校正用于半导体工艺的布局的方法、制造半导体器件的方法和布局校正系统 Download PDF

Info

Publication number
CN117954443A
CN117954443A CN202310945314.8A CN202310945314A CN117954443A CN 117954443 A CN117954443 A CN 117954443A CN 202310945314 A CN202310945314 A CN 202310945314A CN 117954443 A CN117954443 A CN 117954443A
Authority
CN
China
Prior art keywords
layout
pattern
machine learning
learning model
correction operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310945314.8A
Other languages
English (en)
Inventor
姜敬奂
金正民
安兴培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117954443A publication Critical patent/CN117954443A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/0464—Convolutional networks [CNN, ConvNet]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0006—Industrial image inspection using a design-rule based approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/10—Segmentation; Edge detection
    • G06T7/13—Edge detection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/20—Special algorithmic details
    • G06T2207/20081—Training; Learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Computational Linguistics (AREA)
  • Architecture (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Quality & Reliability (AREA)
  • Medical Informatics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种校正用于半导体工艺的布局的方法，包括：接收包括用于半导体工艺的布局图案的设计布局，以形成半导体器件的工艺图案，其中，设计布局包括与布局图案相关联的基于像素的图像和与布局图案相关联的边缘信息；使用将基于像素的图像作为输入的第一机器学习模型对设计布局执行第一布局校正操作；使用将边缘信息作为输入的与第一机器学习模型不同的第二机器学习模型对设计布局执行第二布局校正操作；以及基于第一布局校正操作的结果和第二布局校正操作的结果，获得包括与布局图案相对应的校正后的布局图案的校正后的设计布局。

Description

校正用于半导体工艺的布局的方法、制造半导体器件的方法 和布局校正系统
相关申请的交叉引用
本申请要求于2022年10月31日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2022-0142426的优先权，其全部公开内容通过引用合并于此。
技术领域
本公开的实施例总体上涉及半导体集成电路，并且更具体地涉及使用机器学习来校正用于半导体工艺的布局。
背景技术
半导体的制造可以涉及各种工艺的组合，诸如蚀刻、沉积、种植、生长、注入等。蚀刻可以通过在待蚀刻的物体的表面上形成光刻胶图案，然后使用化学材料、气体、等离子体、离子束、激光或其他烧蚀手段去除物体的未覆盖部分来执行。
在蚀刻工艺期间，由于各种因素(诸如蚀刻工艺的特性或所形成的半导体图案的特性)，可能会出现工艺偏差。在一些情况下，可以通过修改或改变半导体图案的布局来校正工艺偏差。
在高度集成的半导体器件的制造中，随着半导体上的空间被更有效地利用以及半导体工艺被小型化，包括在半导体布局中的图案的数量显著增加。因此，对半导体图案的布局进行设计修改以补偿工艺偏差可能变得越来越困难。
发明内容
本公开的至少一个示例实施例提供了一种使用能够有效地补偿工艺偏差的机器学习来校正用于半导体工艺的布局的方法。
本公开的至少一个示例实施例提供了一种使用校正布局的方法来制造半导体器件的方法。
本公开的至少一个示例实施例提供了一种执行校正布局的方法的布局校正系统。
根据示例实施例，一种校正用于半导体工艺的布局的方法，包括：接收包括用于半导体工艺的布局图案的设计布局，以形成半导体器件的工艺图案，其中，设计布局包括与布局图案相关联的基于像素的图像和与布局图案相关联的边缘信息；使用将基于像素的图像作为输入的第一机器学习模型对设计布局执行第一布局校正操作；使用将边缘信息作为输入的与第一机器学习模型不同的第二机器学习模型对设计布局执行第二布局校正操作；以及基于第一布局校正操作的结果和第二布局校正操作的结果，获得包括与布局图案相对应的校正后的布局图案的校正后的设计布局。
根据示例实施例，一种制造半导体器件的方法，包括：获得包括用于半导体工艺的布局图案的设计布局，以形成半导体器件的工艺图案；通过校正设计布局形成校正后的设计布局；基于校正后的设计布局制造光掩模；以及使用光掩模在衬底上形成工艺图案。形成校正后的设计布局包括：接收设计布局；使用第一机器学习模型对设计布局执行第一布局校正操作；使用与第一机器学习模型不同的第二机器学习模型对设计布局执行第二布局校正操作；以及基于第一布局校正操作的结果和第二布局校正操作的结果，获得包括与布局图案相对应的校正后的布局图案的校正后的设计布局。
根据示例实施例，一种布局校正系统，包括：至少一个处理器；以及非暂时性计算机可读介质，被配置为存储由至少一个处理器执行的程序代码，以通过校正设计布局来形成校正后的设计布局，该设计布局包括用于半导体工艺的布局图案，以形成半导体器件的工艺图案。至少一个处理器被配置为通过执行程序代码来：接收设计布局；使用第一机器学习模型对设计布局执行第一布局校正操作，其中，第一布局校正操作包括移位校正；使用与第一机器学习模型不同的第二机器学习模型对设计布局执行第二布局校正操作，其中，第二布局校正操作包括片段校正；以及基于第一布局校正操作的结果和第二布局校正操作的结果，获得包括与布局图案相对应的校正后的布局图案的校正后的设计布局。
在根据示例实施例的校正用于半导体工艺的布局的方法、制造半导体器件的方法、以及布局校正系统中，可以使用彼此不同的两个机器学习模型来获得校正后的设计布局。例如，可以通过交替地并重复地使用两个不同的机器学习模型校正布局图案来获得或生成校正后的设计布局。因此，可以基本同时地或并发地有效校正或补偿各种可能的误差(例如，移位误差、片段误差等)，并且可以增加或增强校正的准确性。
附图说明
根据结合附图的以下详细描述，将更清楚地理解说明性的非限制性示例实施例。本公开的实施例涉及半导体工艺，并且更具体地涉及使用机器学习来校正用于半导体工艺的布局。
图1是示出了根据示例实施例的校正用于半导体工艺的布局的方法的流程图。
图2和图3是示出了根据示例实施例的执行校正用于半导体工艺的布局的方法的系统的框图。
图4A、图4B和图4C是示出了要应用根据示例实施例的校正用于半导体工艺的布局的方法的工艺邻近校正和光学邻近校正的图。
图5是示出了执行图1中的第一布局校正操作的示例的流程图。
图6是示出了执行图5中的基于图像的移位校正的示例的流程图。
图7A和图7B是示出了图5和图6的操作的图。
图8是示出了执行图1中的第二布局校正操作的示例的流程图。
图9是示出了执行图8中的基于特征的片段校正的示例的流程图。
图10A和图10B是示出了图8和图9的操作的图。
图11是示出了根据示例实施例的校正用于半导体工艺的布局的方法的流程图。
图12是示出了训练图11中的第一机器学习模型和第二机器学习模型中的至少一个的示例的流程图。
图13A、图13B和图13C是示出了在根据示例实施例的校正用于半导体工艺的布局的方法中使用的第一机器学习模型的图。
图14是示出了训练图11中的第一机器学习模型和第二机器学习模型中的至少一个的示例的流程图。
图15A、图15B和图15C是示出了在根据示例实施例的校正用于半导体工艺的布局的方法中使用的第二机器学习模型的图。
图16A、图16B和图16C是示出了根据示例实施例的校正用于半导体工艺的布局的方法的图。
图17是示出了根据示例实施例的制造半导体器件的方法的流程图。
具体实施方式
本公开的实施例涉及半导体制造。在一些情况下，制造工艺中的误差可能会导致半导体器件有缺陷或无法使用。这些误差的发生率取决于半导体的设计布局。设计布局可以包括用于半导体工艺的布局图案、电路图案和对应的多边形，以在制造期间形成半导体器件的工艺图案。
在一些情况下，可以在设计阶段期间预测工艺图案中可能导致失真的部分，并且可以基于预期的失真来修改布局图案。修改后的布局图案可以反映在设计布局中。
在一些情况下，可以使用机器学习模型来校正布局图案。然而，同时校正各种可能的误差是很困难的，并且一些机器学习模型不能提供高精度的预测修改。因此，本公开的实施例提供了使用两种不同的机器学习模型以高精度校正用于半导体工艺的布局的方法。
例如，可以通过交替地并重复地使用两种不同的机器学习模型校正布局图案来获得校正后的设计布局。因此，可以有效地校正或补偿各种可能的误差(例如，移位误差、片段误差等)。在一个实施例中，使用第一机器学习模型来校正移位误差，并且使用第二机器学习模式来校正片段误差。
将参照附图更全面地描述各种示例实施例，在附图中示出了实施例。然而，本公开可以以许多不同的形式来体现，并且不应被解释为受限于本文所阐述的实施例。贯穿本申请，相同的附图标记指代相同的元件。
图1是示出了根据示例实施例的校正用于半导体工艺的布局的方法的流程图。
参照图1，示出了根据示例实施例的校正用于半导体工艺的布局的方法。校正用于半导体工艺的布局的方法可以在半导体设计/制造阶段或在半导体器件(或半导体集成电路)的设计/制造过程期间执行。在一些示例中，根据示例实施例的校正用于半导体工艺的布局的方法可以用于执行工艺邻近校正(PPC)。在一些示例中，根据示例实施例的校正用于半导体工艺的布局的方法可以用于执行光学邻近校正(OPC)。在一些示例中，该方法可以由用于布局校正或半导体设计的系统或工具来执行。例如，用于布局校正或半导体设计的系统或工具可以是包括可由至少一个处理器执行的多个指令的程序(或程序代码)。将参照图2和图3描述该系统或工具，并且将参照图4A、图4B和图4C描述工艺邻近校正和光学邻近校正。
用于校正半导体工艺的布局的方法的示例实施例包括：接收包括用于半导体工艺的布局图案的设计布局，以创建半导体器件的工艺图案(操作S100)。例如，设计布局可以以具有图形设计系统(GDS)格式的数据的形式或者以具有NGR格式的图像的形式来提供。NGR格式是用于捕获半导体布局的图像的示例文件格式。然而，本公开的实施例不限于此，并且设计布局可以具有各种其他数据或图像格式。
使用第一机器学习模型对设计布局执行第一布局校正操作(操作S200)。例如，第一机器学习模型可以是基于图像的机器学习模型，并且可以使用布局的图像来执行第一布局校正操作。“基于图像的机器学习模型”是指以图像(诸如基于像素的图像)作为输入并使用图像进行预测或执行操作的机器学习模型。例如，所使用的第一机器学习模型可以将布局图案的图像作为输入并且执行移位校正以调整或修改图案的位置。例如，在第一布局校正操作中使用的布局的图像可以包括与布局图案相关联的基于像素的图像(例如，包括多个像素数据的图像)。例如，可以通过第一布局校正操作来执行调整或修改布局图案的位置(或定位或放置)的移位校正。将参照图5等来描述操作S200。
使用与第一机器学习模型不同的第二机器学习模型对设计布局执行第二布局校正操作(操作S300)。例如，第二机器学习模型可以是基于特征的机器学习模型，并且可以使用图案的信息来执行第二布局校正操作。
基于特征的机器学习模型可以是使用图案的特定特征(或特性)来进行预测或校正的机器学习模型。特征可以是除了图像以外的形式，诸如一组边缘以及与边缘相关联的信息。例如，基于特征的工艺邻近校正可以是一种布局校正方法，其使用基于特征的机器学习模型来基于图案的邻近度进行校正。例如，在第二布局校正操作中使用的图案的信息可以包括与布局图案相关联的边缘(或侧边)信息。例如，可以通过第二布局校正操作来执行调整或修改作为布局图案的边缘的一部分的片段的位置(或定位或放置)的片段校正。将参照图8等来描述操作S300。
机器学习模型可以使用人工神经网络(ANN)来实现。ANN是硬件或软件组件，其包括许多连接的节点(即，人工神经元)，它们大致对应于人脑中的神经元。每个连接或边缘将信号从一个节点传输到另一节点(如大脑中的物理突触)。当节点接收到信号时，它对信号进行处理，并且然后将处理后的信号发送到其他连接节点。在一些情况下，节点之间的信号包括实数，并且每个节点的输出由其输入之和的函数计算。在一些示例中，节点可以使用其他数学算法(例如，选择输入中的最大值作为输出)或用于激活节点的任何其他合适的算法来确定它们的输出。每个节点和边缘都与确定如何处理和传输信号的一个或多个节点权重相关联。
在训练过程中，调整这些权重以提高结果的准确性(即，通过最小化以某种方式对应于当前结果和目标结果之间的差异的损失函数)。边缘的权重增加或减少节点之间传输的信号的强度。在一些情况下，节点具有阈值，低于该阈值则根本不会发送信号。在一些示例中，节点被聚合为层。不同的层对其输入执行不同的转换。初始层被称为输入层，并且最后一层被称为输出层。在一些情况下，信号多次穿过某些层。
卷积神经网络(CNN)可以用于计算机视觉或图像分类系统。在一些情况下，CNN能够通过最少的预处理来处理数字图像。CNN的特性可能在于使用卷积(或互相关)隐藏层。这些层在将结果发送到下一层之前对输入应用卷积运算。每个卷积节点可以处理有限的输入字段(即，感受野)的数据。在CNN的前向传递期间，每层处的滤波器可以在输入体上进行卷积，计算滤波器和输入之间的点积。在训练过程期间，可以修改过滤器，使得滤波器在检测到输入中的特定特征时激活。
操作S400包括：基于第一布局校正操作和第二布局校正操作的结果，获得包括与布局图案相对应的校正后的布局图案的校正后的设计布局(或校正后的布局)。例如，可以通过组合(例如，耦合)第一布局校正操作的结果和第二布局校正操作的结果来获得校正后的设计布局。
在一些示例实施例中，可以通过执行一次或多次第一布局校正操作以及执行一次或多次第二布局校正操作来获得校正后的设计布局。在一些示例中，第一布局校正操作和第二布局校正操作可以交替地并重复地执行。例如，可以执行一次第一布局校正操作，随后执行一次第二布局校正操作，然后再次执行第一布局校正操作。然而，本公开的实施例不限于此。备选地，可以多次执行第一布局校正操作，随后执行多次第二布局校正操作，然后执行多次第一布局校正操作。尽管示例实施例被描述为执行第一布局校正操作然后执行第二布局校正操作，但是本公开的实施例不限于执行第一布局校正操作和第二布局校正操作的特定顺序或频率，并且可以基于半导体工艺来确定。
在一些示例实施例中，包括在设计布局中的布局图案可以对应于光刻胶图案，并且可以使用第一机器学习模型和第二机器学习模型，通过执行工艺邻近校正来校正设计布局。例如，设计布局可以是清洁后检查(ACI)中的目标布局，并且校正后的设计布局可以是显影后检查(ADI)中的光刻胶图案的目标布局。
在一些示例实施例中，包括在设计布局中的布局图案可以对应于光掩模的图案，并且可以使用第一机器学习模型和第二机器学习模型，通过执行光学邻近校正来校正设计布局。根据一些实施例，使用机器学习模型，通过光学邻近校正修改图案以解决失真，实现最终半导体器件的更精确的图案转移和更好的性能。例如，设计布局可以是显影后检查中的光刻胶图案的目标布局，并且校正后的设计布局可以是光掩模的布局。
设计布局可以包括用于半导体工艺的多个布局图案、电路图案或对应的多边形，以在制造半导体器件时形成半导体器件的工艺图案(或半导体图案)。在半导体设计阶段，可以预测工艺图案将被扭曲的部分，可以在实际半导体工艺(或物理工艺)之前基于预测的扭曲来修改布局图案，并且修改后的布局图案可以反映在设计布局中。常规地，仅使用一种机器学习模型来校正布局图案，难以同时校正各种可能的误差，导致校正精度相对较低。
根据示例实施例，可以使用两种不同的机器学习模型来获得校正后的设计布局。例如，可以通过交替地并重复地使用两种不同的机器学习模型校正布局图案来获得校正后的设计布局。因此，可以基本同时地或并发地有效校正或补偿各种可能的误差(例如，移位误差、片段误差、边缘放置误差等)，并且可以提高校正的准确性。片段误差(或目标误差)是指图案片段与其在半导体衬底上的预期位置的偏差。片段误差可能导致不同图案层之间的未对齐。边缘放置误差是指图案边缘的位置与其在半导体布局图案中的预期或期望位置的偏差。根据一些实施例，包括卷积神经网络(CNN)的第一机器学习模型可以用于预测片段误差，并且包括线性回归模型的第二机器学习模型可以用于预测边缘放置误差。
图2和图3是示出了根据示例实施例的执行校正用于半导体工艺的布局的方法的系统的框图。
参照图2，系统1000包括处理器1100、存储设备1200和布局校正模块1300。
根据一些实施例，术语“模块”可以指但不限于执行某些任务的软件、硬件组件或固件，诸如现场可编程门阵列(FPGA)或专用集成电路(ASIC)。模块可以被配置为驻留在有形可寻址存储介质上，并且被配置为在一个或多个处理器上执行。例如，“模块”可以包括诸如软件组件、面向对象的软件组件、类组件和任务组件之类的组件，并且可以包括过程、函数、例程、程序代码段、驱动器、固件、微代码、电路、数据、数据库、数据结构、表、数组和变量。“模块”可以划分为执行详细功能的多个“模块”。
在一些示例实施例中，系统1000可以是计算系统。在一些示例实施例中，系统1000可以是用于根据示例实施例的校正用于半导体工艺的布局的方法的专用系统，并且可以被称为布局校正系统。在一些示例实施例中，系统1000可以是用于使用根据示例实施例的校正用于半导体工艺的布局的方法来设计半导体器件的方法的专用系统，并且可以被称为半导体设计系统。例如，系统1000可以包括各种设计程序、验证程序或模拟程序。
处理器1100可以控制系统1000的操作，并且可以在布局校正模块1300执行计算时被使用。例如，处理器1100可以包括微处理器、应用处理器(AP)、中央处理单元(CPU)、数字信号处理器(DSP)、图形处理单元(GPU)、神经处理单元(NPU)等。尽管图2示出了系统1000包括处理器1100，但是本公开的实施例不限于此。例如，系统1000可以包括多个处理器。另外，处理器1100可以包括高速缓冲存储器以增加计算容量。
存储设备1200可以存储用于系统1000和布局校正模块1300的操作的数据。存储设备1200可以存储可由处理器1100执行的数据。例如，存储设备1200可以存储机器学习模型(或机器学习模型相关的数据)MLM、多个数据DAT和设计规则(或设计规则相关的数据)DR。例如，多个数据DAT可以包括样本数据、模拟数据、真实数据和各种其他数据。真实数据在本文中还可以被称为来自制造的半导体器件或制造工艺的实际数据或测量数据。机器学习模型MLM和设计规则DR可以从存储设备1200提供给布局校正模块1300。
在一些示例实施例中，存储设备1200可以包括用于向计算机提供命令或数据的任何非暂时性计算机可读存储介质。例如，非暂时性计算机可读存储介质可以包括易失性存储器(诸如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等)、以及非易失性存储器(诸如闪存、磁阻随机存取存储器(MRAM)、相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)等)。非暂时性计算机可读存储介质可以插入到计算机中、集成到计算机中、或者通过诸如网络或无线链路之类的通信介质耦接到计算机。
布局校正模块1300可以通过校正或补偿输入布局LY_IN来生成输出布局LY_OUT。布局校正模块1300可以根据参照图1描述的示例实施例校正用于半导体工艺的布局。
布局校正模块1300可以包括第一机器学习模块1310、第二机器学习模块1320和确定模块1330。
根据一些实施例，第一机器学习模块1310和第二机器学习模块1320接收输入布局LY_IN。在一些示例中，输入布局LY_IN可以对应于包括用于半导体工艺的布局图案的设计布局，以形成图1中的半导体器件的工艺图案。第一机器学习模块1310执行第一机器学习模型MLM1，并且使用第一机器学习模型MLM1对输入布局LY_IN执行第一布局校正操作。第二机器学习模块1320执行第二机器学习模型MLM2，并且使用第二机器学习模型MLM2对输入布局LY_IN执行第二布局校正操作。在一些示例中，第一机器学习模块1310可以执行图1中的操作S100和S200，并且第二机器学习模块1320可以执行图1中的操作S100和S300。
确定模块1330可以基于第一布局校正操作的结果和第二布局校正操作的结果来获得并提供输出布局LY_OUT。输出布局LY_OUT可以对应于包括与图1中的布局图案相对应的校正后布局图案的校正后的设计布局。在一些示例中，确定模块1330可以执行图1中的操作S400。
在一些示例实施例中，布局校正模块1300可以根据示例实施例校正用于半导体工艺的布局，这将参照图11进行描述。例如，第一机器学习模块1310和第二机器学习模块1320可以分别训练第一机器学习模型MLM1和第二机器学习模型MLM2。
在一些示例实施例中，布局校正模块1300可以被实现为可以由处理器1100执行的可执行指令或程序代码。例如，包括在布局校正模块1300中的第一机器学习模块1310、第二机器学习模块1320和确定模块1330可以存储在计算机可读介质中。例如，处理器1100可以将指令或程序代码加载到工作存储器(例如，DRAM等)。在一些示例中，处理器1100可以将指令或程序代码加载到非暂时性存储器。
在一些示例实施例中，处理器1100可以有效地执行包括在布局校正模块1300中的指令或程序代码。例如，处理器1100可以有效地执行包括在布局校正模块1300中的第一机器学习模块1310、第二机器学习模块1320和确定模块1330的指令或程序代码。例如，处理器1100可以接收与第一机器学习模块1310、第二机器学习模块1320和确定模块1330相对应的信息，以操作第一机器学习模块1310、第二机器学习模块1320和确定模块1330。例如，处理器1100可以接收用于操作第一机器学习模块1310、第二机器学习模块1320和确定模块1330的输入数据、参数或超参数。
在一些示例实施例中，第一机器学习模块1310、第二机器学习模块1320和确定模块1330可以被实现为单个集成模块。在一些示例实施例中，第一机器学习模块1310、第二机器学习模块1320和确定模块1330可以被实现为单独的且不同的模块。
参照图3，系统2000包括处理器2100、输入/输出(I/O)设备2200、网络接口2300、随机存取存储器(RAM)2400、只读存储器(ROM)2500或存储设备2600。图3示出了图2中的布局校正模块1300的组件以软件实现的示例。
系统2000可以是计算系统，包括固定计算系统和便携式计算系统。例如，计算系统可以是诸如台式计算机、工作站或服务器之类的固定计算系统，或者可以是诸如膝上型计算机之类的便携式计算系统。
处理器2100可以与图2中的处理器1100基本相同。例如，处理器2100可以包括用于执行任意指令集的核或处理器核(例如，因特尔架构-32(IA-32)、64比特扩展IA-32、x86-64、PowerPC、Sparc、MIPS、ARM、IA-64等)。处理器核是指CPU内的处理单元，其能够独立于CPU内的其他处理单元执行指令。在一些示例中，CPU可以包含多个处理器核，这允许CPU同时执行多个任务并提高CPU的处理能力。例如，处理器2100可以通过总线访问存储器(例如，RAM 2400或ROM 2500)，并且可以执行RAM 2400或ROM 2500中存储的指令。如图3所示，RAM2400可以存储与图2中的布局校正模块1300相对应的程序PR或程序PR的至少一些元素，并且程序PR可以允许处理器2100在半导体设计阶段中执行用于布局校正的操作(例如，图1中的操作S100、S200、S300和S400)。
在一些示例中，程序PR可以包括可由处理器2100执行的多个指令或过程，并且包括在程序PR中的多个指令或过程可以允许处理器2100执行根据示例实施例的半导体设计阶段中的布局校正的操作。在一些示例中，单独的过程可以表示用于执行任务的一系列指令。过程可以被称为函数、例程、子例程或子程序。单独的过程可以处理从外部提供的数据或由另一过程生成的数据。
在一些示例实施例中，RAM 2400可以包括任何易失性存储器，诸如SRAM、DRAM等。
存储设备2600可以存储程序PR。程序PR可以在由处理器2100执行之前从存储设备2600加载到RAM 2400。在一些示例中，程序PR的至少一部分可以在由处理器2100执行之前被加载。存储设备2600可以存储以程序语言编写的文件，并且由编译器等生成的程序PR或程序PR的至少一些元素可以被加载到RAM 2400。
存储设备2600可以存储要由处理器2100处理的数据或由处理器2100在处理过程中获得的数据。处理器2100可以基于程序PR处理存储设备2600中存储的数据以生成新数据，并且可以将所生成的数据存储在存储设备2600中。
I/O设备2200可以包括诸如键盘、指示设备等的输入设备，并且可以包括诸如显示设备、打印机等的输出设备。例如，输入设备可以是计算机鼠标、键盘、小键盘、轨迹球和语音识别设备。输入组件可以包括允许用户将信息输入到计算设备中的设备的任意组合，诸如按钮、键盘、开关和/或拨号盘。另外，输入组件可以包括覆盖在显示器上的触摸屏数字转换器，其可以感测触摸并与显示器交互。例如，用户可以通过I/O设备2200触发处理器2100执行程序PR，并且可以提供或检查各种输入、输出或数据等。
网络接口2300可以提供对系统2000外部的网络的访问。例如，网络可以包括多个计算系统和通信链路，并且通信链路可以包括有线链路、光链路、无线链路或任意其他类型的链路。系统2000可以通过网络接口2300接收各种输入，并且可以通过网络接口2300将各种输出发送到另一计算系统。在一些示例实施例中，计算机程序代码或布局校正模块1300可以存储在暂时性或非暂时性计算机可读介质中。在一些示例实施例中，由处理器执行的布局校正生成的值或从由处理器执行的算术处理获得的值可以存储在暂时性或非暂时性计算机可读介质中。非暂时性计算机可读介质是指不是暂时性信号的任何形式的存储介质。非暂时性计算机可读介质可以以有形或永久形式存储数据或程序代码，诸如硬盘驱动器、闪存驱动器、CD-ROM、DVD、或可以用于存储数字信息的任何其他物理介质。在一些示例实施例中，布局校正期间的中间值或由布局校正生成的各种数据可以存储在暂时性或非暂时性计算机可读介质中。然而，本公开的实施例不限于此。
图4A、图4B和图4C是示出了要应用根据示例实施例的校正用于半导体工艺的布局的方法的工艺邻近校正和光学邻近校正的图。
参照图2、图4A、图4B和图4C，布局校正模块1300可以接收第一布局L1作为输入布局LY_IN。例如，第一布局L1可以是清洁后检查中的目标布局。
布局校正模块1300可以通过对第一布局执行工艺邻近校正来生成第二布局L2。例如，可以通过基于机器学习的推理来执行工艺邻近校正。例如，第二布局L2可以是显影后检查中的光刻胶图案的目标布局。
工艺邻近校正可以补偿由诸如蚀刻工艺期间的蚀刻倾斜或图案的特性等因素引起的半导体图案的变形。例如，工艺邻近校正可以预测图案的将被扭曲的部分并且提前修改预测的扭曲，以补偿由诸如蚀刻工艺之类的物理半导体工艺引起的扭曲。如本文所使用的，“物理工艺”可以指由机械设备执行的工艺，而不是由诸如系统1000之类的硬件或诸如布局校正模块1300之类的软件执行的工艺。例如，物理工艺可以是由机器和设备执行的物理制造工艺，诸如蚀刻、沉积和光刻。例如，物理工艺可以包括对正在使用的材料的物理改变，并且不与诸如布局校正模块1300或系统1000的硬件或软件系统的操作直接相关。
布局校正模块1300可以通过对第二布局L2执行光学邻近校正来生成第三布局L3。例如，可以通过基于机器学习的推理来执行光学邻近校正。例如，可以使用由机器学习模型学习的知识和模式来执行光学邻近校正，以对新数据进行预测或校正。例如，机器学习模型可能已经对包含已知图案和所需的对应的校正的一组数据进行了训练，然后用于对需要校正的新图案进行预测。例如，第三布局L3可以是光掩模的布局。
光学邻近校正可以补偿由于形成光刻胶图案时蚀刻倾斜的影响或图案的特性的影响而造成的光刻胶图案的变形。例如，光学邻近校正可以预测图案的将被扭曲的部分并且提前修改预测的扭曲，以补偿由诸如蚀刻工艺之类的物理半导体工艺引起的扭曲。
半导体器件可以基于第三布局L3来制造。例如，可以使用第三布局L3的光掩模在物体(例如，半导体衬底)上形成光刻胶图案。通过执行蚀刻工艺，可以去除物体的未被光刻胶图案覆盖的部分。在光学光刻工艺之后，可以去除剩余的光刻胶图案，然后可以完成半导体制造工艺。
图4A示出了第一布局L1的示例。例如，第一布局L1可以包括其中可以形成过孔的矩形图案。过孔可以是半导体材料或电路板中的小孔，其用于连接材料或板的不同层或组件。过孔允许电信号或电力从一层传递到另一层。例如，第一布局中的矩形图案可以包含多个过孔。第一布局L1可以指定清洁后检查中的目标布局。例如，第一布局L1可以是包括由半导体工艺形成的工艺图案的布局。
图4B示出了第二布局L2的示例。图4B的第二布局L2可以包括基于图4A的第一布局L1的图案修改的图案。第二布局L2可以指定显影后检查中的目标布局。例如，第二布局L2可以是包括光刻胶图案的布局。
尽管图4A和图4B示出了围绕相似的形状修改图案，但是本公开的实施例不限于此，并且根据示例实施例，图案可以被修改为不同的形状。
图4C示出了第三布局L3的示例。图4C的第三布局L3可以包括基于图4B的第二布局L2的图案修改的图案。第三布局L3可以指定光掩模的布局。
尽管图4B和图4C示出了为了便于说明而围绕相似的形状修改图案，但是本公开的实施例不限于此，并且根据示例实施例，可以修改图案以形成不同的形状。
从图4A的第一布局L1生成图4B的第二布局L2的过程可以基于工艺邻近校正。例如，工艺邻近校正可以使用机器学习模型来执行，并且可以分别基于图像和特征来执行。在一些示例实施例中，可以执行基于图像和基于特征的工艺邻近校正。基于图像的工艺邻近校正包括使用布局的图像，对这些图像进行处理以预测关键尺寸(CD)。然后基于预测的CD来校正处理后的图像。关键尺寸(CD)是指在制造工艺期间需要精确地控制的半导体器件中的特征(诸如晶体管栅极)的大小。
根据一些实施例，基于特征的工艺邻近校正基于图案的边缘信息，诸如它们的宽度和间隔。基于图像的工艺邻近校正可以使用基于图像的机器学习模型来执行。当在基于图像的工艺邻近校正期间对图像进行建模时，在划分像素大小时可能会出现网格依赖性，并且因此可能存在边缘放置误差(EPE)增加的问题。边缘放置误差(EPE)是指图案特征的位置与其预期位置的偏差。例如，EPE可以用于测量特征的中心与其预期位置之间的距离。
基于特征的工艺邻近校正可以使用基于特征的机器学习模型来执行。当在基于特征的工艺邻近校正期间对图案的特定值进行建模时，可能难以考虑对角线方向上的空间，并且因此可能存在图案放置误差(PPE)增加的问题。图案放置误差(PPE)可以是光刻工艺之后图案的目标位置与其实际位置之间的偏差。例如，PPE可以测量图案的预期布局与该图案在半导体器件上的实际位置之间的差异。
在根据示例实施例的校正用于半导体工艺的布局的方法中，可以基于布局图案的图像和特征两者来执行机器学习模块的训练和推理。因此，可以以增加的精度和减少的计算量来执行工艺邻近校正。
然而，虽然从第一布局L1生成第二布局L2的过程可以基于工艺邻近校正，但是示例实施例不限于该方法。例如，从图4B的第二布局L2生成图4C的第三布局L3的过程可以基于光学邻近校正。例如，光学邻近校正可以使用机器学习模型来执行，并且可以基于图像和特征来执行(例如，可以执行基于图像的光学邻近校正和基于特征的光学邻近校正两者)。
图5是示出了执行图1中的第一布局校正操作的示例的流程图。图6是示出了执行图5中的基于图像的移位校正的示例的流程图。所提到的移位校正可以是基于图像的工艺邻近校正，其重点在于校正布局中的图案的移位或位移。
参照图1、图5和图6，当使用第一机器学习模型对设计布局执行第一布局校正操作(操作S200)时，第一机器学习模型可以是基于图像的机器学习模型，并且可以使用与布局图案相关联的基于像素的图像来执行第一布局校正操作。例如，基于像素的图像与布局图案连接或相关。例如，基于像素的图像用于以某种形式表示布局图案，并且用作基于图像的机器学习模型的输入以执行布局校正操作。
在操作S200中，可以执行调整或修改布局图案的位置的基于图像的移位校正(操作S210)。例如，当执行移位校正时，可以仅整体移动或移位布局图案的整体位置(例如，布局图案的质心(或中心))，并且可以保持布局图案的形状(例如，布局图案的边缘的位置或布置)而不进行修改。例如，当应用移位校正时，整个布局图案的位置被移动或移位，而图案的形状保持不变。
例如，在操作S210中，第一机器学习模型可以预测要由布局图案的当前状态获得的工艺图案(操作S211)。例如，可以预测工艺图案的轮廓。例如，可以通过执行操作S211来获得第一预测的工艺图案。
在一些示例实施例中，操作S213通过将预测的工艺图案(例如，在操作S211中获得的第一预测的工艺图案)与参考布局图案进行比较来对布局图案的位置进行移位。例如，可以将预测的工艺图案的质心与参考布局图案的质心进行比较，并且可以对布局图案的位置进行移位，使得预测的工艺图案的质心与参考布局图案的质心尽可能接近地重合。
在一些示例实施例中，当使用第一机器学习模型和第二机器学习模型，通过执行工艺邻近校正来校正设计布局时，参考布局图案可以是包括在ACI目标中的布局图案，例如，清洁后检查中的目标布局。设计布局和包括在设计布局中的布局图案可以是ADI目标(例如，显影后检查中的光刻胶的目标布局)和包括在ADI目标中的布局图案。
此后，可以验证在操作S210中执行基于图像的移位校正的结果。
例如，在执行操作S210之后，可以计算与移位后的布局图案相关联的第一误差值ePPE(操作S220)。该误差值测量移位后的布局图案的预测的工艺图案与参考布局图案之间的差异。例如，可以使用第一机器学习模型来重新预测要由移位后的布局图案获得的工艺图案，并且可以通过将重新预测的工艺图案与参考布局图案进行比较来计算第一误差值ePPE。例如，可以通过将第一误差值ePPE与第一参考值c1进行比较来确定是否满足预定的第一标准。
在一些示例实施例中，第一误差值ePPE可以是表示预测的工艺图案的质心与参考布局图案的质心之间的差异的图案放置误差值。质心可以是几何形状的中心点。在二维形状的情况下，如果从厚度均匀的平板上切出形状，则质心可能是形状平衡的点。例如，在矩形中，质心位于对角线的交点处。例如，可以通过将预测的工艺图案的质心的位置与参考布局图案的质心的位置进行比较来计算第一误差值ePPE。
当第一误差值ePPE大于或等于第一参考值c1时(操作S230：否)，可以重新执行操作S210，并且因此可以对布局图案的位置进行重新移位。在一些示例中，可以重复地执行操作S210，直到满足第一标准。
当第一误差值ePPE小于第一参考值C1时(操作S230：是)，可以保持布局图案的位置而不再次执行操作S210。
另外，当第一误差值ePPE小于第一参考值c1时(操作S230：是)，可以计算与移位后的布局图案相关联或相关的第二误差值eEPE(操作S240)，并且可以将第二误差值eEPE与第二参考值c2进行比较(操作S250)。例如，与操作S220和S230类似，可以使用第一机器学习模型来重新预测要由移位后的布局图案获得的工艺图案，并且可以通过将重新预测的工艺图案与参考布局图案进行比较来计算第二误差值eEPE。例如，可以通过将第二误差值eEPE与第二参考值c2进行比较来确定与第一标准不同的第二标准。如果第二误差值eEPE大于或等于第二参考值c2，则不满足第二标准(操作S330：否)。
在一些示例实施例中，第二误差值eEPE可以是表示预测的工艺图案的边缘(或轮廓)与参考布局图案的边缘之间的差异的边缘放置误差值。例如，“边缘”可以指图案的边界，并且“轮廓”可以指图案的完整轮廓或形状。例如，可以通过将预测的工艺图案的边缘的位置与参考布局图案的边缘的位置进行比较来计算第二误差值eEPE。
当第二误差值eEPE大于或等于第二参考值c2时(操作S250：否)，可以执行操作S300。在一些示例中，当满足第一标准但不满足第二标准时，可以连续地执行根据示例实施例的布局校正。
当第二误差值eEPE小于第二参考值c2时(操作S250：是)，可以终止第一布局校正操作。在一些示例中，根据本公开的示例实施例，当满足第一标准和第二标准两者时，布局校正可以成功地完成并且可以终止。
图7A和图7B是示出了图5和图6的操作的图。
参照图7A，示出了执行操作S210之前的布局图案LP1的示例。例如，布局图案LP1可以表示其中未执行布局校正操作的初始布局图案。例如，布局图案LP1可以表示与参考布局图案RP相比边缘在每个方向上增加预定尺寸的布局图案。然而，本公开的实施例可以不限于此。例如，各个边缘可以增加不同的尺寸。
工艺图案PP1可以表示通过将第一机器学习模型应用于布局图案LP1而获得的预测的工艺图案。当工艺图案PP1的质心CPP1和参考布局图案RP的质心CRP相互比较时，由于工艺图案PP1相对于参考布局图案RP偏向右侧，所以移位误差相对较大。另外，因为工艺图案PP1的轮廓的上部的位置和参考布局图案RP的上边缘的位置彼此不同，所以片段误差也相对较大。
参照图7B，示出了通过对图7A的布局图案LP1执行操作S210而获得的布局图案LP2的示例。在图7B中，用虚线示出了移位校正之前的布局图案LP1，并且用实线示出了通过执行移位校正获得的布局图案LP2。当执行移位校正时，布局图案LP2可以相对于布局图案LP1向左和向下移动。可以在不执行移位校正的情况下固定参考布局图案RP。
工艺图案PP2可以表示使用第一机器学习模型预测由布局图案LP2获得的工艺图案。因为与图7A的工艺图案PP1的质心CPP1相比，工艺图案PP2的质心CPP2向左移动，所以移位误差减小。然而，因为工艺图案PP2的轮廓的上部的位置和参考布局图案RP的上边缘的位置仍然彼此不同，并且因为工艺图案PP2的轮廓的下部的位置和参考布局图案RP的下边缘的位置变得彼此不同，所以片段误差仍然很大。因此，可能需要对布局图案LP2执行操作S300。
图8是示出了执行图1中的第二布局校正操作的示例的流程图。图9是示出了执行图8中的基于特征的片段校正的示例的流程图。
参照图1、图8和图9，当使用第二机器学习模型对设计布局执行第二布局校正操作(操作S300)时，第二机器学习模型可以是基于特征的机器学习模型，并且可以使用与布局图案相关联的边缘信息来执行第二布局校正操作。边缘信息可以包括布局图案的边缘的各种特征，诸如宽度、位置和间距。在一些示例中，边缘信息被用于使用第二机器学习模型来执行基于特征的布局校正操作。
在操作S300中，可以执行调整或修改作为布局图案的边缘的一部分的片段的位置的基于特征的片段校正(操作S310)。例如，当执行片段校正时，可以改变布局图案的形状，同时可以保持布局图案的整体位置。例如，可以通过移动或移位布局图案中包括的至少一个片段的位置来改变布局图案的形状，并且可以在不移动或移位的情况下保持布局图案的整体位置。
例如，在操作S310中，可以使用第二机器学习模型预测要由布局图案的当前状态获得的工艺图案(操作S311)。操作S311可以类似于图6中的操作S211。例如，可以通过执行操作S311来获得第二预测的工艺图案。
根据一些实施例，为了校正作为布局图案的边缘的一部分的片段的位置，可以在预测的工艺图案(例如，在操作S311中获得的第二预测的工艺图案)与参考布局图案之间进行比较(操作S313)。例如，可以将预测的工艺图案的轮廓与参考布局图案的边缘进行比较，并且可以修改或调整布局图案的片段的位置，使得预测的工艺图案的轮廓与参考布局图案的边缘尽可能接近地重合。
此后，可以验证在操作S310中执行基于特征的片段校正的结果。例如，可以通过将校正后的布局图案与参考布局图案进行比较来检查片段校正的准确性或正确性。然而，本公开的实施例不限于此。
例如，在执行操作S310之后，可以重新计算或再次计算与片段的位置被校正的布局图案相关联的第二误差值eEPE(操作S320)，并且可以将第二误差值eEPE与第二参考值c2进行比较(操作S330)。操作S320和S330可以分别类似于图5中的操作S240和S250。例如，可以使用第二机器学习模型来重新预测要由片段的位置被校正的布局图案获得的工艺图案，并且可以通过将重新预测的工艺图案与参考布局图案进行比较来重新计算第二误差值eEPE。例如，可以通过将第二误差值eEPE与第二参考值c2进行比较来确定是否满足第二标准。
当第二误差值eEPE大于或等于第二参考值c2时(操作S330：否)，可以重新执行操作S310，并且因此可以重新校正布局图案的片段的位置。在一些示例中，可以重复地执行操作S310，直到满足第二标准。
根据一些实施例，基于第二误差值eEPE小于第二参考值c2的确定(操作S330：是)，可以保持布局图案的片段的位置而不再次执行操作S310。
另外，当第二误差值eEPE小于第二参考值c2时(操作S330：是)，可以重新计算与片段的位置被校正的布局图案相关联的第一误差值ePPE(操作S340)，并且可以将第一误差值eEPE与第一参考值c1进行比较(操作S350)。操作S340和S350可以分别类似于图5中的操作S220和S230。例如，可以使用第二机器学习模型来重新预测要由片段的位置被校正的布局图案获得的工艺图案，并且可以通过将重新预测的工艺图案与参考布局图案进行比较来重新计算第一误差值ePPE。例如，可以通过将第一误差值ePPE与第一参考值c1进行比较来确定是否满足第一标准。
当第一误差值ePPE大于或等于第一参考值c1时(操作S350：否)，可以重复操作S200。在一些示例中，当满足第二标准但不满足第一标准时，可以连续地执行根据示例实施例的布局校正。
当第一误差值ePPE小于第一参考值c1时(操作S350：是)，可以终止第二布局校正操作。在一些示例中，当满足第一标准和第二标准两者时，根据示例实施例的布局校正可以成功地完成并且可以终止。
图10A和图10B是示出了图8和图9的操作的图。为了简洁起见，将省略与图7A和图7B重复的描述。
参照图10A，示出的布局图案LP3是在对图7B所示的布局图案LP2执行操作S310之后获得的图案的示例。在片段校正工艺期间，与布局图案LP3的下边缘相对应的片段SEG_LP3可以相对于布局图案LP2的片段SEG_LP2向上移动。在一些示例中，与布局图案LP3的上边缘相对应的片段可以相对于布局图案LP2的片段向下移动。
工艺图案PP3可以表示使用第二机器学习模型预测由布局图案LP3获得的工艺图案。在一些示例中，因为与图7B的工艺图案PP2的轮廓相比，工艺图案PP3的轮廓被校正为与参考布局图案RP更加一致，所以片段误差减小。然而，一些移位误差或片段误差可能仍然存在，并且因此可能需要对布局图案LP3进一步执行操作S200或S300。
图10B示出了根据所描述的实施例的通过交替并重复操作S200和操作S300而获得的布局图案LP4的示例。布局图案LP4可以对应于在操作S400中获得的校正后的布局图案。
工艺图案PP4可以表示预测要由布局图案LP4获得的工艺图案，其中，移位误差和片段误差两者都被减小。
在根据示例实施例的校正用于半导体工艺的布局的方法中，可以交替地并重复地执行第一布局校正操作和第二布局校正操作，直到实现目标结果。例如，循环执行两次布局校正操作，一个接一个地重复执行每个操作，直到第一误差值ePPE变得小于第一参考值c1，并且第二误差值eEPE变得小于第二参考值c2。在一些示例中，可以交替地并重复地执行移位校正和片段校正，使得图案放置误差和边缘放置误差两者同时减小并同时收敛。在一些示例中，当迭代地执行布局校正并且图案放置误差和边缘放置误差两者都满足预定标准时，可以确定布局校正成功地完成，并且可以终止布局校正。
图11是示出了根据示例实施例的校正用于半导体工艺的布局的方法的流程图。
参照图11，在根据示例实施例的校正用于半导体工艺的布局的方法中，可以训练第一机器学习模型和第二机器学习模型中的至少一个(操作S500)。例如，可以使用样本数据(或训练数据)来训练第一机器学习模型和第二机器学习模型中的至少一个。在一些示例中，训练数据可以从已知的布局图案及其对应的工艺图案生成，并且可以用于教导模型如何预测给定的布局图案的工艺图案。在一些示例中，训练数据可以包括各种布局图案及其对应的工艺图案，表示模型需要学习以准确地预测新的、未见的布局图案的工艺图案的不同特征和复杂性。将参照图12和图14描述操作S500。
此后执行的操作S100、S200、S300和S400可以与参照图1描述的操作基本相同。
图12是示出了训练图11中的第一机器学习模型和第二机器学习模型中的至少一个的示例的流程图。
参照图11和图12，在第一机器学习模型和第二机器学习模型中的至少一个的训练过程期间(操作S500)，可以获得样本输入图像(操作S510)，并且可以基于样本输入图像来训练第一机器学习模型(操作S520)。
例如，可以对第一机器学习模型执行前向传播和反向传播。例如，训练可以包括两个不同的过程：前向传播和反向传播。前向传播涉及将输入数据传递到机器学习模型以计算输出，而反向传播涉及通过将输出与真实标签进行比较来计算损失，计算权重的梯度以最小化损失，并且对应地更新权重。反向传播可以被称为误差反向传播。
例如，在第一机器学习模型的训练期间，可以获得样本输入图像和对应的样本参考图像，并且对应的样本参考图像可以提供与样本输入图像相关联的真实信息。此后，样本预测图像可以被馈送到第一机器学习模型的样本输入图像中，并且对样本输入图像顺序地执行多个计算操作。此后，可以通过将样本预测图像与样本参考图像进行比较来检查第一机器学习模型的一致性。例如，当训练第一机器学习模型时，可以更新第一机器学习模型中包括的多个权重。
当第一机器学习模型的一致性没有达到目标一致性时，例如，当训练后的第一机器学习模型的误差值大于参考值时，可以重新训练第一机器学习模型。当第一机器学习模型的一致性达到目标一致性时，例如，当第一机器学习模型的误差值小于或等于参考值时，可以存储训练操作的结果(例如，更新的权重)，并且可以终止训练操作。
图13A、图13B和图13C是示出了在根据示例实施例的校正用于半导体工艺的布局的方法中使用的第一机器学习模型的图。例如，第一机器学习模型可以使用神经网络架构来实现。
参照图13A，示出了人工神经网络(ANN)作为第一机器学习模型的示例。一般神经网络可以包括输入层IL、多个隐藏层HL1、HL2、......、HLn和输出层OL。
输入层IL可以包括i个输入节点，诸如x1、x2、......、xi，其中，i是大于或等于2的自然数。长度为i的输入数据(例如，向量输入数据)IDAT可以输入到输入节点x1、x2、......、xi，使得输入数据IDAT的每个元素被输入到输入节点x1、x2、......、xi中的相应的输入节点。输入数据IDAT可以包括与要被分类的不同类的各种特征相关联的信息。
多个隐藏层HL1、HL2、......、HLn可以包括n个隐藏层，其中，n是大于或等于2的自然数，并且可以包括多个隐藏节点，诸如h1 1、h1 2、h1 3、......、h1 m、h2 1、h2 2、h2 3、......、h2 m、hn 1、hn 2、hn、......、hn m。例如，隐藏层HL1可以包括m个隐藏节点h1 1、h1 2、h1 3、......、h1 m，隐藏层HL2可以包括m个隐藏节点h2 1、h2 2、h2 3、......、h2 m，并且隐藏层HLn可以包括m个隐藏节点hn 1、hn 2、hn 3、......、hn m，其中，m是大于或等于2的自然数。
输出层OL可以包括j个输出节点y1、y2、......、yj，其中，j是大于或等于2的自然数。输出节点y1、y2、......、yj中的每个输出节点可以对应于要被分类的类中的相应类。输出层OL可以为每个类生成与输入数据IDAT相关联的输出值(例如，类得分或数值输出，诸如回归变量)或输出数据ODAT。在一些示例实施例中，输出层OL可以是全连接层，并且可以指示例如输入数据IDAT对应于汽车的概率。全连接层是神经网络中的一种层，其中，该层中的每个神经元都连接到前一层中的每个神经元。例如，在全连接层中，每个神经元的输出可以通过前一层中所有神经元的输入的加权和来计算，然后应用非线性激活函数。在一些示例中，全连接层中的权重是在训练过程期间使用反向传播学习的。
图13A所示的神经网络的结构可以由关于以线示出的节点之间的连接的信息以及分配给每个分支的权重值(未示出)来表示。在一些示例中，不同层的节点可以是全连接的。在一些示例中，不同层的节点可以是部分连接的。在一些神经网络模型中，诸如无限制玻尔兹曼机，除了连接到其他层中的节点之外或代替连接到其他层中的节点，单层内的至少一些节点可以连接到同一层内的其他节点。
每个节点(例如，节点h1 1)可以接收前一节点(例如，节点x1)的输出，可以对接收到的输出执行计算操作，并且可以将结果作为输出而输出到下一节点(例如，节点h2 1)。每个节点可以通过将输入应用于特定函数(例如，非线性函数)来计算要输出的值。该函数可以被称为节点的激活函数。
在一些示例实施例中，神经网络的结构是预先确定的，并且在训练过程期间通过使用具有真实答案(也称为“标签”)的样本数据来更新节点之间的连接的加权值。例如，该标签指示与样本输入相对应的数据所属的类。通过使用该样本数据，训练神经网络，以正确地对以前从未见过的新数据输入进行分类。具有样本答案的数据可以被称为“训练数据”，并且确定权重值的过程可以被称为“训练”。神经网络在训练过程期间“学习”将数据与对应的标签相关联。一组可独立训练的神经网络结构和已经使用算法训练的权重值可以被称为“模型”，并且通过模型用所确定的权重值来预测新输入数据所属的类然后输出预测值的过程可以被称为“测试”过程，或以推理模式操作神经网络。
参照图13B，详细地示出了由图13A的神经网络中包括的一个节点ND执行的操作(例如，运算或计算)的示例。
基于提供给节点ND的N个输入a1、a2、a3、......、aN，其中，N是大于或等于2的自然数，节点ND可以分别将N个输入a1至aN与对应的N个权重w1、w2、w3、......、wN相乘。然后节点ND可以对由乘法获得的N个值进行求和，将偏移量“b”添加到求和值，并且通过将添加了偏移量“b”的值应用到特定函数“σ”来生成一个输出值(例如，“z”)。
在一些示例实施例中并且如图13B所示，包括在图13A所示的神经网络中的一个层可以包括M个节点ND，其中，M是大于或等于2的自然数，并且该一个层的输出值可以通过等式1获得。
[等式1]
W*A＝Z
在等式1中，“W”表示包括用于一个层中包括的所有连接的权重的权重集，并且可以以M*N矩阵形式来实现。“A”表示包括由一个层接收到的N个输入a1至aN的输入集，并且可以以N*1矩阵形式实现。“Z”表示包括从一个层输出的M个输出z1、z2、z3、......、zM的输出集，并且可以以M*1矩阵形式实现。
根据一些实施例，当输入图像数据例如不具有固定大小，或者当在大图像上训练在计算上昂贵时，可以使用卷积神经网络(CNN)来处理输入图像数据(或输入声音数据)。CNN可以通过将滤波技术与一般神经网络相结合来实现，其已经被研究使得作为输入图像数据的示例的二维图像被卷积神经网络有效地训练。
参照图13C，示出了卷积神经网络作为第一机器学习模型的示例。卷积神经网络可以包括多个层CONV1、RELU1、CONV2、RELU2、POOL1、CONV3、RELU3、CONV4、RELU4、POOL2、CONV5、RELU5、CONV6、RELU6、POOL3和FC。这里，“CONV”表示卷积层，“RELU”表示修正的线性单元层或激活函数，“POOL”表示池化层，并且“FC”表示全连接层。修正的线性单元层通常是指激活函数，如果输入为正，则该激活函数返回该输入，否则返回零。池化层是指通过下采样降低输入的空间维度的层。例如，下采样操作可以包括最大池化(选择矩形窗口内的最大值)、平均池化(计算输入的每个非重叠子区域的平均值)和L2-范数池化(计算输入的每个非重叠子区域的L2-范数(欧几里德范数))。
在CNN中，卷积神经网络的每一层可以具有宽度、高度和深度三个维度，并且因此输入到每一层的数据可以是具有宽度、高度和深度三个维度的体数据。例如，如果图13C中的输入图像具有32宽度(例如，32个像素)和32高度的大小以及三个颜色通道R、G和B，与输入图像相对应的输入数据IDAT可以具有32*32*3的大小。图13C中的输入数据IDAT可以被称为输入体数据或输入激活体。
根据一些实施例，在CNN的图像处理操作中，卷积层CONV1、CONV2、CONV3、CONV4、CONV5和CONV6中的每一个可以对输入体数据执行卷积运算。在图像处理操作中，卷积运算表示基于具有加权值的掩模来处理图像数据，以及通过将输入值与对应的加权值相乘并对结果求和来获得输出值的运算。掩模可以被称为滤波器、窗口或内核。例如，掩模可以是在卷积运算期间应用于输入数据的加权值矩阵。
每个卷积层的参数可以包括一组可学习的滤波器。每个过滤器在空间上可能很小(沿着宽度和高度)，但可以延伸穿过输入体的整个深度。例如，在前向传递期间，每个滤波器可以在输入体的宽度和高度上滑动(例如，卷积)，并且可以在滤波器的条目和在任何位置处的输入之间计算点积。当滤波器在输入体的宽度和高度上滑动时，可以生成与该滤波器在每个空间位置处的响应相对应的二维激活图。由此，可以通过沿深度维度堆叠这些激活图来生成输出体。例如，如果具有32*32*3大小的输入体数据通过具有零填充的四个滤波器的卷积层CONV1，则卷积层CONV1的输出体数据可以具有32*32*12的大小(例如，体数据的深度增加)。零填充是指将额外的零行和零列添加达到图像的边缘，增加图像的大小以匹配卷积层CONV1或其他图像处理算法所需的输入大小。
RELU层RELU1、RELU2、RELU3、RELU4、RELU5和RELU6中的每一个可以执行修正的线性单元(RELU)运算，其对应于由例如函数f(x)＝max(0，x)定义的激活函数，其中，对于所有负输入x，输出为零。例如，如果具有32*32*12大小的输入体数据通过RELU层RELU1以执行修正的线性单元运算，则RELU层RELU1的输出体数据可以具有32*32*12的大小(例如，保持体数据的大小)。
池化层POOL1、POOL2和POOL3中的每一个可以沿宽度和高度的空间维度对输入体数据执行下采样操作。输入值被划分为不重叠的区域，并且基于池化方法(诸如最大池化或平均池化)为每个区域生成单个输出值。例如，以2*2矩阵形式布置的四个输入值可以基于2*2滤波器被转换为一个输出值。例如，可以基于2*2最大池化来选择以2*2矩阵形式布置的四个输入值中的最大值。例如，可以基于2*2平均池化来获得以2*2矩阵形式布置的四个输入值的平均值。例如，如果具有32*32*12大小的输入体数据通过具有2*2滤波器的池化层POOL1，则池化层POOL1的输出体积数据可以具有16*16*12的大小(例如，体数据的宽度和高度减小，并且保持体数据的深度)。
例如，可以在卷积神经网络中以重复的方式布置卷积层，并且可以在卷积神经网络中周期性地插入池化层，从而减小图像的空间尺寸并从图像中提取特征。
输出层或全连接层FC可以输出针对每个类的输入体数据IDAT的结果(例如，类得分)。例如，当重复卷积运算和下采样操作时，与二维图像相对应的输入体数据IDAT可以被转换为一维矩阵或向量，这可以被称为嵌入。例如，嵌入可以是将输入表示为高维空间中的向量。例如，可以通过向输入的每个元素分配数值来创建嵌入，使得语义上相似的输入可以具有相似的数值。例如，全连接层FC可以指示输入体数据IDAT对应于汽车、卡车、飞机、船和马的概率。
包括在卷积神经网络中的层的类型和数量可以不限于参照图13C描述的示例，并且可以根据示例实施例不同地确定。另外，卷积神经网络还可以包括其他层，诸如softmax层和偏置添加层等，softmax层用于将对应于预测结果的得分值转换为概率值，偏置添加层用于添加至少一个偏置。偏置也可以并入激活函数中。
然而，示例实施例可以不限于上述神经网络。例如，第一机器学习模型可以通过使用其他神经网络来实现，诸如生成对抗网络(GAN)、区域卷积神经网络(R-CNN)、区域提议网络(RPN)、循环神经网络(RNN)、基于堆叠的深度神经网络(S-DNN)、状态空间动态神经网络(S-SDNN)、反卷积网络、深度置信网络(DBN)、受限玻尔兹曼机(RBM)、全卷积网络、长短期记忆(LSTM)网络等。
图14是示出了训练图11中的第一机器学习模型和第二机器学习模型中的至少一个的示例的流程图。
参照图11和图14，在第一机器学习模型和第二机器学习模型中的至少一个的训练期间(操作S500)，可以获取样本输入特征(操作S530)，并且可以基于样本输入特征来训练第二机器学习模型(操作S540)。操作S530和S540可以分别类似于图12中的操作S510和S520。例如，在训练第二机器学习模型期间，可以一起获得样本输入特征和对应的样本参考特征，并且对应的样本参考特征可以表示与样本输入特征相关联的真实信息。此后，可以通过将样本输入特征馈送到第二机器学习模型中并且通过对样本输入特征顺序地执行多个计算操作来生成样本预测特征。此后，可以通过将样本预测特征与样本参考特征进行比较来检查第二机器学习模型的一致性。
例如，样本输入特征可以包括水平特征和竖直特征。水平特征可以对应于布局图案的布置及其对工艺图案的影响，而竖直特征可以对应于半导体器件中的下层结构对工艺图案的影响。
图15A、图15B和图15C是示出了在根据示例实施例的校正用于半导体工艺的布局的方法中使用的第二机器学习模型的图。
参照图15A，示出了用于训练第二机器学习模型的特征的示例。
在图15A中，“ID”表示每个图案的识别号，“CDX”和“CDY”分别表示图案在行方向和列方向上的尺寸，“CDCX”和“CDCY”分别表示图案在行方向和列方向上的位置，并且“AR”表示图案的面积。例如，CDX、CDY、CDCX、CDCY和AR可以对应于图案本身的维度水平特征。
另外，在图15A中，“NUMi”(其中，i是自然数)表示能够影响每个图案的影响范围内的相邻图案的数量，并且包括关于图案的密度的信息，“GSi”表示关于相邻图案的距离的信息，“VT”表示在蚀刻工艺期间施加到相邻图案的电场的影响，并且“SK”表示蚀刻工艺期间产生的倾斜信息。在NUMi和GSi中，索引i表示影响范围，并且对应地，影响范围的半径可以随着索引i的增大而增大。例如，NUMi、GSi、VT和SK可以对应于表示相邻图案的效果的水平特征。
此外，在图15A中，“VP”表示位置信息，例如，下部结构的组成相对于每个布局图案变化的竖直位置。“GR”表示组信息，该组信息指示形成相对于每个布局图案的下部结构的组成。例如，VP和GR可以对应于表示下部结构对工艺图案的影响的竖直特征。
参照图15B，示出了线性回归模型作为第二机器学习模型的示例。
线性回归是指对标量响应(或因变量)“y”与一个或多个解释变量(或自变量)“x”之间的关系进行建模的线性方法。在线性回归中，使用线性预测函数对关系进行建模，该线性预测函数的未知模型参数是根据数据进行估计的。线性回归模型是该关系的数学表示，通常表示为直线方程，其中因变量作为输出“y”，并且自变量作为输入“x”。例如，如果目标是减少预测或预报中的误差，则可以使用线性回归将预测模型拟合到响应和解释变量值的观测数据集。
在图15B中，“x”表示样本输入特征，“y”表示样本参考特征，并且以直线示出的函数表示线性预测函数或线性回归模型。
然而，本公开的实施例不限于此。例如，可以使用线性回归对样本输入特征执行第一推理，并且可以使用非线性回归对第一推理的结果执行第二推理。
参照图15C，示出了决策树模型作为第二机器学习模型的示例。
决策树具有分层的树形结构，其包括根节点RT_ND、分支、内部节点(或决策节点)INT_ND和叶节点(或终端节点)LF_ND。决策树从根节点RT_ND开始，根节点RT_ND不具有传入分支。然后，来自根节点RT_ND的传出分支馈送到内部节点INT_ND。基于可用的特征，两种节点类型进行评估以形成同质子集，其由叶节点LF_ND表示。叶节点LF_ND表示数据集内所有可能的结果。
然而，示例实施例可以不限于上述模型。例如，第二机器学习模型可以通过各种其他形式的机器学习模型来实现，例如，关联规则学习、遗传算法、归纳学习、支持向量机(SVM)、聚类分析、强化学习、逻辑回归、统计聚类、贝叶斯分类、诸如主成分分析之类的降维、以及专家系统、或其组合(包括诸如随机森林之类的集合)。
图16A、图16B和图16C是示出了根据示例实施例的校正用于半导体工艺的布局的方法的图。
参照图16A，当仅实现基于特征的机器学习模型时，可能发生移位误差。在一些示例中，图案放置误差可能会增加。
参照图16B，当仅实现基于图像的机器学习模型时，可能发生片段误差(或目标误差)。在一些示例中，边缘放置误差可能会增加。
参照图16C，当根据示例实施例实现基于图像的机器学习模型和基于特征的机器学习模型两者时，可以防止移位误差和片段误差，并且可以提高布局校正的准确性。
尽管基于使用两个不同的机器学习模型获得校正后的设计布局来描述示例实施例，但是本公开的实施例不限于此。例如，可以使用三个或更多个不同的机器学习模型来获得校正后的设计布局。
图17是示出了根据示例实施例的制造半导体器件的方法的流程图。
参照图17，在根据示例实施例的制造半导体器件的方法中，执行半导体器件的高级设计工艺(操作S1100)。例如，在高级设计过程中，可以根据高级计算机语言(例如，C语言)来描述待设计的集成电路。可以通过寄存器传输级(RTL)编码或仿真对高级设计过程设计的电路进行更具体的描述。另外，由RTL编码生成的代码可以被转换为网表，并且结果可以被组合以创建整个半导体器件。组合的电路原理图可以通过仿真工具进行验证。在一些示例实施例中，还可以基于验证操作的结果来执行调整操作。
获得包括用于半导体工艺的布局图案以形成半导体器件的工艺图案的设计布局(操作S1200)。在一些示例中，可以执行布局设计工艺以实现已经在硅衬底上验证的逻辑上完成的半导体器件。例如，可以基于在高级设计工艺中准备的电路图或与其对应的网表来执行布局设计工艺。布局设计工艺可以包括基于预定设计规则放置和连接从单元库提供的各种标准单元的布线操作。
用于布局设计工艺的单元库可以包含与标准单元的操作、速度和功耗相关的信息。在一些示例实施例中，用于表示具有特定栅极电平的电路的布局的单元库可以在布局设计工具(例如，图2的系统1000)中定义。这里，可以准备布局来定义或描述构成晶体管和金属互连线的图案的形状和尺寸，然后将其物理地实现或形成在硅衬底上。例如，布局图案(例如，其上的PMOS、NMOS、N-阱(N-WELL)、栅电极和金属互连线)可以适当地布置为在硅衬底上实际形成反相器电路。为此，可以选择在单元库中定义的至少一个反相器。
另外，可以对选择和布置的标准单元执行布线操作。在一些示例中，可以对选择和布置的标准单元执行布线操作，以将它们连接到上互连线。通过布线操作，标准单元可以彼此电连接以满足设计要求。这些操作(例如，操作S1100和S1200)可以在布局设计工具中自动地或手动地执行。在一些示例实施例中，对标准单元进行放置和布线的操作可以由附加的放置和布线工具来自动地执行。
在布线操作之后，可以对布局执行验证操作以检查是否存在违反给定的设计规则的部分。在一些示例实施例中，验证操作可以包括评估验证项目，诸如设计规则检查(DRC)、电规则检查(ERC)和布局与原理图(LVS)。DRC可以用于评估布局是否满足给定的设计规则。ERC可以用于评估布局中是否存在电气断开的问题。LVS可以用于评估布局是否准备好与栅级网表一致。
通过校正设计布局来形成或生成校正后的设计布局(操作S1300)。操作S1300可以包括使用根据参照图1至图16C描述的示例实施例的校正用于半导体工艺的布局的方法。
基于校正后的设计布局来制造光掩模(操作S1400)。例如，布局图案数据可以用于将设置在玻璃衬底上的铬层图案化，以便制造或生产光掩模。
使用光掩模在衬底上形成工艺图案(操作S1500)，从而制造半导体器件。例如，在使用光掩模制造半导体器件时可以重复各种曝光工艺和蚀刻工艺。通过这些处理，可以在硅衬底上顺序地形成在布局设计工艺中获得的图案的形状。
示例实施例可以实现于半导体器件的设计和制造工艺。例如，示例实施例可以应用于诸如个人运算机(PC)、服务器运算机、数据中心、工作站、移动电话、智能电话、平板电脑、膝上型计算机、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、便携式游戏机、音乐播放器、摄像机、视频播放器、导航设备、可穿戴设备、物联网(IoT)设备、万物联网(IoE)设备、电子书阅读器、虚拟现实(VR)设备、增强现实(AR)设备、机器人设备、无人机、汽车等系统。
前述内容是对本公开的示例实施例的说明，并且不应被解释为对其的限制。尽管已经描述了一些示例实施例，但本领域技术人员将容易理解，在不实质上脱离示例实施例的新颖教义和优点的前提下，可以在示例实施例中进行多种修改。因此，所有这样的修改旨在被包括在如权利要求中所限定的本公开的示例实施例的范围内。因此，应理解，前述内容是对各种示例实施例的说明，而不应被解释为限制于所公开的具体示例实施例，并且对所公开的示例实施例的修改以及其他示例实施例旨在被包括在所附权利要求的范围内。

Claims (20)

1.一种校正用于半导体工艺的布局的方法，所述方法包括：
接收包括用于所述半导体工艺的布局图案的设计布局，以形成半导体器件的工艺图案，其中，所述设计布局包括与所述布局图案相关联的基于像素的图像和与所述布局图案相关联的边缘信息；
使用将所述基于像素的图像作为输入的第一机器学习模型对所述设计布局执行第一布局校正操作；
使用将所述边缘信息作为输入的与所述第一机器学习模型不同的第二机器学习模型对所述设计布局执行第二布局校正操作；以及
基于所述第一布局校正操作的结果和所述第二布局校正操作的结果，获得包括与所述布局图案相对应的校正后的布局图案的校正后的设计布局。
2.根据权利要求1所述的方法，其中，所述第一机器学习模型包括基于图像的机器学习模型。
3.根据权利要求1所述的方法，其中，所述第一布局校正操作包括调整所述布局图案的位置的移位校正。
4.根据权利要求1所述的方法，
其中，所述第二机器学习模型是基于特征的机器学习模型。
5.根据权利要求1所述的方法，其中，所述第二布局校正操作包括调整片段的位置的片段校正，所述片段是所述布局图案的边缘的一部分。
6.根据权利要求1所述的方法，其中，执行所述第一布局校正操作包括：
使用所述第一机器学习模型预测要由所述布局图案的当前状态获得的所述工艺图案，以获得第一预测的工艺图案；以及
通过将所述第一预测的工艺图案与参考布局图案进行比较来对所述布局图案的位置进行移位。
7.根据权利要求6所述的方法，其中，执行所述第一布局校正操作还包括：
通过将所述第一预测的工艺图案与所述参考布局图案进行比较来计算第一误差值，
其中，响应于所述第一误差值大于或等于第一参考值，对所述布局图案的所述位置重新移位，并且
其中，响应于所述第一误差值小于所述第一参考值，保持所述布局图案的所述位置。
8.根据权利要求7所述的方法，其中，所述第一误差值是图案放置误差PPE值，所述PPE值表示所述第一预测的工艺图案的质心和所述参考布局图案的质心之间的差异。
9.根据权利要求7所述的方法，其中，执行所述第一布局校正操作还包括：
通过将所述第一预测的工艺图案与所述参考布局图案进行比较来计算第二误差值，所述第二误差值与所述第一误差值不同，并且
其中，响应于所述第二误差值大于或等于第二参考值，执行所述第二布局校正操作。
10.根据权利要求9所述的方法，其中，所述第二误差值是边缘放置误差EPE值，所述EPE值表示所述第一预测的工艺图案的边缘和所述参考布局图案的边缘之间的差异。
11.根据权利要求9所述的方法，其中，执行所述第二布局校正操作包括：
使用所述第二机器学习模型来预测要由所述布局图案的所述当前状态获得的所述工艺图案，以获得第二预测的工艺图案；以及
通过将所述第二预测的工艺图案与所述参考布局图案进行比较来校正作为所述布局图案的边缘的一部分的片段的位置。
12.根据权利要求11所述的方法，其中，执行所述第二布局校正操作还包括：
通过将所述第二预测的工艺图案与所述参考布局图案进行比较来重新计算所述第二误差值，
其中，响应于所述第二误差值大于或等于所述第二参考值，重新校正所述布局图案的所述片段的所述位置，并且
其中，响应于所述第二误差值小于所述第二参考值，保持所述布局图案的所述片段的所述位置。
13.根据权利要求12所述的方法，其中，执行所述第二布局校正操作还包括：
通过将所述第二预测的工艺图案与所述参考布局图案进行比较来重新计算所述第一误差值，并且
其中，响应于所述第一误差值大于或等于所述第一参考值，重新执行所述第一布局校正操作。
14.根据权利要求13所述的方法，其中，交替地并重复地执行所述第一布局校正操作和所述第二布局校正操作，直到所述第一误差值变得小于所述第一参考值并且所述第二误差值变得小于所述第二参考值。
15.根据权利要求1所述的方法，其中，使用所述第一机器学习模型和所述第二机器学习模型，通过执行工艺邻近校正PPC或光学邻近校正OPC来校正所述设计布局。
16.根据权利要求1所述的方法，还包括：
训练所述第一机器学习模型和所述第二机器学习模型中的至少一个。
17.一种使用根据权利要求1所述的方法制造的半导体器件。
18.一种制造半导体器件的方法，所述方法包括：
获得包括用于半导体工艺的布局图案的设计布局，以形成所述半导体器件的工艺图案；
通过校正所述设计布局形成校正后的设计布局；
基于所述校正后的设计布局制造光掩模；以及
使用所述光掩模在衬底上形成所述工艺图案，
其中，形成所述校正后的设计布局包括：
接收所述设计布局；
使用第一机器学习模型对所述设计布局执行第一布局校正操作；
使用与所述第一机器学习模型不同的第二机器学习模型对所述设计布局执行第二布局校正操作；以及
基于所述第一布局校正操作的结果和所述第二布局校正操作的结果，获得包括与所述布局图案相对应的校正后的布局图案的所述校正后的设计布局。
19.一种通过根据权利要求18所述的方法制造的半导体器件。
20.一种布局校正系统，包括：
至少一个处理器；以及
非暂时性计算机可读介质，被配置为存储由所述至少一个处理器执行的程序代码，以通过校正设计布局来形成校正后的设计布局，所述设计布局包括用于半导体工艺的布局图案，以形成半导体器件的工艺图案，
其中，所述至少一个处理器被配置为通过执行所述程序代码来：
接收所述设计布局；
使用第一机器学习模型对所述设计布局执行第一布局校正操作，其中，所述第一布局校正操作包括移位校正；
使用与所述第一机器学习模型不同的第二机器学习模型对所述设计布局执行第二布局校正操作，其中，所述第二布局校正操作包括片段校正；以及
基于所述第一布局校正操作的结果和所述第二布局校正操作的结果，获得包括与所述布局图案相对应的校正后的布局图案的所述校正后的设计布局。
CN202310945314.8A 2022-10-31 2023-07-28 校正用于半导体工艺的布局的方法、制造半导体器件的方法和布局校正系统 Pending CN117954443A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220142426A KR20240061130A (ko) 2022-10-31 2022-10-31 기계 학습을 이용한 반도체 공정을 위한 레이아웃 보정 방법 및 이를 이용한 반도체 소자의 제조 방법
KR10-2022-0142426 2022-10-31

Publications (1)

Publication Number Publication Date
CN117954443A true CN117954443A (zh) 2024-04-30

Family

ID=90799280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310945314.8A Pending CN117954443A (zh) 2022-10-31 2023-07-28 校正用于半导体工艺的布局的方法、制造半导体器件的方法和布局校正系统

Country Status (4)

Country Link
US (1) US20240143886A1 (zh)
KR (1) KR20240061130A (zh)
CN (1) CN117954443A (zh)
TW (1) TW202420140A (zh)

Also Published As

Publication number Publication date
US20240143886A1 (en) 2024-05-02
KR20240061130A (ko) 2024-05-08
TW202420140A (zh) 2024-05-16

Similar Documents

Publication Publication Date Title
US10318697B2 (en) Sub-resolution assist feature implementation for shot generation
CN111627799B (zh) 制造半导体元件的方法
US10386726B2 (en) Geometry vectorization for mask process correction
CN108490735A (zh) 全芯片掩模图案生成的方法、装置及计算机可读介质
US20230375916A1 (en) Inverse lithography and machine learning for mask synthesis
US11853660B2 (en) System and method for modeling a semiconductor fabrication process
US11675951B2 (en) Methods and systems for congestion prediction in logic synthesis using graph neural networks
KR20220041117A (ko) 인공 신경망에 의해 예측된 고장 모드들에 기초한 레티클 향상 기법 레시피들의 적용
US20220391574A1 (en) System and method for diagnosing design rule check violations
CN116029193A (zh) 预测半导体设备的特性的方法和执行该方法的计算设备
US20240143886A1 (en) Method of correcting layout for semiconductor process using machine learning, method of manufacturing semiconductor device using the same, and layout correction system performing the same
CN117272919A (zh) 光刻掩膜的更新方法、装置、设备及存储介质
CN117313642A (zh) 光刻掩膜生成模型的训练方法、装置、设备及存储介质
US20240160827A1 (en) Methods of training deep learning models for optical proximity correction, optical proximity correction methods, and methods of manufacturing semiconductor devices using the same
KR20220051868A (ko) 반도체 장치의 제조를 위한 방법 및 컴퓨팅 장치
EP4310720A1 (en) Modeling method of neural network for simulation in semiconductor design process, and simulation method in semiconductor design process using the same
CN117952042A (zh) 自动模拟生成装置和用于自动设计半导体装置的系统
Shiely Machine learning for compact lithographic process models
CN118691483A (zh) 图案建模系统和图案建模方法
KR20230142209A (ko) 공정 근접 효과 보정 방법 및 컴퓨팅 장치
CN115409770A (zh) 使用机器学习模型的大规模复杂光刻
CN114002912A (zh) 用于掩模合成工具的剂量优化技术
CN117540693A (zh) 一种基于视觉强化学习的三维集成电路全局布局系统及方法
CN114002913A (zh) 用于光刻制造系统的剂量信息生成和传达

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication