CN117912962A - 一种陶瓷类高密度载板的制备方法 - Google Patents
一种陶瓷类高密度载板的制备方法 Download PDFInfo
- Publication number
- CN117912962A CN117912962A CN202311781298.XA CN202311781298A CN117912962A CN 117912962 A CN117912962 A CN 117912962A CN 202311781298 A CN202311781298 A CN 202311781298A CN 117912962 A CN117912962 A CN 117912962A
- Authority
- CN
- China
- Prior art keywords
- copper
- ceramic
- carrier plate
- abf
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 81
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 184
- 229910052802 copper Inorganic materials 0.000 claims abstract description 150
- 239000010949 copper Substances 0.000 claims abstract description 150
- 239000012939 laminating adhesive Substances 0.000 claims abstract description 44
- 239000011889 copper foil Substances 0.000 claims abstract description 34
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 229910000679 solder Inorganic materials 0.000 claims abstract description 22
- 230000008021 deposition Effects 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000005553 drilling Methods 0.000 claims abstract description 11
- 238000010030 laminating Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 21
- 238000007493 shaping process Methods 0.000 claims description 20
- 238000009713 electroplating Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000003825 pressing Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 238000010329 laser etching Methods 0.000 claims description 3
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 abstract description 12
- 238000003855 Adhesive Lamination Methods 0.000 abstract description 2
- 238000004806 packaging method and process Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 4
- 238000007711 solidification Methods 0.000 description 4
- 230000008023 solidification Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- VDUVBBMAXXHEQP-SLINCCQESA-M oxacillin sodium Chemical compound [Na+].N([C@@H]1C(N2[C@H](C(C)(C)S[C@@H]21)C([O-])=O)=O)C(=O)C1=C(C)ON=C1C1=CC=CC=C1 VDUVBBMAXXHEQP-SLINCCQESA-M 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开了一种陶瓷类高密度载板的制备方法，包括：在陶瓷载板上沉积铜箔；在铜箔上生成铜柱；刻蚀去除铜柱以外的铜箔；采用ABF积层胶与陶瓷载板进行压合，使得铜柱位于ABF积层胶中；在陶瓷载板远离铜柱的一侧进行钻孔；在孔内进行沉铜，形成与铜柱连通的线路图形；将所述线路图形与芯片键合。本发明提供的一种陶瓷类高密度载板的制备方法，采用ABF积层胶压合对陶瓷载板进行阻焊。
Description
技术领域
本发明涉及半导体载板领域，尤其涉及一种陶瓷类高密度载板的制备方法。
背景技术
半导体封装技术不断朝着小型化、轻量化、高性能、多功能及高可靠性方向发展，以满足电子信息、电力系统、国防军工等领域的应用需求。半导体封装形式由上世纪60年代发明的双列直插式封装技术(DIP)发展至今，由于芯片I/O数目的增加，历经了方形扁平式封装(QFP)、插针网格阵列封装(PGA)、球栅阵列封装(BGA)和系统级封装(SiP)等封装形式。封装引脚间距由2.54mm发展至目前的15μm。未来封装引脚之间的间距将会进一步缩小至10μm，甚至更低。
封装引脚的间隙缩小就意味着载板中的互连结构的密度增大，随着载板中的互连结构密度增大以及载板中引脚之间的间距缩小，所形成的高密度互连载板在制备互连结构时的难度也增大，通过常规的互联方法无法确保高密度互连载板的有效电路连接，影响高密度互连载板产品的性能稳定性。
发明内容
本发明旨在至少在一定程度上解决相关技术中的问题之一。为此，本发明的目的在于提供一种陶瓷类高密度载板的制备方法，采用ABF积层胶压合对陶瓷载板进行阻焊。
为了实现上述目的，本申请采用如下技术方案：一种陶瓷类高密度载板的制备方法，包括：
在陶瓷载板上沉积铜箔；
在铜箔上生成铜柱；
刻蚀去除铜柱以外的铜箔；
采用ABF积层胶与陶瓷载板进行压合，使得铜柱位于ABF积层胶中；
在陶瓷载板远离铜柱的一侧进行钻孔；
在孔内进行沉铜，形成与铜柱连通的线路图形；
将所述线路图形与芯片键合。
进一步地，在铜箔上生成铜柱，具体包括：
对保护膜上的铜箔进行贴膜、曝光和显影定义出铜柱区域；
在铜柱区域上水平电镀形成铜柱。
进一步地，所述ABF积层胶与陶瓷载板压合时，压合模具的上下两端设置有整形板，两个整形板与ABF积层胶或陶瓷载板抵接的端面相互平行。
进一步地，采用电镀沉铜的方式在孔内形成线路图形。
进一步地，采用电镀沉铜的方式在孔内形成线路图形，具体包括：
采用激光刻蚀的方式进行钻孔；
在孔内水平沉积第一铜层；
在第一铜层上水平电镀形成第二铜层；
对凸出于陶瓷载板的第二铜层进行线路刻蚀，形成线路图形。
进一步地，在沉积第一铜层之前，还包括：对陶瓷载板进行等离子清理。
进一步地，在陶瓷载板的线路图形表面进行丝印阻焊。
进一步地，所述丝印阻焊之后还包括曝光显影，形成阻焊开窗。
进一步地，在阻焊开窗的位置处进行沉金处理。
本申请实施例提供的上述技术方案与现有技术相比具有如下优点：本申请陶瓷类高密度载板的制备方法，包括：在陶瓷载板上沉积铜箔；在铜箔上生成铜柱；刻蚀去除铜柱以外的铜箔；采用ABF积层胶与陶瓷载板进行压合，使得铜柱位于ABF积层胶中；在陶瓷载板远离铜柱的一侧进行钻孔；在孔内进行沉铜，形成与铜柱连通的线路图形；将所述线路图形与芯片键合。本申请中采用ABF积层胶对陶瓷载板进行阻焊封装，采用陶瓷载板对芯片进行封装，并在陶瓷载板的两侧分别形成铜柱以及线路图形，线路图形用于与芯片进行键合，线路图形和铜柱用于将芯片中信号进行引出；本申请中铜柱和线路图形的形成方法适用于引脚间隙较小的陶瓷类高密度载板，提高了陶瓷类高密度载板的信号传输稳定性。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
附图中：
图1为实施例3中制备方法的流程图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。以下描述中，需要理解的是，“前”、“后”、“上”、“下”、“左”、“右”、“纵”、“横”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“头”、“尾”等指示的方位或位置关系为基于附图所示的方位或位置关系、以特定的方位构造和操作，仅是为了便于描述本技术方案，而不是指示所指的机构或元件必须具有特定的方位，因此不能理解为对本发明的限制。
还需要说明的是，除非另有明确的规定和限定，“安装”、“相连”、“连接”、“固定”、“设置”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。当一个元件被称为在另一元件“上”或“下”时，该元件能够“直接地”或“间接地”位于另一元件之上，或者也可能存在一个或更多个居间元件。术语“第一”、“第二”、“第三”等仅是为了便于描述本技术方案，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此，限定有“第一”、“第二”、“第三”等的特征可以明示或者隐含地包括一个或者更多个该特征。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、机构、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
实施例1
本申请提供的一种陶瓷类高密度载板的制备方法，包括：
在陶瓷载板上沉积铜箔；
在铜箔上生成铜柱；
刻蚀去除铜柱以外的铜箔；
采用ABF积层胶与陶瓷载板进行压合，使得铜柱位于ABF积层胶中；
在陶瓷载板远离铜柱的一侧进行钻孔；
在孔内进行沉铜，形成与铜柱连通的线路图形；
将所述线路图形与芯片键合。
本申请中采用ABF积层胶对陶瓷载板进行阻焊封装，采用陶瓷载板对芯片进行封装，并在陶瓷载板的两侧分别形成铜柱以及线路图形，线路图形用于与芯片进行键合，线路图形和铜柱用于将芯片中信号进行引出；本申请中铜柱和线路图形的形成方法适用于引脚间隙较小的陶瓷类高密度载板，提高了陶瓷类高密度载板的信号传输稳定性。
具体的，当芯片中信号需要引出时，可以将ABF积层胶进行磨板，使得内部的铜柱暴露出来。
实施例2
本申请提供的一种陶瓷类高密度载板的制备方法，包括：
S1：在陶瓷载板上沉积铜箔；具体可以采用电镀沉铜的方法在陶瓷载板上沉积铜箔，也可以直接将铜箔粘贴在陶瓷载板上。
S2：在铜箔上生成铜柱；具体的，形成铜柱的方法可以包括如下两种：
第一种方法：
对保护膜上的铜箔进行贴膜、曝光和显影定义出铜柱区域。经过曝光显影之后需要形成铜柱的区域会暴露出来，不需要形成铜柱的区域会被干膜覆盖。铜柱区域指的是需要形成铜柱的位置处。
在铜柱区域上水平电镀形成铜柱。由于不需要形成铜柱的区域被干膜覆盖，通过水平电镀可以在铜柱区域生长出铜柱。
本申请方法中采用曝光显影的方式来定义铜柱区域，能够确保铜柱区域的位置和尺寸精准。在曝光显影定义出来的铜柱区域的截面尺寸等于后续生长的铜柱尺寸。在铜柱区域上借助水平电镀生成铜柱，可以进一步确保铜柱的尺寸和位置精准。
第二种方法：
在辅助膜上依次定义出铜柱区域，这里的铜柱区域指的是后续需要形成铜柱的位置区域，定义出铜柱区域指的是在辅助膜上做出特殊标记，便于确认后续铜柱位置。
用激光熔融铜浆料，使得熔融的铜浆料逐滴滴在铜柱区域并固化形成铜柱。
对铜浆料固化堆积形成的铜柱进行激光打磨，形成圆柱状的铜柱。
本申请采用激光熔融浆料的方法形成铜柱，可以确保铜柱位置的精准度。对形成的铜柱进行激光打磨，可以确保铜柱尺寸的精准度。
本申请中铜柱的高度可以根据封装需求来具体设计。
S3：刻蚀去除铜柱以外的铜箔；退膜闪蚀去除干膜的同时，刻蚀去除铜柱以外的铜箔。
S4：采用ABF积层胶与陶瓷载板进行压合，使得铜柱位于ABF积层胶中。
本申请中ABF积层胶初始状态下为熔融状态，能够在特定环境下固化成型。实际操作中，将熔融的ABF积层胶和生长了铜柱之后的铜箔进行压合，并使得ABF积层胶固化，并包裹住铜柱。
所述ABF积层胶与铜箔压合时，压合模具的上下两端设置有整形板，两个整形板与ABF积层胶或保护膜抵接的端面相互平行。且整形板与ABF积层胶或保护膜接触的表面光滑。
具体的，整形板两侧均为光滑表面，且两个整形板分别设置在压合模具的上下两端，将陶瓷载板放置在其中一个整形板上，铜柱朝向另外一个整形板方向延伸，在陶瓷载板和铜柱上填充熔融的ABF积层胶，在设定的温度下压合，使得ABF积层胶固化，包裹在铜柱上方。
本申请压合之后的ABF积层胶完全包裹铜柱。
借助整形板进行压合，可以确保压合之后产品端部的平整度。压合完成之后形成ABF积层胶固化，且铜柱被ABF积层胶包裹起来。同时，ABF积层胶的顶部和保护膜的底部相互平行，且光滑度较好。
S5：在陶瓷载板远离铜柱的一侧进行钻孔；具体可以采用激光刻蚀的方式进行钻孔。
S6：在孔内进行沉铜，形成与铜柱连通的线路图形；具体包括：
对陶瓷载板进行等离子清理，清除激光钻孔残留的粉尘。
在孔内水平沉积第一铜层；具体可以采用水平沉铜工艺沉积第一铜层，第一铜层的厚度较薄，为全局沉积工艺，且第一铜层位于孔的底部，可以与铜柱进行连通。
在第一铜层上水平电镀形成第二铜层；水平电镀在孔内的第一铜层上生长出第二铜层，第二铜层需要填满孔，先沉积第一铜层，再沉积第二铜层，有利于第二铜层的快速牢固生长。第二铜层在沉积过程中会溢出孔内，沉积在陶瓷载板的外侧。
对凸出于陶瓷载板的第二铜层进行线路刻蚀，形成线路图形。至此，陶瓷载板中线路图形、第二铜层、第一铜层以及铜柱形成互连结构。
本申请中线路图形用于与芯片键合。
本申请中陶瓷载板用于对芯片进行封装，同时ABF积层胶对芯片和陶瓷载板进一步进行封装，且ABF积层胶还具有阻焊的作用。当芯片中信号需要引出的时候，可以对ABF积层胶远离芯片的一侧进行磨板，使得铜柱暴露出来。
为了对线路图形形成保护，本申请中可以在陶瓷载板的线路图形表面进行丝印阻焊，对阻焊层进行曝光显影，形成阻焊开窗，再在阻焊开窗的位置处进行沉积处理。
实施例3
如图1所示，本申请提供的一种陶瓷类高密度载板的制备方法，包括：
S1：在陶瓷载板上沉积铜箔。本申请中陶瓷载板可以为HTCC(Low Temperatureco-fired Ceramic，低温共烧陶瓷)及LTCC(High Temperature co-fired Ceramic，高温共烧陶瓷)。
HTCC包含Al2O3、AlN、SiC等，烧结温度1500～1900℃。
Al2O3优点：价格低、综合性能好、气密性好、可靠性好，热导率仅为20W/m·K，介电常数约为10，需要改良。易实现多层化，主要用于高速器件封装，如高频器件输入输出板、光通信器件、混合集成电路等。
AlN，热导率是Al2O3的20倍，CTE与硅相匹配，具有机械强度高、质量小优点为，是高密度、大功率电子封装理解载陶瓷板。应用于高频器件，高亮LED，半导体激光器件、大功率晶体管器件。
SiC，机械强度仅次于金刚石，具有优良耐磨性和耐腐蚀性，热导率同于Cu，CTE与硅接近，介电常数高，适用于低电压电路及高散热器件。
LTCC：烧结温度850～950℃。金、银、铜可选做导体金属，形成电路图形更加精细，可实现高密度布线。介电常数低、CTE与硅接近，机械强度高，是制造复杂集成电路芯片产品的重要部件。
S2：对铜箔进行贴膜、曝光和显影定义出铜柱区域。
S3：在铜柱区域上水平电镀形成铜柱。
S4：刻蚀去除铜柱以外的铜箔。
S5：采用ABF积层胶与铜箔压合，使得铜柱位于ABF积层胶中。
本申请中ABF积层胶初始状态下为熔融状态，能够在特定环境下固化成型。实际操作中，将熔融的ABF积层胶和生长了铜柱之后的铜箔进行压合，并使得ABF积层胶固化，并包裹住铜柱。
所述ABF积层胶与铜箔压合时，压合模具的上下两端设置有整形板，两个整形板与ABF积层胶或保护膜抵接的端面相互平行。且整形板与ABF积层胶或保护膜接触的表面光滑。
具体的，整形板两侧均为光滑表面，且两个整形板分别设置在压合模具的上下两端，将陶瓷载板放置在其中一个整形板上，铜柱朝向另外一个整形板方向延伸，在陶瓷载板和铜柱上填充熔融的ABF积层胶，在设定的温度下压合，使得ABF积层胶固化，包裹在铜柱上方。
本申请压合之后的ABF积层胶完全包裹铜柱。
借助整形板进行压合，可以确保压合之后产品端部的平整度。压合完成之后形成ABF积层胶固化，且铜柱被ABF积层胶包裹起来。同时，ABF积层胶的顶部和保护膜的底部相互平行，且光滑度较好。
S6：在陶瓷载板远离铜柱的一侧进行激光钻孔。
S7：对陶瓷载板进行等离子清理。
S8：在孔内水平沉铜，形成第一铜层。
S9：在第一铜层上水平电镀形成第二铜层。第二铜层和第一铜层形成一体的互连层。
S10：对第二铜层进行刻蚀，形成线路图形。线路图形用于与芯片键合。
S11：在陶瓷载板的线路图形表面进行丝印阻焊，阻焊层用于对线路图形进行保护。
S12：对阻焊层进行曝光显影，形成阻焊开窗，再在阻焊开窗的位置处进行沉积处理。本申请形成的陶瓷类高密度载板在检测之后进行存储。
可以理解的，以上实施例仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制；应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，可以对上述技术特点进行自由组合，还可以做出若干变形和改进，这些都属于本发明的保护范围；因此，凡跟本发明权利要求范围所做的等同变换与修饰，均应属于本发明权利要求的涵盖范围。
Claims (9)
1.一种陶瓷类高密度载板的制备方法，其特征在于，包括：
在陶瓷载板上沉积铜箔；
在铜箔上生成铜柱；
刻蚀去除铜柱以外的铜箔；
采用ABF积层胶与陶瓷载板进行压合，使得铜柱位于ABF积层胶中；
在陶瓷载板远离铜柱的一侧进行钻孔；
在孔内进行沉铜，形成与铜柱连通的线路图形；
将所述线路图形与芯片键合。
2.根据权利要求1所述的一种陶瓷类高密度载板的制备方法，其特征在于，在铜箔上生成铜柱，具体包括：
对保护膜上的铜箔进行贴膜、曝光和显影定义出铜柱区域；
在铜柱区域上水平电镀形成铜柱。
3.根据权利要求1所述的一种陶瓷类高密度载板的制备方法，其特征在于，所述ABF积层胶与陶瓷载板压合时，压合模具的上下两端设置有整形板，两个整形板与ABF积层胶或陶瓷载板抵接的端面相互平行。
4.根据权利要求1所述的一种陶瓷类高密度载板的制备方法，其特征在于，采用电镀沉铜的方式在孔内形成线路图形。
5.根据权利要求4所述的一种陶瓷类高密度载板的制备方法，其特征在于，采用电镀沉铜的方式在孔内形成线路图形，具体包括：
采用激光刻蚀的方式进行钻孔；
在孔内水平沉积第一铜层；
在第一铜层上水平电镀形成第二铜层；
对凸出于陶瓷载板的第二铜层进行线路刻蚀，形成线路图形。
6.根据权利要求5所述的一种陶瓷类高密度载板的制备方法，其特征在于，在沉积第一铜层之前，还包括：对陶瓷载板进行等离子清理。
7.根据权利要求1所述的一种陶瓷类高密度载板的制备方法，其特征在于，在陶瓷载板的线路图形表面进行丝印阻焊。
8.根据权利要求7所述的一种陶瓷类高密度载板的制备方法，其特征在于，所述丝印阻焊之后还包括曝光显影，形成阻焊开窗。
9.根据权利要求8所述的一种陶瓷类高密度载板的制备方法，其特征在于，在阻焊开窗的位置处进行沉金处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311781298.XA CN117912962A (zh) | 2023-12-22 | 2023-12-22 | 一种陶瓷类高密度载板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311781298.XA CN117912962A (zh) | 2023-12-22 | 2023-12-22 | 一种陶瓷类高密度载板的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117912962A true CN117912962A (zh) | 2024-04-19 |
Family
ID=90695538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311781298.XA Pending CN117912962A (zh) | 2023-12-22 | 2023-12-22 | 一种陶瓷类高密度载板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117912962A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010023983A1 (en) * | 2000-02-28 | 2001-09-27 | Toshiyuki Kobayashi | Semiconductor devices |
| CN113141723A (zh) * | 2021-03-18 | 2021-07-20 | 深圳市景旺电子股份有限公司 | 印刷电路板的表面处理方法及印刷电路板 |
| CN114900960A (zh) * | 2022-04-11 | 2022-08-12 | 珠海越亚半导体股份有限公司 | 封装基板的制作方法及封装基板 |
-
2023
- 2023-12-22 CN CN202311781298.XA patent/CN117912962A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010023983A1 (en) * | 2000-02-28 | 2001-09-27 | Toshiyuki Kobayashi | Semiconductor devices |
| CN113141723A (zh) * | 2021-03-18 | 2021-07-20 | 深圳市景旺电子股份有限公司 | 印刷电路板的表面处理方法及印刷电路板 |
| CN114900960A (zh) * | 2022-04-11 | 2022-08-12 | 珠海越亚半导体股份有限公司 | 封装基板的制作方法及封装基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10212818B2 (en) | Methods and apparatus for a substrate core layer | |
| US7473992B2 (en) | Multi-layer interconnection circuit module and manufacturing method thereof | |
| US8674514B2 (en) | Wiring board, manufacturing method of the wiring board, and semiconductor package | |
| US8232633B2 (en) | Image sensor package with dual substrates and the method of the same | |
| US20110140286A1 (en) | Multilayer wiring substrate mounted with electronic component and method for manufacturing the same | |
| US20210193562A1 (en) | Component Carrier With Embedded Interposer Laterally Between Electrically Conductive Structures of Stack | |
| TWI704658B (zh) | 封裝基板 | |
| US20080116562A1 (en) | Carrier structure for semiconductor chip and method for manufacturing the same | |
| KR101106234B1 (ko) | 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법 | |
| US11160165B2 (en) | Component carrier with through hole extending through multiple dielectric layers | |
| KR20190061816A (ko) | 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법 | |
| KR20150135048A (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
| US9111917B2 (en) | Low cost and high performance bonding of wafer to interposer and method of forming vias and circuits | |
| US20220319943A1 (en) | Embedding Methods for Fine-Pitch Components and Corresponding Component Carriers | |
| CN117912962A (zh) | 一种陶瓷类高密度载板的制备方法 | |
| US20220386464A1 (en) | Component Carrier Interconnection and Manufacturing Method | |
| EP3846598A1 (en) | Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method | |
| KR100771675B1 (ko) | 패키지용 인쇄회로기판 및 그 제조방법 | |
| US20040000709A1 (en) | Internal package interconnect with electrically parallel vias | |
| CN216449724U (zh) | 一种激光雷达器件 | |
| US20220310563A1 (en) | Hybrid Core and Method of Manufacturing Component Carriers Using a Hybrid Core | |
| CN117558631A (zh) | 一种高密度载板的互联方法 | |
| CN117457501A (zh) | 一种高密度互连载板的制备方法 | |
| WO2024165191A1 (en) | Component carrier and method of manufacturing the same | |
| WO2023227754A1 (en) | A package and a method of manufacturing a package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |