CN117894900A - 发光二极管及其制备方法和显示面板 - Google Patents
发光二极管及其制备方法和显示面板 Download PDFInfo
- Publication number
- CN117894900A CN117894900A CN202311630803.0A CN202311630803A CN117894900A CN 117894900 A CN117894900 A CN 117894900A CN 202311630803 A CN202311630803 A CN 202311630803A CN 117894900 A CN117894900 A CN 117894900A
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial layer
- optical film
- light emitting
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 239000012788 optical film Substances 0.000 claims abstract description 103
- 230000001154 acute effect Effects 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 308
- 239000000758 substrate Substances 0.000 claims description 44
- 239000010408 film Substances 0.000 claims description 23
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 239000002346 layers by function Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 description 28
- 238000002161 passivation Methods 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本公开提供了一种发光二极管及其制备方法和显示面板，属于光电子制造技术领域。该发光二极管包括：外延层和光学膜，所述光学膜位于所述外延层的第一表面，所述光学膜的周边边缘不超过所述第一表面的侧边；所述外延层的第二表面与所述第一表面之间的夹角为锐角，所述第二表面与所述第一表面相连。本公开能保证工艺生长的光学膜不会超过外延层的侧边，降低光学膜的加工难度。
Description
技术领域
本公开涉及光电子制造技术领域，特别涉及一种发光二极管及其制备方法和显示面板。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)作为光电子产业中极具影响力的新产品，具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点，广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。
相关技术中，发光二极管通常包括依次层叠的衬底和外延层。发光二极管通常还要采用巨量转移的方式，将发光二极管转移至驱动背板上，以形成显示面板。
在巨量转移前需要去除外延层上的衬底，并在外延层的表面制作光学膜，并保证光学膜不会超过外延层的侧边。然而，对于边长在10μm至100μm的微型发光二极管，在外延层的表面制作光学膜时，由于外延层的尺寸过小，受制于工艺精度，光学膜难以准确地控制覆盖在外延层的表面且不超过外延层的侧边，因此，导致光学膜的加工难度较大。
发明内容
本公开实施例提供了一种发光二极管及其制备方法和显示面板，能保证生长的光学膜不会超过外延层的侧边，降低光学膜的加工难度。所述技术方案如下：
本公开实施例提供了一种发光二极管，所述发光二极管包括：外延层和光学膜，所述光学膜位于所述外延层的第一表面，所述光学膜的周边边缘不超过所述第一表面的侧边；所述外延层的第二表面与所述第一表面之间的夹角为锐角，所述第二表面与所述第一表面相连。
在本公开实施例的一种实现方式中，所述外延层的第二表面与所述第一表面之间的夹角为60°至80°。
在本公开实施例的另一种实现方式中，所述第二表面包括沿远离所述第一表面的方向依次相连的第一斜面和第二斜面，所述第一斜面与所述第一表面之间的第一夹角小于所述第二斜面与所述第一表面之间的第二夹角，所述第一夹角和所述第二夹角均为锐角。
在本公开实施例的另一种实现方式中，所述第一夹角小于45度，所述第二夹角大于45度。
在本公开实施例的另一种实现方式中，所述第一斜面在所述外延层对应的膜层的厚度与所述第二斜面在所述外延层对应的膜层的厚度之比为1:5至1:10。
在本公开实施例的另一种实现方式中，所述光学膜的折射率小于所述外延层的折射率。
在本公开实施例的另一种实现方式中，所述光学膜包括氧化硅层和氧化铝层中的至少一种。
在本公开实施例的另一种实现方式中，所述光学膜的靠近所述外延层的表面和所述光学膜的远离所述外延层的表面中的至少一个，具有间隔排布的多个凸起或多个凹槽；或者，所述光学膜靠近所述外延层的表面为平面，所述光学膜远离所述外延层的表面为平面。
本公开实施例提供了一种显示面板，所述显示面板包括发光功能层和驱动背板，所述发光功能层位于所述驱动背板上，且与所述驱动背板电性连接，所述发光功能层包括如前文所述的多个发光二极管。
本公开实施例提供了一种发光二极管的制备方法，所述制备方法包括：提供一生长衬底；在所述生长衬底上形成外延层，所述外延层的第一表面与所述生长衬底相连，所述外延层的第二表面与所述第一表面之间的夹角为锐角，所述第二表面与所述第一表面相连；激光剥离所述生长衬底，并将所述外延层的远离所述第一表面的一侧键合到蓝宝石衬底上；在所述第一表面生长介质层，所述介质层经所述第一表面的侧壁切割，得到周边边缘不超过所述第一表面的侧边的光学膜。
本公开实施例提供的技术方案带来的有益效果至少包括：
本公开实施例提供的发光二极管包括外延层和光学膜，光学膜在外延层的第一表面。其中，第一表面和第二表面之间的夹角是锐角，第二表面是外延层上和第一表面相连的表面。在生长光学膜的过程中，外延层通常是水平放置的，即外延层的第二表面(侧壁)是相对于水平方向倾斜的。且第二表面和第一表面是锐角，即第二表面的远离第一表面的一侧向外延层的中部靠近。这样就使得第一表面和第二表面形成锋利的尖角，在第一表面生长光学膜时，尖角结构更容易撕扯光学膜，使得光学膜能沿着第一表面的侧边被切割，从而实现光学膜的周边边缘不超过第一表面的侧边的目的。由于生长光学膜的过程中无需设置精准的掩膜版，而是依赖第一表面和第二表面形成的尖角自动切割光学膜，因此，能有效降低光学膜的加工难度。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管的结构示意图；
图2是本公开实施例提供的一种发光二极管的结构示意图；
图3是本公开实施例提供的一种发光二极管的结构示意图；
图4是本公开实施例提供的一种发光二极管的制备方法流程图；
图5是本公开实施例提供的一种发光二极管的制备状态示意图；
图6是本公开实施例提供的一种发光二极管的制备状态示意图；
图7是本公开实施例提供的一种发光二极管的制备状态示意图。
图中各标记说明如下：
11、生长衬底；12、蓝宝石衬底；
20、外延层；21、第一表面；22、第二表面；221、第一斜面；222、第二斜面；
30、光学膜；
41、透明导电层；42、钝化层；
50、电极。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
图1是本公开实施例提供的一种发光二极管的结构示意图。如图1所示，该发光二极管包括：外延层20和光学膜30，光学膜30位于外延层20的第一表面21，光学膜30的周边边缘不超过第一表面21的侧边。
如图1所示，外延层20的第二表面22与第一表面21之间的夹角为锐角，第二表面22与第一表面21相连。
本公开实施例提供的发光二极管包括外延层20和光学膜30，光学膜30在外延层20的第一表面21。其中，第一表面21和第二表面22之间的夹角是锐角，第二表面22是外延层20上和第一表面21相连的表面。在生长光学膜30的过程中，外延层20通常是水平放置的，即外延层20的第二表面22(侧壁)是相对于水平方向倾斜的。且第二表面22和第一表面21是锐角，即第二表面22的远离第一表面21的一侧向外延层20的中部靠近。这样就使得第一表面21和第二表面22形成锋利的尖角，在第一表面21生长光学膜30时，尖角结构更容易撕扯光学膜30，使得光学膜30能沿着第一表面21的侧边被切割，从而实现光学膜30的周边边缘不超过第一表面21的侧边的目的。由于生长光学膜30的过程中无需设置精准的掩膜版，而是依赖第一表面21和第二表面22形成的尖角自动切割光学膜30，因此，能有效降低光学膜30的加工难度。
可选地，如图1所示，外延层20的第二表面22与第一表面21之间的夹角为60°至80°。
通过将第一表面21和第二表面22之间的夹角设置在上述范围内，能让第一表面21和第二表面22形成较为锋利的尖角。让锋利的尖角结构撕扯光学膜30，使光学膜30能沿着第一表面21的侧边被切割，从而实现光学膜30的周边边缘不超过第一表面21的侧边的目的。
示例性地，第一表面21和第二表面22之间的夹角为70°。
图2是本公开实施例提供的一种发光二极管的结构示意图。如图2所示，第二表面22包括沿远离第一表面21的方向依次相连的第一斜面221和第二斜面222，第一斜面221与第一表面21之间的第一夹角α小于第二斜面222与第一表面21之间的第二夹角β，第一夹角α和第二夹角β均为锐角。
上述实现方式中，让靠近第一表面21的第一斜面221与第一表面21的夹角更小，使第一斜面221能形成更加锋利的尖角，这样更容易让光学膜30在第一斜面221和第一表面21之间切割分离。而第二斜面222与第一表面21的夹角稍大，则避免第二表面22整体上过于倾斜，造成外延层20下方的尺寸过小，而上方的尺寸过大的情况，保证外延层20两侧的面积差距不会过大，而影响外延层20的发光效果。
可选地，第一夹角小于45度，第二夹角大于45度。
示例性地，第一夹角为30度，这样能让第一斜面221和第一表面21形成锋利的尖角。第二夹角为70度，这样让第二斜面222更加竖直，以避免外延层20的远离第一表面21的膜层的尺寸缩减较大，以保证外延层20的发光效果。
可选地，如图2所示，第一斜面221在外延层20对应的膜层的厚度与第二斜面222在外延层20对应的膜层的厚度之比为1:5至1:10。
示例性地，外延层可以包括在垂直于第一表面的方向上依次层叠的第一半导体层、多量子阱层和第二半导体层。即第一半导体层的一表面是第一表面。第一斜面可以对应外延层的第一半导体层的侧壁。
第一斜面221在外延层20对应的膜层的厚度在外延层的总厚度的占比较小时，第一斜面221可以是第一半导体层的部分侧壁；第一斜面221在外延层20对应的膜层的厚度在外延层的总厚度的占比较大时，第一斜面221可以是第一半导体层的全部侧壁和多量子阱层的部分侧壁。
这样让第一斜面221在外延层20对应的膜层的厚度占总厚度更少，可以只牺牲外延层20的少部分膜层来形成锋利的尖角，而剩余部分的膜层的尺寸则变化不大，能保证外延层20的发光效果。
示例性地，第一斜面221在外延层20对应的膜层的厚度和第二斜面222在外延层20对应的膜层的厚度之比为1:8。
可选地，光学膜30的折射率小于外延层20的折射率，且光学膜30的折射率与外延层20的折射率的差值不超过0.9。
在一种实现方式中，外延层20的折射率可以是指外延层20靠近光学膜30的膜层的折射率。
示例性地，外延层20包括依次层叠的n型层、多量子阱层和p型层，且p型层是最靠近光学膜30的膜层。那么外延层20的折射率可以是指p型层的折射率。
在另外一种实现方式中，外延层20的折射率可以是指外延层20中各膜层的折射率的均值。
示例性地，外延层20包括依次层叠的n型层、多量子阱层和p型层。那么外延层20的折射率可以是指n型层的折射率、多量子阱层的折射率和p型层的折射率的平均值。
通过将光学膜30的折射率设置小于外延层20的折射率。由于光线从折射率大的材料射向折射率小的材料时，容易发生全反射。因此，还控制光学膜30的折射率与外延层20的折射率的差值不超过0.9。这样避免光学膜和外延层的折射率相差较大，而减少被全反射的光线的量。
示例性地，光学膜30的折射率还可以随着远离外延层的方向逐渐减小。即靠近外延层的部分膜层的折射率较大，而远离外延层的部分膜层的折射率较小。
例如，光学膜30的靠近外延层的部分膜层的折射率和外延层的折射率的差值为0.3；光学膜30的远离外延层的部分膜层的折射率和外延层的折射率的差值为0.7。
可选地，光学膜30的折射率为1.5至2.1。示例性地，光学膜30的折射率为1.7。
其中，外延层20的折射率通常为2.4，这样光学膜30的折射率比外延层20的折射率小0.6。让外延层20和光学膜30之间的折射率差值在该范围内，减少光线被反射的量，对出射光线的正面出射率有较好效果的提升。
可选地，光学膜30包括氧化硅层和氧化铝层中的至少一种。
示例性地，光学膜30可以是Al2O3层。
图3是本公开实施例提供的一种发光二极管的结构示意图。如图3所示，光学膜30靠近外延层20的表面具有间隔排布的多个凸起或多个凹槽；且光学膜30远离外延层20的表面具有间隔排布的多个凸起或凹槽。这样将光学膜30的表面设置凸起或凹槽，让光学膜30的表面更加粗糙，使光学膜30不容易从外延层20的表面脱落，从而提升外延层20与光学膜30的连接可靠性。
同时，光学膜30远离外延层20的表面也设置间隔排布的凸起或凹槽，这样让光学膜30的表面粗化能提升出光率。
在制作该发光二极管时，可以先在衬底的表面形成间隔分布的凸起或凹槽，这样后续在衬底上形成的各膜层也具有凸起或凹槽，使得相邻两个膜层之间的表面也具有凸起或凹槽，能提升相邻两个膜层之间的连接可靠性。
在其他一些实现方式中，光学膜30靠近外延层20的表面为平面，光学膜30远离外延层20的表面为平面。这样无需在衬底的表面制作凸起或凹槽的图案，能降低制备发光二极管的难度，提升制备效率。
可选地，外延层20可以包括依次层叠的第一半导体层、多量子阱层和第二半导体层。
其中，第一半导体层和第二半导体层中的一个为n型层，第一半导体层和第二半导体层中的另一个为p型层。
示例性地，第一半导体层为n型层，第二半导体层为p型层。
以外延层20为蓝光外延结构为例，在蓝光外延结构中，p型层包括p型GaN层。
其中，多量子阱层可以包括交替生长的InGaN量子阱层和GaN量子垒层。第三发光层可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
其中，n型层包括n型GaN层。
可选地，外延层20的厚度为2μm至10μm。
示例性地，外延层20的厚度为6μm。
可选地，如图1所示，第二半导体层的表面具有露出第一半导体层的凹槽。发光二极管还包括：透明导电层41、钝化层42和电极50，透明导电层41位于第二半导体层的远离衬底的表面，钝化层42位于第二半导体层的表面、凹槽内和覆盖透明导电层41。
如图1所示，钝化层42具有露出透明导电层41和凹槽的槽底的通孔，电极50位于钝化层42的远离外延层20的表面，且电极50通过通孔分别与透明导电层41和第一半导体层相连。
其中，透明导电层41是用于与电极50连接的膜层，这样采用透明导电层41能将电极50注入的电流进行横向扩展，让电流能注入到外延层20的各个区域内，从而提升发光效率。
示例性地，透明导电层41可以是氧化铟锡(Indium Tin Oxide，简称ITO)层。氧化铟锡层具有良好的透射率和低电阻率，采用氧化铟锡层作为透明导电层41能使得更多的光线从透明导电层41透射出，因而保证出光效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
示例性地，透明导电层41可以是氧化铟锌(Indium Zinc Oxide，简称IZO)层。氧化铟锌层具有良好的透射率和低电阻率，采用氧化铟锌层作为透明导电层41能使得更多的光线从透明导电层41透射出，因而保证出光效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
作为示例，透明导电层41的厚度可以为1000埃至5000埃。例如，透明导电层41的厚度为2000埃。
可选地，钝化层42包括氧化硅层、氮化硅层和氧化钛层中的至少一种。
示例性地，钝化层42可以是氧化硅层。
其中，氧化硅层的厚度可以是5000埃。
可选地，发光二极管的电极50包括p电极和n电极，其中，p电极用于与p型层连接，n电极用于与n型层连接。
可选地，如图1所示，发光二极管还可以包括蓝宝石衬底12，电极50位于蓝宝石衬底12上。
示例性地，蓝宝石衬底12透光率比较高，即衬底为透明衬底。且蓝宝石材料比较坚硬，化学特性比较稳定，使发光二极管具有良好的发光效果和稳定性。
本公开实施例提供了一种显示面板，该显示面板包括发光功能层和驱动背板，发光功能层位于驱动背板上，且与驱动背板电性连接，发光功能层包括如前文所述的多个发光二极管。
可选地，驱动背板可以为TFT(Thin Film Transistor，薄膜晶体管)基板，驱动背板包括阵列布置的多个驱动电路，驱动背板上的每个驱动电路至少包括2个TFT，用于控制所连接的发光层发光。
示例性地，驱动电路包括依次层叠在基板上的有源层、栅极绝缘层、栅极层、层间介电层和源漏极层。发光层与对应的驱动电路的源漏极层连接。
其中，驱动背板的TFT的制作材料可以是多晶硅、金属氧化物等多种材料，本公开实施例不做限制。
该显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
图4是本公开实施例提供的一种发光二极管的制备方法流程图。如图4所示，该制备方法包括：
步骤S11：提供一生长衬底。
步骤S12：在生长衬底11上形成外延层20。
其中，外延层20的第一表面21与生长衬底11相连，外延层20的第二表面22与第一表面21之间的夹角为锐角，第二表面22与第一表面21相连。
步骤S13：激光剥离生长衬底11，并将外延层20的远离第一表面21的一侧键合到蓝宝石衬底12上。
步骤S14：在第一表面21生长介质层。
其中，介质层经第一表面21的侧壁切割，得到周边边缘不超过第一表面21的侧边的光学膜30。
本公开实施例提供的制备方法制备的发光二极管包括外延层20和光学膜30，光学膜30在外延层20的第一表面21。其中，第一表面21和第二表面22之间的夹角是锐角，第二表面22是外延层20上和第一表面21相连的表面。在生长光学膜30的过程中，外延层20通常是水平放置的，即外延层20的第二表面22(侧壁)是相对于水平方向倾斜的。且第二表面22和第一表面21是锐角，即第二表面22的远离第一表面21的一侧向外延层20的中部靠近。这样就使得第一表面21和第二表面22形成锋利的尖角，在第一表面21生长光学膜30时，尖角结构更容易撕扯光学膜30，使得光学膜30能沿着第一表面21的侧边被切割，从而实现光学膜30的周边边缘不超过第一表面21的侧边的目的。由于生长光学膜30的过程中无需设置精准的掩膜版，而是依赖第一表面21和第二表面22形成的尖角自动切割光学膜30，因此，能有效降低光学膜30的加工难度。
在步骤S11中，生长衬底11可以是GaAs衬底、硅衬底或碳化硅衬底。衬底可以为平片衬底，也可以为图形化衬底。
图5是本公开实施例提供的一种发光二极管的制备状态示意图。如图5所示，步骤S12可以包括：通过MOCVD技术在生长衬底11上依次形成第一半导体层、多量子阱层和第二半导体层。
其中，第一半导体层和第二半导体层中的一个为n型层，第一半导体层和第二半导体层中的另一个为p型层。
示例性地，外延层20包括依次层叠的n型GaN层、多量子阱层和p型GaN层。
可选地，n型GaN层的厚度可为0.5μm至3μm。
n型GaN层的生长温度可为1000℃至1100℃，n型GaN层的生长压力可为100torr至300torr。
可选地，多量子阱层包括交替生长的InGaN量子阱层和GaN量子垒层。其中，其中，多量子阱层可以包括交替层叠的3至8个周期的InGaN量子阱层和GaN量子垒层。
生长多量子阱层时，MOCVD反应室压力控制在200torr。生长InGaN量子阱层时，反应室温度为760℃至780℃。生长GaN量子垒层时，反应室温度为860℃至890℃。
作为示例，本公开实施例中，多量子阱层包括交替层叠的5个周期的InGaN量子阱层和GaN量子垒层。
可选地，多量子阱层的厚度可以为150nm至200nm。
可选地，p型GaN层的厚度可为0.5μm至3μm。
生长p型GaN层时，p型GaN层的生长压力可为200Torr至600Torr，p型GaN层的生长温度可为800℃至1000℃。
在步骤S12形成外延层20后还可以包括以下几步：
第一步，刻蚀第二半导体层，以形成露出第一半导体层的凹槽。
其中，刻蚀凹槽可以通过干法蚀刻实现，也可以利用光刻搭配湿法蚀刻，如H3PO4/H2SO4的混合溶液进行蚀刻，或者采用激光正面划片的实现。
第二步，在外延层20上形成透明导电层41。
示例性地，透明导电层41可以是氧化铟锡层或氧化铟锌层。
作为示例，透明导电层41的厚度可以为1000埃至5000埃。例如，透明导电层41的厚度为2000埃。
第三步，在透明导电层41的远离衬底的表面和凹槽内形成钝化层42。
可选地，钝化层42包括氧化硅层、氮化硅层和氧化钛层中的至少一种。
示例性地，钝化层42可以是氧化硅层。其中，氧化硅层的厚度可以是5000埃。
第四步，刻蚀钝化层42以在钝化层42的表面分别形成露出透明导电层41和凹槽的通孔。
其中，刻蚀可以通过干法蚀刻实现，也可以利用光刻搭配湿法蚀刻，如H3PO4/H2SO4的混合溶液进行蚀刻，或者采用激光正面划片的实现。
第五步，在钝化层42远离衬底的表面形成电极50，让电极50通过通孔分别于透明导电层41和凹槽内的第一半导体层相连。
具体可以包括：利用光刻及蒸发方式，制作p电极和n电极。
其中，n电极位于凹槽内，且通过通孔与n型层连接，p电极通过通孔与透明导电层41连接。
如图6所示，步骤S13可以包括：将发光二极管具有电极50的一侧键合到具有临时承载胶的蓝宝石衬底12上，并利用激光剥离的方式，将在生长衬底11去除。
如图7所示，步骤S14可以包括：利用气相沉积的方式在GaN层的远离衬底的表面制作光学膜30。
其中，光学膜30的折射率可以是1.5至2.1。例如，光学膜30可以是Al2O3层。
如图7所示，光学膜30在外延层20的第一表面21和第二表面22形成的尖角处被切割，一部分光学膜30保留在外延层20的第一表面21上，另一部分切割的光学膜30落在蓝宝石衬底12上，且没有附着在外延层20的第二表面22。
最后，利用巨量转移的方式对上述过程形成的芯片进行转移。
以上，并非对本公开作任何形式上的限制，虽然本公开已通过实施例揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。
Claims (10)
1.一种发光二极管，其特征在于，所述发光二极管包括：外延层(20)和光学膜(30)，所述光学膜(30)位于所述外延层(20)的第一表面(21)，所述光学膜(30)的周边边缘不超过所述第一表面(21)的侧边；
所述外延层(20)的第二表面(22)与所述第一表面(21)之间的夹角为锐角，所述第二表面(22)与所述第一表面(21)相连。
2.根据权利要求1所述的发光二极管，其特征在于，所述外延层(20)的第二表面(22)与所述第一表面(21)之间的夹角为60°至80°。
3.根据权利要求1所述的发光二极管，其特征在于，所述第二表面(22)包括沿远离所述第一表面(21)的方向依次相连的第一斜面(221)和第二斜面(222)，所述第一斜面(221)与所述第一表面(21)之间的第一夹角(α)小于所述第二斜面(222)与所述第一表面(21)之间的第二夹角(β)，所述第一夹角(α)和所述第二夹角(β)均为锐角。
4.根据权利要求3所述的发光二极管，其特征在于，所述第一夹角小于45度，所述第二夹角大于45度。
5.根据权利要求3所述的发光二极管，其特征在于，所述第一斜面(221)在所述外延层(20)对应的膜层的厚度与所述第二斜面(222)在所述外延层(20)对应的膜层的厚度之比为1:5至1:10。
6.根据权利要求1至5任一项所述的发光二极管，其特征在于，所述光学膜(30)的折射率小于所述外延层(20)的折射率。
7.根据权利要求1至5任一项所述的发光二极管，其特征在于，所述光学膜(30)包括氧化硅层和氧化铝层中的至少一种。
8.根据权利要求1至5任一项所述的发光二极管，其特征在于，所述光学膜(30)的靠近所述外延层(20)的表面和所述光学膜(30)的远离所述外延层(20)的表面中的至少一个，具有间隔排布的多个凸起或多个凹槽；或者，
所述光学膜(30)靠近所述外延层(20)的表面为平面，所述光学膜(30)远离所述外延层(20)的表面为平面。
9.一种显示面板，其特征在于，所述显示面板包括发光功能层和驱动背板，所述发光功能层位于所述驱动背板上，且与所述驱动背板电性连接，所述发光功能层包括如权利要求1至8任一项所述的多个发光二极管。
10.一种发光二极管的制备方法，其特征在于，所述制备方法包括：
提供一生长衬底；
在所述生长衬底上形成外延层，所述外延层的第一表面与所述生长衬底相连，所述外延层的第二表面与所述第一表面之间的夹角为锐角，所述第二表面与所述第一表面相连；
激光剥离所述生长衬底，并将所述外延层的远离所述第一表面的一侧键合到蓝宝石衬底上；
在所述第一表面生长介质层，所述介质层经所述第一表面的侧壁切割，得到周边边缘不超过所述第一表面的侧边的光学膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311630803.0A CN117894900A (zh) | 2023-11-30 | 2023-11-30 | 发光二极管及其制备方法和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311630803.0A CN117894900A (zh) | 2023-11-30 | 2023-11-30 | 发光二极管及其制备方法和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117894900A true CN117894900A (zh) | 2024-04-16 |
Family
ID=90647777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311630803.0A Pending CN117894900A (zh) | 2023-11-30 | 2023-11-30 | 发光二极管及其制备方法和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117894900A (zh) |
-
2023
- 2023-11-30 CN CN202311630803.0A patent/CN117894900A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI641166B (zh) | 小型發光二極體晶片 | |
| US20230327053A1 (en) | Display apparatus and manufacturing method thereof | |
| US7385226B2 (en) | Light-emitting device | |
| JP4449113B2 (ja) | ２次元表示装置 | |
| USRE42422E1 (en) | Light emitting diode having a transparent substrate | |
| TWI619266B (zh) | 半導體發光元件 | |
| TWI537526B (zh) | 包含定位於接近波導管下表面的光源之照明裝置 | |
| KR100705226B1 (ko) | 삼차원 구조의 발광층을 구비한 발광 소자 및 그의 제조방법 | |
| US20210036187A1 (en) | Semiconductor device | |
| EP1551064A2 (en) | Light emitting device and manufacturing method thereof. | |
| US20050236636A1 (en) | GaN-based light-emitting diode structure | |
| CN111129062B (zh) | Led显示模组、led显示屏及制作方法 | |
| TW202006962A (zh) | 包括發光二極體的光電裝置 | |
| KR102323828B1 (ko) | 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치 | |
| CN117747729A (zh) | 改善发光效果的发光二极管及其制备方法 | |
| KR20170045067A (ko) | 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치 | |
| WO2020238395A1 (zh) | LED芯片及其制备方法、芯片晶圆、Micro-LED显示装置 | |
| CN117012870A (zh) | 改善电极断裂的发光二极管及其制备方法 | |
| KR101873501B1 (ko) | 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치 | |
| WO2021134571A1 (zh) | 一种微型发光二极管芯片及其制作方法和显示装置 | |
| CN117894900A (zh) | 发光二极管及其制备方法和显示面板 | |
| CN214588891U (zh) | Led发光结构 | |
| KR20040087122A (ko) | 질화 갈륨계 반도체 led 소자 | |
| US11870007B2 (en) | Light-emitting element, display device and backlight unit | |
| TWI436499B (zh) | 發光元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |