CN117873483A - 一种编译智能合约的方法、装置、电子设备和存储介质 - Google Patents
一种编译智能合约的方法、装置、电子设备和存储介质 Download PDFInfo
- Publication number
- CN117873483A CN117873483A CN202311744845.7A CN202311744845A CN117873483A CN 117873483 A CN117873483 A CN 117873483A CN 202311744845 A CN202311744845 A CN 202311744845A CN 117873483 A CN117873483 A CN 117873483A
- Authority
- CN
- China
- Prior art keywords
- compiling
- sequence
- register
- registers
- code sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004590 computer program Methods 0.000 claims description 23
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Stored Programmes (AREA)
Abstract
本申请涉及区块链技术领域,提出一种编译智能合约的方法、装置、电子设备和存储介质。该方法包括:获取智能合约的字节码序列;对字节码序列进行解析,得到对应的IR序列;将IR序列编译为使用寄存器的汇编代码序列;将汇编代码序列转换为对应的机器码序列。由于CPU访问寄存器的速度要比访问内存的速度快很多,因此这样获得的汇编代码序列具有更高的执行效率,进而通过该汇编代码序列转换得到的机器码序列也具有更高的执行效率,最终实现了在采用AOT线性编译的基础上,进一步提高智能合约的执行效率。
Description
技术领域
本申请涉及区块链技术领域,尤其涉及一种编译智能合约的方法、装置、电子设备和存储介质。
背景技术
在区块链技术领域,为了加速执行智能合约,通常可以采用AOT(Ahead of TimeCompilation,预先编译)线性编译的方式,预先将智能合约的字节码按顺序地编译为机器码,然后直接调用机器码执行。然而,在采用AOT线性编译的基础上,如何进一步提高智能合约的执行效率,成为本领域技术人员需要考虑的技术问题。
发明内容
有鉴于此,本申请实施例提供了一种编译智能合约的方法、装置、电子设备和存储介质,能够在采用AOT线性编译的基础上,进一步提高智能合约的执行效率。
本申请实施例的第一方面提供了一种编译智能合约的方法,包括:
获取智能合约的字节码序列;
对字节码序列进行解析,得到对应的中间表示IR序列;
将IR序列编译为使用寄存器的汇编代码序列;
将汇编代码序列转换为对应的机器码序列。
在本申请实施例中,首先对智能合约的字节码序列进行解析得到对应的IR序列,然后将IR序列编译为对应的汇编代码序列,最后将汇编代码序列转换为对应的机器码序列。在将IR序列编译为对应的汇编代码序列的过程中,会将IR序列尽量编译为使用寄存器的汇编代码序列。由于CPU访问寄存器的速度要比访问内存的速度快很多,因此这样获得的汇编代码序列具有更高的执行效率,进而通过该汇编代码序列转换得到的机器码序列也具有更高的执行效率,最终实现了在采用AOT线性编译的基础上,进一步提高智能合约的执行效率。
在本申请实施例的一种实现方式中,将IR序列编译为使用寄存器的汇编代码序列,包括:
针对IR序列中包含的任一IR单元,将该任一IR单元编译为使用目标寄存器的汇编代码,并将目标寄存器的标识写入栈结构;其中,该任一IR单元的数据操作结果存储于目标寄存器中;
在对IR序列中包含的需要使用数据操作结果的下一IR单元进行编译时,从栈结构中读取标识,根据标识查找到目标寄存器,并从目标寄存器中读取数据操作结果。
在本申请实施例的一种实现方式中,目标寄存器通过以下方式确定:
根据当前的机器架构,确定所有的通用寄存器;
从所有的通用寄存器中,选取可用的任一通用寄存器作为目标寄存器。
在本申请实施例的一种实现方式中,从所有的通用寄存器中,选取可用的任一通用寄存器作为目标寄存器,包括:
从预设的Map数据结构中,查找所有的通用寄存器中被标记为未使用的候选寄存器;其中,Map数据结构标记所有的通用寄存器中的每个寄存器的使用状态;
从候选寄存器中,选取目标寄存器。
在本申请实施例的一种实现方式中,在从候选寄存器中,选取目标寄存器之后,还包括:
在Map数据结构中将目标寄存器标记为已使用;
在从目标寄存器中读取数据操作结果之后,还包括:
在Map数据结构中将目标寄存器标记为未使用。
在本申请实施例的一种实现方式中,将该任一IR单元编译为使用目标寄存器的汇编代码,具体为:
在存在可用的通用寄存器的情况下,将该任一IR单元编译为使用目标寄存器的汇编代码;其中,目标寄存器为可用的通用寄存器中的任一寄存器;
该方法还包括:
在不存在可用的通用寄存器的情况下,将该任一IR单元编译为使用内存的汇编代码。
在本申请实施例的一种实现方式中,将IR序列编译为使用寄存器的汇编代码序列,包括:
根据当前的机器架构,初始化对应的编译实例;
通过编译实例,将IR序列中包含的每个IR单元分别编译为使用寄存器的汇编代码,得到汇编代码序列。
本申请实施例的第二方面提供了一种编译智能合约的装置,包括:
字节码获取模块,用于获取智能合约的字节码序列;
字节码解析模块,用于对字节码序列进行解析,得到对应的中间表示IR序列;
编译模块,用于将IR序列编译为使用寄存器的汇编代码序列;
转换模块,用于将汇编代码序列转换为对应的机器码序列。
本申请实施例的第三方面提供了一种电子设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现如本申请实施例的第一方面提供的编译智能合约的方法。
本申请实施例的第四方面提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现如本申请实施例的第一方面提供的编译智能合约的方法。
本申请实施例的第五方面提供了一种计算机程序产品,当计算机程序产品在电子设备上运行时,使得电子设备执行如本申请实施例的第一方面提供的编译智能合约的方法。
可以理解的是,上述第二方面至第五方面的有益效果可以参见上述第一方面中的相关描述,在此不再赘述。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种编译智能合约的方法的流程图;
图2是本申请实施例提供的编译智能合约的方法在一个实际应用场景下的操作流程示意图;
图3是本申请实施例提供的一种编译智能合约的装置的结构示意图;
图4是本申请实施例提供的一种电子设备的示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。另外,在本申请说明书和所附权利要求书的描述中,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
AOT线性编译是指在程序运行之前将程序代码顺序的编译为机器码,然后执行机器码的技术。在区块链系统中,为了提高智能合约的执行效率,同时保证智能合约执行的安全性,可以采用AOT线性编译的方式将智能合约的字节码编译为机器码,然后直接调用机器码执行。然而,现有的AOT线性编译方式还存在一定的优化空间,本申请实施例提供的编译智能合约的方法能够在采用AOT线性编译的基础上,进一步提高智能合约的执行效率。关于本申请实施例更具体的技术实现细节,请参照下文所述的方法实施例。
请参阅图1,示出了本申请实施例提供的一种编译智能合约的方法,包括:
101、获取智能合约的字节码序列;
应当理解,本方法实施例的执行主体可以是区块链系统中的任意区块链节点。首先,获取智能合约的字节码序列。用户可以在客户端本地通过高级编程语言编写需要部署的智能合约,将编写好的智能合约编译成字节码序列,然后将字节码序列发送至区块链节点。用户也可以直接在区块链节点采用高级编程语言编写需要部署的智能合约,然后将编写好的智能合约编译成字节码序列。字节码序列是一种序列二进制文件,通过对智能合约的源代码进行编译可以得到对应的字节码。具体的,该智能合约可以采用Solidity或者Java等各种不同编程语言编写,相应地获取到的字节码序列也可以是Solidity字节码或者Java字节码等各种类型的字节码序列。
102、对字节码序列进行解析,得到对应的IR序列;
在获得字节码序列之后,对字节码序列进行解析,得到对应的IR(IntermediateRepresentation)序列,也即将字节码序列转换为对应的IR序列。IR也即中间表示,是编译器中很重要的一种数据结构,编译器在完成前端工作以后,首先生成其自定义的IR,并在此基础上执行各种优化算法,最后再生成目标代码。在Solidity等字节码的编译过程中,IR是一种内存中的数据结构,主要用于存储解析得到的字节码信息,该数据结构的一个实例如下:
typeEvmOperatorstruct{
Kind OpCode//指令类别
Immediate*uint256.Int//in little-endian order
Paramint//指令参数
IsStatic bool//当前跳转是否为静态跳转,只在跳转指令时赋值
Pc int//指令的原始PC
}
在编译的过程中,Solidity等字节码序列会被转换成类似上述结构体实例的序列,也即对应的IR序列。例如,假设某个字节码序列如下:
PUSH1
PUSH1
ADD
该字节码序列在编译的过程中会转换成3个EvmOperator实例,该3个EvmOperator实例就是转换得到的IR序列,其中每个EvmOperator实例可以称作一个IR单元。
103、将IR序列编译为使用寄存器的汇编代码序列;
在获得IR序列后,对IR序列进行编译从而得到对应的汇编代码序列,该步骤的关键在于:将IR序列尽量编译为使用寄存器的汇编代码序列。众所周知,CPU访问寄存器的速度要远快于访问内存的速度,如果编译得到的汇编代码中存在太多使用内存的指令,则会严重拖累代码的执行效率。例如,加法指令需要将执行结果写入内存的某个位置,如果下条指令要获取加法结果作为操作数,则需要从内存的对应位置读取该操作数,这存在与内存的多次交互过程,会影响代码的执行效率。为解决该问题,本申请实施例在将IR序列编译为对应的汇编代码序列的过程中,会将IR序列编译为尽量使用寄存器的汇编代码序列,从而提升代码执行效率。这里添加了尽量两个字,主要考虑到以下两点原因:(1)设备的通用寄存器数量是有限的,可能无法同时满足IR序列包含的所有IR单元的需求;(2)IR序列中可能包含部分必须与内存交互的IR单元,这部分IR单元只能编译为使用内存的汇编代码。
在本申请实施例的一种实现方式中,将IR序列编译为使用寄存器的汇编代码序列,包括:
(1)根据当前的机器架构,初始化对应的编译实例;
(2)通过编译实例,将IR序列中包含的每个IR单元分别编译为使用寄存器的汇编代码,得到汇编代码序列。
在将IR序列编译为对应的汇编代码序列时,本方法实施例的执行主体也即区块链节点,可以根据其当前的机器架构,初始化得到对应的编译实例。编译实例是编译时依靠的工具对象,其与设备的机器架构强相关,例如,amd64机器架构的编译实例和arm64机器架构的编译实例是不同的,不同的地方在于实际的编译方式会考虑机器架构的特性。在初始化出编译实例后,通过该编译实例,将IR序列中包含的每个IR单元分别编译为使用寄存器的汇编代码,从而得到汇编代码序列。具体的,编译过程相当于针对IR序列包含的每个IR单元,都将其表示的处理逻辑映射翻译为汇编指令的处理逻辑,从而得到每个IR单元分别对应的汇编代码,将这些汇编代码组合起来后即得到与IR序列对应的汇编代码序列。需要特别说明的是,生成的汇编代码优先使用通用寄存器而不是内存,只有在通用寄存器不够用的情况下才使用内存。
在本申请实施例的一种实现方式中,将IR序列编译为使用寄存器的汇编代码序列,包括:
(1)针对IR序列中包含的任一IR单元,将该任一IR单元编译为使用目标寄存器的汇编代码,并将目标寄存器的标识写入栈结构;其中,该任一IR单元的数据操作结果存储于目标寄存器中;
(2)在对IR序列中包含的需要使用数据操作结果的下一IR单元进行编译时,从栈结构中读取标识,根据标识查找到目标寄存器,并从目标寄存器中读取数据操作结果。
针对IR序列中包含的任一IR单元,在将其编译为汇编代码时,可以获取一个空闲的通用寄存器,记作目标寄存器,将该任一IR单元的数据操作结果存储于目标寄存器中,这样可以将该任一IR单元编译为使用目标寄存器的汇编代码。另外,可以将目标寄存器的标识写入一个辅助的先入后出的栈结构的对应位置中。通过这样设置,如果IR序列中包含的下一IR单元需要使用该任一IR单元的数据操作结果,则在对该下一IR单元进行编译时,可以从该栈结构的对应位置中读取出目标寄存器的标识,进而找到目标寄存器并读取出其中保存的数据操作结果。对于采用Solidity等语言编写的指令来说,其是基于栈执行的,因此通过栈的辅助结构能够很方便地定位下一IR单元所需的数据存放在哪个位置。
在前文描述的字节码序列的示例中,字节码序列在编译时会转换成3个EvmOperator实例,该3个EvmOperator实例就是转换得到的IR序列,其中每个EvmOperator实例可以称作一个IR单元。将该3个EvmOperator实例编译为对应的汇编代码序列(针对amd64指令架构)如下:
MOVQ 0x50,RAX//立即数放入RAX寄存器
MOVQ 0x28,RCX//立即数放入RCX寄存器
MOVQ 0x0,RDX//将RDX寄存器置为0
ADDQ RCX,RAX//将两个数相加
ADCQ 0x0,RDX//使用ADCQ带进位相加,并将上一步相加的进位保存到RDX寄存器中
以最后一条汇编代码为例,可以看出数据操作结果(相加的进位)保存在RDX寄存器中,而不是保存在内存中。在编译时可以使用一个辅助的先入后出的栈结构,将RDX寄存器的标识保存在该栈结构的对应位置。如果下一IR单元需要使用该数据操作结果,则在编译时可以从该栈结构的对应位置读取出RDX寄存器的标识,即可获知是从RDX寄存器中读取所需的数据操作结果。
在本申请实施例的一种实现方式中,目标寄存器通过以下方式确定:
(1)根据当前的机器架构,确定所有的通用寄存器;
(2)从所有的通用寄存器中,选取可用的任一通用寄存器作为目标寄存器。
在选取目标寄存器时,基于设备当前的机器架构,可以确定其具有的所有通用寄存器。例如,amd64机器架构下的通用寄存器的数量是16个,并且有些特殊的寄存器无法使用,arm64机器架构下的通用寄存器的数量是31个。在根据机器架构确定所有的通用寄存器后,可以从中选取任意一个可用的通用寄存器,作为目标寄存器。
在本申请实施例的一种实现方式中,从所有的通用寄存器中,选取可用的任一通用寄存器作为目标寄存器,包括:
(1)从预设的Map数据结构中,查找所有的通用寄存器中被标记为未使用的候选寄存器;其中,Map数据结构标记所有的通用寄存器中的每个寄存器的使用状态;
(2)从候选寄存器中,选取目标寄存器。
本申请实施例可以构建一个Map数据结构,用于标记设备具有的所有的通用寄存器中的每个寄存器的使用状态。Map数据结构属于一种键值对的数据结构,其可以用于记录各个寄存器的标识与使用状态的对应关系,例如寄存器1-未使用、寄存器2-未使用、寄存器3-已使用、…以此类推。当需要选取可用的通用寄存器时,可以先从该Map数据结构中查找所有标记为未使用的寄存器,这些寄存器称作候选寄存器。如果候选寄存器的数量为1个,直接将其作为目标寄存器。如果候选寄存器的数量超过1个,则可以按照设定方式从这些候选寄存器中选取出一个寄存器(例如随机选取,或者按照指定顺序选取,等等),作为目标寄存器。如果候选寄存器的数量为0,则表示当前所有的通用寄存器都被使用,也即不存在可用的通用寄存器,此时可以将IR单元编译为使用内存的汇编代码。
在本申请实施例的一种实现方式中,在从候选寄存器中,选取目标寄存器之后,还包括:
在Map数据结构中将目标寄存器标记为已使用。
在选取出目标寄存器后,可以在Map数据结构中将目标寄存器标记为已使用,从而避免由于其它IR单元同样选取目标寄存器进行使用而导致的数据丢失问题。例如,假设目标寄存器为RDX寄存器,则在选定RDX寄存器后,在Map数据结构中将RDX寄存器标记为已使用。这样后续的其它IR单元无法选取RDX寄存器进行使用,也即能够避免RDX寄存器保存的数据操作结果丢失。
在本申请实施例的一种实现方式中,在从目标寄存器中读取数据操作结果之后,还包括:
在Map数据结构中将目标寄存器标记为未使用。
考虑到通用寄存器的数量是极其有限的,为了实现通用寄存器资源的重复利用,在从目标寄存器中读取出数据操作结果进行使用后,该数据操作结果可能就没有作用了,也即无需在目标寄存器中继续保存该数据操作结果。因此,可以在Map数据结构中将目标寄存器重新标记为未使用,这样目标寄存器可以用于后续的其它IR单元,从而提升重复利用率。例如,针对汇编代码ADDQ RCX,RAX,由于其计算结果保存在RAX寄存器中,而RCX寄存器保存的原加数就没有作用了,因此可以将RCX寄存器释放,也即在Map数据结构中将RCX寄存器重新标记为未使用。
在本申请实施例的一种实现方式中,将该任一IR单元编译为使用目标寄存器的汇编代码,具体为:
在存在可用的通用寄存器的情况下,将该任一IR单元编译为使用目标寄存器的汇编代码;其中,目标寄存器为可用的通用寄存器中的任一寄存器。
在设备存在可用的通用寄存器的情况下,可以从可用的通用寄存器中选取任意一个寄存器,作为该任一IR单元使用的目标寄存器,从而将该任一IR单元编译为使用目标寄存器的汇编代码。反之,在设备不存在可用的通用寄存器的情况下,可以将该任一IR单元编译为使用内存的汇编代码。
104、将汇编代码序列转换为对应的机器码序列。
在将IR序列编译为对应的汇编代码序列后,可以将该汇编代码序列转换为对应的机器码序列,从而得到最终的合约机器码。通过执行合约机器码的方式,能够有效提高智能合约的执行效率。
在本申请实施例中,首先对智能合约的字节码序列进行解析得到对应的IR序列,然后将IR序列编译为对应的汇编代码序列,最后将汇编代码序列转换为对应的机器码序列。在将IR序列编译为对应的汇编代码序列的过程中,会将IR序列尽量编译为使用寄存器的汇编代码序列。由于CPU访问寄存器的速度要比访问内存的速度快很多,因此这样获得的汇编代码序列具有更高的执行效率,进而通过该汇编代码序列转换得到的机器码序列也具有更高的执行效率,最终实现了在采用AOT线性编译的基础上,进一步提高智能合约的执行效率。
为便于理解,以下列举一个实际的应用场景。如图2所示,为本申请实施例提供的编译智能合约的方法在一个实际应用场景下的操作流程示意图。
在图2中,首先获取智能合约的字节码序列,对字节码序列进行解析处理,得到相应的IR序列。然后,遍历编译该IR序列中包含的每个IR单元,在设备当前的通用寄存器够用的情况下,将数据操作结果保存在选取的通用寄存器中,也即生成使用寄存器的汇编代码;在设备当前的通用寄存器不够用的情况下,将数据操作结果写到特定的内存地址,供后续指令读取,也即生成使用内存的汇编代码。在遍历编译完该IR序列包含的所有IR单元后,即可得到整体的汇编代码序列,最后再将该汇编代码序列转换为对应的机器码序列,从而完成智能合约的整个编译过程。
综上所述,本申请实施例通过将IR序列尽量编译为使用寄存器的汇编代码序列,能够极大地提升代码的执行效率。
应理解,上述各个实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
上面主要描述了一种编译智能合约的方法,下面将对一种编译智能合约的装置进行描述。
请参阅图3,本申请实施例中一种编译智能合约的装置的一个实施例包括:
字节码获取模块301,用于获取智能合约的字节码序列;
字节码解析模块302,用于对字节码序列进行解析,得到对应的中间表示IR序列;
编译模块303,用于将IR序列编译为使用寄存器的汇编代码序列;
转换模块304,用于将汇编代码序列转换为对应的机器码序列。
在本申请实施例的一种实现方式中,编译模块包括:
数据写入单元,用于针对IR序列中包含的任一IR单元,将该任一IR单元编译为使用目标寄存器的汇编代码,并将目标寄存器的标识写入栈结构;其中,该任一IR单元的数据操作结果存储于目标寄存器中;
数据读取单元,用于在对IR序列中包含的需要使用数据操作结果的下一IR单元进行编译时,从栈结构中读取标识,根据标识查找到目标寄存器,并从目标寄存器中读取数据操作结果。
在本申请实施例的一种实现方式中,编译智能合约的装置还包括:
通用寄存器确定模块,用于根据当前的机器架构,确定所有的通用寄存器;
目标寄存器选取模块,用于从所有的通用寄存器中,选取可用的任一通用寄存器作为目标寄存器。
在本申请实施例的一种实现方式中,目标寄存器选取模块包括:
候选寄存器查找单元,用于从预设的Map数据结构中,查找所有的通用寄存器中被标记为未使用的候选寄存器;其中,Map数据结构标记所有的通用寄存器中的每个寄存器的使用状态;
目标寄存器选取单元,用于从候选寄存器中,选取目标寄存器。
在本申请实施例的一种实现方式中,目标寄存器选取模块还包括:
第一标记单元,用于在从候选寄存器中,选取目标寄存器之后,在Map数据结构中将目标寄存器标记为已使用;
第二标记单元,用于在从目标寄存器中读取数据操作结果之后,在Map数据结构中将目标寄存器标记为未使用。
在本申请实施例的一种实现方式中,数据写入单元具体用于:在存在可用的通用寄存器的情况下,将该任一IR单元编译为使用目标寄存器的汇编代码;其中,目标寄存器为可用的通用寄存器中的任一寄存器;编译模块还包括:
内存交互编译单元,用于在不存在可用的通用寄存器的情况下,将该任一IR单元编译为使用内存的汇编代码。
在本申请实施例的一种实现方式中,编译模块包括:
初始化单元,用于根据当前的机器架构,初始化对应的编译实例;
指令编译单元,用于通过编译实例,将IR序列中包含的每个IR单元分别编译为使用寄存器的汇编代码,得到汇编代码序列。
本申请实施例还提供一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现上述任一实施例所描述的编译智能合约的方法。
本申请实施例还提供一种计算机程序产品,当该计算机程序产品在电子设备上运行时,使得电子设备执行如上述任一实施例所描述的编译智能合约的方法。
图4是本申请一实施例提供的电子设备的示意图。如图4所示,该实施例的电子设备4包括:处理器40、存储器41以及存储在所述存储器41中并可在所述处理器40上运行的计算机程序42。所述处理器40执行所述计算机程序42时实现上述各个编译智能合约的方法的实施例中的步骤,例如图1所示的步骤101至104。或者,所述处理器40执行所述计算机程序42时实现上述各装置实施例中各模块/单元的功能,例如图3所示模块301至304的功能。
所述计算机程序42可以被分割成一个或多个模块/单元,所述一个或者多个模块/单元被存储在所述存储器41中,并由所述处理器40执行,以完成本申请。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段,该指令段用于描述所述计算机程序42在所述电子设备4中的执行过程。
所称处理器40可以是中央处理单元(Central Processing Unit,CPU),还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器41可以是所述电子设备4的内部存储单元,例如电子设备4的硬盘或内存。所述存储器41也可以是所述电子设备4的外部存储设备,例如所述电子设备4上配备的插接式硬盘,智能存储卡(Smart Media Card,SMC),安全数字(Secure Digital,SD)卡,闪存卡(Flash Card)等。进一步地,所述存储器41还可以既包括所述电子设备4的内部存储单元也包括外部存储设备。所述存储器41用于存储所述计算机程序以及所述电子设备所需的其他程序和数据。所述存储器41还可以用于暂时地存储已经输出或者将要输出的数据。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能单元、模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能单元、模块完成,即将所述装置的内部结构划分成不同的功能单元或模块,以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。另外,各功能单元、模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的系统实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本申请实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实现上述实施例方法中的全部或部分流程,也可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一计算机可读存储介质中,该计算机程序在被处理器执行时,可实现上述各个方法实施例的步骤。其中,所述计算机程序包括计算机程序代码,所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括:能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,RandomAccess Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是,所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减,例如在某些司法管辖区,根据立法和专利实践,计算机可读介质不包括是电载波信号和电信信号。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (10)
1.一种编译智能合约的方法,其特征在于,包括:
获取智能合约的字节码序列;
对所述字节码序列进行解析,得到对应的中间表示IR序列;
将所述IR序列编译为使用寄存器的汇编代码序列;
将所述汇编代码序列转换为对应的机器码序列。
2.如权利要求1所述的方法,其特征在于,所述将所述IR序列编译为使用寄存器的汇编代码序列,包括:
针对所述IR序列中包含的任一IR单元,将所述任一IR单元编译为使用目标寄存器的汇编代码,并将所述目标寄存器的标识写入栈结构;其中,所述任一IR单元的数据操作结果存储于所述目标寄存器中;
在对所述IR序列中包含的需要使用所述数据操作结果的下一IR单元进行编译时,从所述栈结构中读取所述标识,根据所述标识查找到所述目标寄存器,并从所述目标寄存器中读取所述数据操作结果。
3.如权利要求2所述的方法,其特征在于,所述目标寄存器通过以下方式确定:
根据当前的机器架构,确定所有的通用寄存器;
从所述所有的通用寄存器中,选取可用的任一通用寄存器作为所述目标寄存器。
4.如权利要求3所述的方法,其特征在于,所述从所述所有的通用寄存器中,选取可用的任一通用寄存器作为所述目标寄存器,包括:
从预设的Map数据结构中,查找所述所有的通用寄存器中被标记为未使用的候选寄存器;其中,所述Map数据结构标记所述所有的通用寄存器中的每个寄存器的使用状态;
从所述候选寄存器中,选取所述目标寄存器。
5.如权利要求4所述的方法,其特征在于,在所述从所述候选寄存器中,选取所述目标寄存器之后,还包括:
在所述Map数据结构中将所述目标寄存器标记为已使用;
在所述从所述目标寄存器中读取所述数据操作结果之后,还包括:
在所述Map数据结构中将所述目标寄存器标记为未使用。
6.如权利要求2所述的方法,其特征在于,所述将所述任一IR单元编译为使用目标寄存器的汇编代码,具体为:
在存在可用的通用寄存器的情况下,将所述任一IR单元编译为使用所述目标寄存器的汇编代码;其中,所述目标寄存器为所述可用的通用寄存器中的任一寄存器;
所述方法还包括:
在不存在可用的通用寄存器的情况下,将所述任一IR单元编译为使用内存的汇编代码。
7.如权利要求1至6任一项所述的方法,其特征在于,所述将所述IR序列编译为使用寄存器的汇编代码序列,包括:
根据当前的机器架构,初始化对应的编译实例;
通过所述编译实例,将所述IR序列中包含的每个IR单元分别编译为使用寄存器的汇编代码,得到所述汇编代码序列。
8.一种编译智能合约的装置,其特征在于,包括:
字节码获取模块,用于获取智能合约的字节码序列;
字节码解析模块,用于对所述字节码序列进行解析,得到对应的中间表示IR序列;
编译模块,用于将所述IR序列编译为使用寄存器的汇编代码序列;
转换模块,用于将所述汇编代码序列转换为对应的机器码序列。
9.一种电子设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述的编译智能合约的方法。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的编译智能合约的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311744845.7A CN117873483A (zh) | 2023-12-18 | 2023-12-18 | 一种编译智能合约的方法、装置、电子设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311744845.7A CN117873483A (zh) | 2023-12-18 | 2023-12-18 | 一种编译智能合约的方法、装置、电子设备和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117873483A true CN117873483A (zh) | 2024-04-12 |
Family
ID=90585615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311744845.7A Pending CN117873483A (zh) | 2023-12-18 | 2023-12-18 | 一种编译智能合约的方法、装置、电子设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117873483A (zh) |
-
2023
- 2023-12-18 CN CN202311744845.7A patent/CN117873483A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110096338B (zh) | 智能合约执行方法、装置、设备及介质 | |
US11036614B1 (en) | Data control-oriented smart contract static analysis method and system | |
US8181170B2 (en) | Unwind information for optimized programs | |
CN110688122B (zh) | 编译和执行智能合约的方法及装置 | |
CN110704063B (zh) | 编译和执行智能合约的方法及装置 | |
US7877741B2 (en) | Method and corresponding apparatus for compiling high-level languages into specific processor architectures | |
US5428780A (en) | Initializing programs having dependencies | |
CN110704064B (zh) | 编译和执行智能合约的方法及装置 | |
US8141035B2 (en) | Method for accessing internal states of objects in object oriented programming | |
US8276130B2 (en) | Method and compiler of compiling a program | |
JP2002527815A (ja) | プログラムコード変換方法 | |
US6925639B2 (en) | Method and system for register allocation | |
Bonetta et al. | FAD. js: fast JSON data access using JIT-based speculative optimizations | |
CN112506569B (zh) | 一种字节码执行方法、字节码执行装置及终端设备 | |
WO2021175053A1 (zh) | 一种在虚拟机中执行功能模块的方法和装置 | |
CN103077062A (zh) | 一种代码改动的检测方法和装置 | |
CN114138281A (zh) | 软件工程的编译方法、装置、设备及介质 | |
CN113703779B (zh) | 一种跨平台的多语言编译方法和超轻量物联网虚拟机 | |
Liu et al. | Exploring missed optimizations in webassembly optimizers | |
CN116107578A (zh) | 一种执行智能合约的方法、装置、电子设备和存储介质 | |
CN117873483A (zh) | 一种编译智能合约的方法、装置、电子设备和存储介质 | |
US20180364993A1 (en) | Generating executable files through compiler optimization | |
CN116700840B (zh) | 文件执行方法、装置、电子设备及可读存储介质 | |
CN116820405B (zh) | 一种基于复用分析的evm字节码控制流图构建方法 | |
CN117093227B (zh) | 一种用于执行智能合约的方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |