CN117858556A - 显示装置 - Google Patents

Abstract

提供了显示装置。显示装置包括电路层，电路层包括在非显示区域的解复用区域中并且电连接在多个数据线与显示驱动电路之间的多个解复用电路、电连接到多个解复用电路之中的第一解复用电路的较高优先级输出端子并且延伸到显示区域的第一较高优先级输出连接线、电连接到第一解复用电路的较低优先级输出端子并且延伸到显示区域的第一较低优先级输出连接线以及电连接到第一解复用电路的输入端子的第一输入连接线。第一较高优先级输出连接线、第一较低优先级输出连接线和第一输入连接线中的一个包括在与多个数据线的导电层相同的导电层中，并且其余包括在与多个数据线的导电层不同的导电层中。

Description

显示装置

相关申请的交叉引用

本申请要求于2022年10月6日提交到韩国知识产权局的第10-2022-0128193号韩国专利申请和于2022年12月6日提交到韩国知识产权局的第10-2022-0168394号韩国专利申请的优先权以及权益，这些韩国专利申请中的所有的全部内容通过引用并入本文中。

技术领域

本公开的实施方式的各方面涉及显示装置。

背景技术

随着信息化社会的进步，对于用于以各种方式显示图像的显示装置提出了越来越多的需求。例如，显示装置被采用于各种电子装置，诸如智能电话、数码相机、膝上型计算机、导航装置和智能电视。

显示装置可包括用于发射光以显示图像的显示面板和用于供给用于驱动显示面板的信号或电力的驱动器。

显示装置的至少一个表面可被称为显示图像的显示表面。显示表面可包括布置有用于发射用于图像显示的光的多个发射区域的显示区域以及布置在显示区域周围的非显示区域。

显示装置可包括布置在显示区域中用于将数据信号发送到多个发射区域的数据线以及用于将数据信号供给到数据线的显示驱动电路。

在本背景技术部分中公开的以上信息用于增强对本公开的背景的理解，并且因此其可能包含不构成现有技术的信息。

发明内容

显示装置可包括用于数据线中的每个与显示驱动电路之间的电连接的连接线。连接线布置在非显示区域中。因此，随着数据线的数量增加用以大型化或分辨率提高，连接线的数量也增加，而这可使得难以减小非显示区域的宽度。

此外，如果为了增加显示表面上的显示区域的比率而减小非显示区域的宽度，则随着连接线之间的间隙减小，发生短路缺陷的风险可增加。

本公开的实施方式涉及在不使其分辨率降级或增加短路缺陷的概率的情况下具有减小的非显示区域的宽度的显示装置。

根据本公开的一个或多个实施方式，显示装置包括衬底、电路层、发光元件层和显示驱动电路，衬底包括主区和子区，主区包括包含多个发射区域的显示区域和在显示区域周围的非显示区域，子区从主区的一侧突出，电路层在衬底上并且包括分别对应于多个发射区域的多个像素驱动器以及配置成将多个数据信号发送到多个像素驱动器的多个数据线，发光元件层在电路层上并且包括分别对应于多个发射区域的多个发光元件，显示驱动电路在衬底的子区中并且配置成供给与多个数据线对应的多个数据驱动信号。电路层还可包括在非显示区域的解复用区域中彼此并排定位并且电连接在多个数据线与显示驱动电路之间的多个解复用电路，多个解复用电路中的每个包括配置成接收显示驱动电路的多个数据驱动信号之中的数据驱动信号的输入端子、配置成在第一输出时段期间输出多个数据信号之中的与多个数据驱动信号之中的数据驱动信号对应的第一数据信号的较高优先级输出端子以及配置成在第一输出时段之后的第二输出时段期间输出多个数据信号之中的与多个数据驱动信号之中的数据驱动信号对应的第二数据信号的较低优先级输出端子；电路层还包括电连接到多个解复用电路之中的第一解复用电路的较高优先级输出端子并且延伸到显示区域的第一较高优先级输出连接线、电连接到第一解复用电路的较低优先级输出端子并且延伸到显示区域的第一较低优先级输出连接线以及电连接到第一解复用电路的输入端子的第一输入连接线。第一较高优先级输出连接线、第一较低优先级输出连接线和第一输入连接线中的一个包括在与多个数据线的导电层相同的导电层中，并且其余包括在与多个数据线的导电层不同的导电层中。

在实施方式中，第一解复用电路可与衬底的边缘的弯曲拐角相邻。

在实施方式中，解复用区域可包括在第一方向上在解复用区域的中心处的解复用中间区、在第一方向上与衬底的边缘相邻并且包括具有沿衬底的边缘的弯曲拐角的弯曲形状的弯折区和除弯折区以外的直区的第一解复用侧区以及在第一方向上在解复用中间区与第一解复用侧区之间的第二解复用侧区。第一解复用电路可定位在弯折区中。

在实施方式中，在第一方向上，第一输入连接线可定位在第一较高优先级输出连接线与第一较低优先级输出连接线之间。

在实施方式中，电路层可具有多层结构，多层结构包括在衬底上的半导体层、在覆盖半导体层的第一栅极绝缘层上的第一导电层、在覆盖第一导电层的第二栅极绝缘层上的第二导电层、在覆盖第二导电层的层间绝缘层上的第三导电层、在覆盖第三导电层的第一平坦化层上的第四导电层、在覆盖第四导电层的第二平坦化层上的第五导电层以及覆盖第五导电层的第三平坦化层。数据线可包括在第五导电层中。第一较高优先级输出连接线、第一较低优先级输出连接线和第一输入连接线中的一个可包括在第五导电层中，并且其余中的每个可包括在第三导电层或第四导电层中。

在实施方式中，第一较高优先级输出连接线、第一较低优先级输出连接线和第一输入连接线可包括在彼此不同的导电层中。

在实施方式中，第一较高优先级输出连接线可包括在第三导电层和第五导电层中的一个中；第一较低优先级输出连接线可包括在第三导电层和第五导电层中的另一个中；并且第一输入连接线可包括在第四导电层中。

在实施方式中，第一较高优先级输出连接线可包括在第三导电层和第五导电层中的一个中；第一较低优先级输出连接线可包括在第四导电层中；并且第一输入连接线可包括在第三导电层和第五导电层中的另一个中。

在实施方式中，第一较高优先级输出连接线可包括在第三导电层和第五导电层中的一个中，并且第一较低优先级输出连接线和第一输入连接线可彼此重叠。

在实施方式中，第一较高优先级输出连接线可包括在第三导电层和第五导电层中的一个中，并且第一较低优先级输出连接线和第一输入连接线可包括在第三导电层和第五导电层中的另一个中并且可彼此间隔开。

在实施方式中，电路层还可包括与第一较低优先级输出连接线和第一输入连接线重叠并且包括在第四导电层中的屏蔽层。

在实施方式中，电路层还可包括在非显示区域中分别发送用于驱动多个发光元件的第一电力和第二电力的第一电力供给线和第二电力供给线，并且屏蔽层可电连接到第一电力供给线和第二电力供给线中的一个。

在实施方式中，解复用电路还可包括在直区中的第二解复用电路。电路层还可包括电连接到第二解复用电路的较高优先级输出端子并且延伸到显示区域的第二较高优先级输出连接线、电连接到第二解复用电路的较低优先级输出端子并且延伸到显示区域的第二较低优先级输出连接线以及电连接到第二解复用电路的输入端子的第二输入连接线。第二较高优先级输出连接线、第二较低优先级输出连接线和第二输入连接线可包括在与多个数据线的导电层相同的导电层中。

在实施方式中，多个解复用电路还可包括在第二解复用侧区中的第三解复用电路和在解复用中间区中的第四解复用电路。电路层还可包括电连接到第三解复用电路的较高优先级输出端子并且延伸到显示区域的第三较高优先级输出连接线、电连接到第三解复用电路的较低优先级输出端子并且延伸到显示区域的第三较低优先级输出连接线、电连接到第四解复用电路的较高优先级输出端子并且延伸到显示区域的第四较高优先级输出连接线以及电连接到第四解复用电路的较低优先级输出端子并且延伸到显示区域的第四较低优先级输出连接线。第三较高优先级输出连接线、第三较低优先级输出连接线、第四较高优先级输出连接线和第四较低优先级输出连接线可包括在第五导电层中。

在实施方式中，电路层还可包括在子区和非显示区域中将多个解复用电路电连接到显示驱动电路的多个电路输出线；第一输入连接线和第二输入连接线可通过显示区域中的多个输入旁路线分别电连接到多个电路输出线之中的第一电路输出线和第二电路输出线；并且第三解复用电路的输入端子和第四解复用电路的输入端子可分别电连接到多个电路输出线之中的第三电路输出线和第四电路输出线。

在实施方式中，显示区域可包括在与第一方向交叉的第二方向上与解复用中间区相邻的显示中间区、在第二方向上与第一解复用侧区相邻的第一显示侧区以及在第二方向上与第二解复用侧区相邻的第二显示侧区。多个数据线可在第二方向上延伸，并且多个输入旁路线中的每个可包括在第二显示侧区中电连接到第一电路输出线或第二电路输出线并且在第二方向上延伸的第一旁路线、电连接到第一旁路线并且在第一方向上延伸的第二旁路线以及在第一显示侧区中电连接到第二旁路线并且在第二方向上朝向解复用区域延伸的第三旁路线。

在实施方式中，第一旁路线和第三旁路线可包括在第五导电层中，并且第二旁路线可包括在第四导电层中。

在实施方式中，电路层还可包括多个第一虚设线，多个第一虚设线在显示区域中，分别与多个数据线相邻，在第二方向上延伸并且包括在第五导电层中，并且第一虚设线可包括多个输入旁路线中的每个的第一旁路线、多个输入旁路线中的每个的第三旁路线以及除第一旁路线和第三旁路线以外的多个第一辅助线。

在实施方式中，电路层还可包括第一电力供给线、第二电力供给线、多个第一电力附加线和多个第二虚设线，第一电力供给线和第二电力供给线在非显示区域中分别发送用于驱动多个发光元件的第一电力和第二电力，多个第一电力附加线在显示区域中，在第一方向上延伸，包括在第四导电层中并且电连接到第一电力供给线，多个第二虚设线在显示区域中，在第一方向上延伸，包括在第四导电层中并且分别与多个第一电力附加线相邻。多个第二虚设线可包括多个输入旁路线中的每个的第二旁路线以及除第二旁路线以外的多个第二辅助线，并且多个第一辅助线和多个第二辅助线可电连接到第二电力供给线。

根据本公开的一个或多个实施方式，显示装置包括衬底、电路层、发光元件层和显示驱动电路，衬底包括主区和子区，主区包括包含多个发射区域的显示区域和在显示区域周围的非显示区域，子区从主区的一侧突出，电路层在衬底上并且包括分别对应于多个发射区域的多个像素驱动器以及配置成将多个数据信号发送到多个像素驱动器的多个数据线，发光元件层在电路层上并且包括分别对应于多个发射区域的多个发光元件，显示驱动电路在衬底的子区中并且配置成供给与多个数据线对应的多个数据驱动信号。电路层具有多层结构，多层结构包括在衬底上的半导体层、在覆盖半导体层的第一栅极绝缘层上的第一导电层、在覆盖第一导电层的第二栅极绝缘层上的第二导电层、在覆盖第二导电层的层间绝缘层上的第三导电层、在覆盖第三导电层的第一平坦化层上的第四导电层、在覆盖第四导电层的第二平坦化层上并且包括多个数据线的第五导电层以及覆盖第五导电层的第三平坦化层。电路层还可包括在非显示区域的解复用区域中彼此并排定位并且电连接在多个数据线与显示驱动电路之间的多个解复用电路，多个解复用电路中的每个包括配置成接收显示驱动电路的多个数据驱动信号之中的数据驱动信号的输入端子、配置成在第一输出时段期间输出多个数据信号之中的与数据驱动信号对应的第一数据信号的较高优先级输出端子以及配置成在第一输出时段之后的第二输出时段期间输出多个数据信号之中的与数据驱动信号对应的第二数据信号的较低优先级输出端子。电路层还包括电连接到多个解复用电路之中的与衬底的边缘的弯曲拐角相邻的第一解复用电路的较高优先级输出端子并且延伸到显示区域的第一较高优先级输出连接线、电连接到第一解复用电路的较低优先级输出端子并且延伸到显示区域的第一较低优先级输出连接线以及电连接到第一解复用电路的输入端子的第一输入连接线。第一较高优先级输出连接线包括在第三导电层和第五导电层中的一个中，并且第一较低优先级输出连接线和第一输入连接线中的至少一个包括在第三导电层和第五导电层中的另一个中。

在实施方式中，解复用区域可包括在第一方向上在解复用区域的中心处的解复用中间区、在第一方向上与衬底的边缘相邻的第一解复用侧区以及在第一方向上在解复用中间区与第一解复用侧区之间的第二解复用侧区。第一解复用侧区可包括包含与衬底的弯曲拐角对应的弯曲形状的弯折区和除弯折区以外的直区，并且第一解复用电路可定位在弯折区中。

在实施方式中，第一较高优先级输出连接线、第一较低优先级输出连接线和第一输入连接线可包括在彼此不同的导电层中。

在实施方式中，第一较低优先级输出连接线和第一输入连接线中的一个可包括在第三导电层和第五导电层中的另一个中，并且第一较低优先级输出连接线和第一输入连接线中的另一个可包括在第四导电层中。

在实施方式中，第一较低优先级输出连接线和第一输入连接线可彼此重叠。

在实施方式中，第一较低优先级输出连接线和第一输入连接线可包括在第三导电层和第五导电层中的另一个中并且可彼此间隔开。

在实施方式中，电路层还可包括与第一较低优先级输出连接线和第一输入连接线重叠并且包括在第四导电层中的屏蔽层。

在实施方式中，电路层还可包括在非显示区域中分别发送用于驱动多个发光元件的第一电力和第二电力的第一电力供给线和第二电力供给线，并且屏蔽层可电连接到第一电力供给线和第二电力供给线中的一个。

在实施方式中，多个解复用电路还可包括在直区中的第二解复用电路，并且电路层还可包括电连接到第二解复用电路的较高优先级输出端子并且延伸到显示区域的第二较高优先级输出连接线、电连接到第二解复用电路的较低优先级输出端子并且延伸到显示区域的第二较低优先级输出连接线以及电连接到第二解复用电路的输入端子的第二输入连接线。第二较高优先级输出连接线、第二较低优先级输出连接线和第二输入连接线可包括在第五导电层中。

在实施方式中，多个解复用电路还可包括在第二解复用侧区中的第三解复用电路和在解复用中间区中的第四解复用电路。电路层还可包括电连接到第三解复用电路的较高优先级输出端子并且延伸到显示区域的第三较高优先级输出连接线、电连接到第三解复用电路的较低优先级输出端子并且延伸到显示区域的第三较低优先级输出连接线、电连接到第四解复用电路的较高优先级输出端子并且延伸到显示区域的第四较高优先级输出连接线以及电连接到第四解复用电路的较低优先级输出端子并且延伸到显示区域的第四较低优先级输出连接线。第三较高优先级输出连接线、第三较低优先级输出连接线、第四较高优先级输出连接线和第四较低优先级输出连接线可包括在第五导电层中。

在实施方式中，电路层还可包括在子区和非显示区域中将多个解复用电路电连接到显示驱动电路的多个电路输出线。第一输入连接线和第二输入连接线可通过显示区域中的多个输入旁路线分别电连接到多个电路输出线之中的第一电路输出线和第二电路输出线。第三解复用电路的输入端子和第四解复用电路的输入端子可分别电连接到多个电路输出线之中的第三电路输出线和第四电路输出线。

在实施方式中，显示区域可包括在与第一方向交叉的第二方向上与解复用中间区相邻的显示中间区、在第二方向上与第一解复用侧区相邻的第一显示侧区以及在第二方向上与第二解复用侧区相邻的第二显示侧区。多个数据线可在第二方向上延伸，并且多个输入旁路线中的每个可包括在第二显示侧区中电连接到第一电路输出线或第二电路输出线并且在第二方向上延伸的第一旁路线、电连接到第一旁路线并且在第一方向上延伸的第二旁路线以及在第一显示侧区中电连接到第二旁路线并且在第二方向上朝向解复用区域延伸的第三旁路线。

在实施方式中，第一旁路线和第三旁路线可包括在第五导电层中，并且第二旁路线可包括在第四导电层中。

根据本公开的一个或多个实施方式，显示装置可包括：具有包含显示区域和非显示区域的主区以及从主区的一侧突出的子区的衬底、在衬底上的电路层、在电路层上的发光元件层以及供给与电路层的多个数据线对应的多个数据驱动信号的显示驱动电路。

电路层可包括分别对应于多个发射区域的多个像素驱动器、将多个数据信号发送到多个像素驱动器的多个数据线以及布置在非显示区域的解复用区域中并且电连接在多个数据线与显示驱动电路之间的多个解复用电路。

每个解复用电路可包括输入有显示驱动电路的数据驱动信号的输入端子、在第一输出时段期间输出第一数据信号的较高优先级输出端子以及在第一输出时段之后的第二输出时段期间输出第二数据信号的较低优先级输出端子。

电路层可包括电连接到多个解复用电路之中的布置成与衬底的边缘的拐角相对更相邻的第一解复用电路的较高优先级输出端子的第一较高优先级输出连接线、电连接到第一解复用电路的较低优先级输出端子的第一较低优先级输出连接线以及电连接到第一解复用电路的输入端子的第一输入连接线。

第一较高优先级输出连接线、第一较低优先级输出连接线和第一输入连接线中的一个可由与多个数据线的导电层相同的导电层形成，并且其余可由与多个数据线的导电层不同的导电层形成。

由于根据本公开的一个或多个实施方式的显示装置包括连接在显示驱动电路与多个数据线之间的多个解复用电路，因此显示驱动电路的输出端可不直接连接到数据线，并且可连接到其数量可小于数据线的数量的多个解复用电路。相应地，由于电连接到显示驱动电路并且延伸到解复用区域的电路输出线的数量可小于数据线的数量，因此非显示区域的宽度可减小。

由于可在不减少数据线的数量的情况下减小非显示区域的宽度，因此可避免因非显示区域的宽度的减小而对分辨率的限制。

由于与衬底的边缘的拐角相邻的第一解复用电路距显示区域相对更远，因此布置在显示区域和与衬底的边缘的拐角相邻的第一解复用电路之间的第一较高优先级输出连接线、第一较低优先级输出连接线和第一输入连接线可具有相对更长的长度，而这可能导致线之间的不良耦合。

然而，根据本公开的一个或多个实施方式，布置在显示区域和与衬底的边缘的拐角相邻的第一解复用电路之间的第一较高优先级输出连接线、第一较低优先级输出连接线和第一输入连接线中的一个可由与其余的导电层不同的导电层形成。相应地，与第一较高优先级输出连接线、第一较低优先级输出连接线和第一输入连接线中的所有由彼此相同的导电层形成的情况相比，第一较高优先级输出连接线、第一较低优先级输出连接线和第一输入连接线之间的距离可增加。

因此，可减少可能由第一较高优先级输出连接线、第一较低优先级输出连接线和第一输入连接线之间的不良耦合引起的噪声。

相应地，在连接到与衬底的边缘相邻的第一解复用电路的数据线中，因由不良耦合引起的噪声而导致的数据信号的波动的宽度可减小，以使得可防止或基本上防止显示品质的劣化。

然而，本公开的各方面和特征不限于前述方面和特征，并且如通过参照详细描述和图而将对本领域普通技术人员显而易见的，各种其它方面和特征可包括在本说明书中，或者通过实践本公开的所呈现的实施方式中的一个或多个而习得。

附图说明

通过下面的参照附图的说明性、非限制性实施方式的详细描述，将更清楚理解本公开的以上和其它的方面和特征，在附图中：

图1是示出根据实施方式的显示装置的透视图；

图2是示出图1的显示装置的平面视图；

图3是示出沿图2的线A-A'截取的平面的实例的剖视图；

图4是示出图1的显示装置的主区和子区的平面视图；

图5是示出图4的部分B的实例的布局图；

图6是示出布置在图4的部分C中的数据线、第一虚设线、第二虚设线和第一电力附加线的实例的平面视图；

图7是示出布置在图4的部分D中的数据线、第一虚设线、第二虚设线和第一电力附加线的实例的平面视图；

图8是示出图4的部分E的实例的布局图；

图9是示出布置在图4的部分F中的数据线、第一虚设线、第二虚设线和第一电力附加线的实例的平面视图；

图10是示出包括在图2的发射区域中的像素驱动器的实例的等效电路图；

图11是示出包括在图2的发射区域中的像素驱动器的另一实例的等效电路图；

图12是示出分别包括在图2的两个相邻的发射区域中的两个像素驱动器的半导体层、第一导电层、第二导电层和第三导电层的实例的平面视图；

图13是示出分别包括在图2的两个相邻的发射区域中的两个像素驱动器的半导体层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层的实例的平面视图；

图14是示出沿图13的线G-G'截取的平面的实例的剖视图；

图15是示出图5中所示的第一解复用电路与数据线之间的电连接的等效电路图；

图16是示出图15的数据驱动信号和解复用控制信号的时序图；

图17是示出图5的部分H的实例的平面视图；

图18是示出沿图17的线K-K'截取的平面的实例的剖视图；

图19是示出图5的部分I的实例的平面视图；

图20是示出根据第一实施方式的图5的部分J的平面视图；

图21是示出沿图20的线L-L'截取的平面的剖视图；

图22是示出根据第二实施方式的图5的部分J的平面视图；

图23是示出根据第三实施方式的图5的部分J的平面视图；

图24是示出根据第四实施方式的图5的部分J的平面视图；

图25是示出沿图24的线L-L'截取的平面的剖视图；

图26是示出根据第五实施方式的图5的部分J的平面视图；

图27是示出沿图26的线L-L'截取的平面的剖视图；

图28是示出根据第六实施方式的图5的部分J的平面视图；

图29是示出沿图28的线L-L'截取的平面的剖视图；以及

图30是示出根据第七实施方式的图5的部分J的平面视图。

具体实施方式

在下文中，将参照附图对实施方式更详细描述，在附图中类似的附图标记始终是指类似的元件。然而，本公开可以各种不同的形式实施，并且不应被解释为仅限于本文中所示的实施方式。相反，将这些实施方式提供为实例，以使得本公开将为彻底和完整的，并且将向本领域技术人员全面传达本公开的方面和特征。相应地，对本领域普通技术人员完整理解本公开的方面和特征不为必要的工艺、元件和技术可不被描述。除非另有要求，否则在整个附图和书面描述中类似的附图标记表示类似的元件，并且因此其冗余描述可不被重复。

当某一实施方式可不同地实现时，具体工艺顺序可与描述的顺序不同。例如，两个连续描述的工艺可同时或基本上同时执行，或者可以与描述的顺序相反的顺序执行。

在附图中，为了清楚，元件、层和区的相对尺寸、厚度和比率可被夸大和/或简化。空间相对术语(诸如“之下(beneath)”、“下方(below)”、“下(lower)”、“下面(under)”、“上方(above)”、“上(upper)”和类似词)可在本文中出于解释的便利用于描述如图中所示的一个元件或者特征与另一元件或者特征的关系。将理解的是，除了图中描绘的取向之外，空间相对术语旨在还涵盖装置在使用或操作中的不同取向。例如，如果图中的装置被翻转，则被描述为在其它元件或者特征“下方(below)”或者“之下(beneath)”或者“下面(under)”的元件将随后被取向在其它元件或特征“上方(above)”。因此，示例性术语“下方(below)”和“下面(under)”能够涵盖上方和下方的取向两者。装置可以其它方式取向(例如，旋转90度或者在其它取向处)，并且本文中所使用的空间相对描述词应被相应地解释。

在图中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可在更广泛的意义上进行解释。例如，x轴、y轴和z轴可彼此垂直或基本上垂直，或者可代表彼此不垂直的彼此不同方向。

如本文中所使用的，短语“在平面视图中”可是指从上方观察的物体部分，并且短语“在示意性剖视图中”可是指通过竖直地切割物体部分而获得的示意性剖面的侧视图。术语“与……重叠”或“与……重叠的”意味着第一物体可在第二物体上方或下方、或者向着第二物体的侧面，并且反之亦然。附加地，术语“与……重叠”可包括层叠、堆叠、面对(face)或面对(facing)、在……上面延伸、覆盖或部分地覆盖、或者如本领域普通技术人员将领会和理解的任何其它合适术语。表述“不与……重叠”可包括诸如“与……间隔开”、“设置在……一旁”或“与……偏移”和本领域普通技术人员将领会和理解的任何其它合适等同形式的含义。术语“面对(face)”和“面对(facing)”意味着第一物体可与第二物体直接或间接相对。在第三物体介于第一物体与第二物体之间的情况下，尽管仍然彼此面对，但第一物体和第二物体可理解为彼此间接相对。

将理解的是，尽管术语“第一”、“第二”、“第三”等可在本文中用于描述各种元件、部件、区、层和/或部分，但这些元件、部件、区、层和/或部分不应受这些术语限制。这些术语用于将一个元件、部件、区、层或者部分与另一元件、部件、区、层或者部分区分开。因此，以下描述的第一元件、第一部件、第一区、第一层或者第一部分能被称作第二元件、第二部件、第二区、第二层或者第二部分，而不背离本公开的精神和范围。

将理解的是，当元件或层被称为在另一元件或层“上”、“连接到”或者“联接到”另一元件或层时，该元件或层能够直接在另一元件或层上、直接连接到或者联接到另一元件或层，或者可存在一个或多个居间的元件或层。相似地，当层、区域或元件被称为“电连接”到另一层、区域或元件时，其可直接电连接到另一层、区域或元件，和/或可在一个或多个居间的层、区域或元件在其间的情况下间接电连接。此外，也将理解的是，当元件或层被称为在两个元件或层“之间”时，该元件或层能够为两个元件或层之间的唯一元件或层，或者也可存在一个或多个居间的元件或层。

本文中所使用的专业用语出于描述特定实施方式的目的，并且不旨在对本公开进行限制。除非上下文另有清楚指示，否则如本文中所使用的单数形式“一(a)”和“一(an)”也旨在包括复数形式。还将理解的是，术语“包括(comprise)”、“包括(comprising)”、“包括(include)”、“包括(including)”、“具有(has)”、“具有(have)”和“具有(having)”，当在本说明书中使用时，说明所陈述的特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或者多个其它特征、整数、步骤、操作、元件、部件和/或其集群的存在或者添加。如本文中所使用的，术语“和/或”包括相关联所列项目中的一个或多个的任何和所有组合。例如，表述“A和/或B”表示A、B、或A和B。诸如“……中的至少一个”的表述，当在一列元件之后时，修饰整列元件，并且不修饰该列的个别元件。例如，表述“a、b和c中的至少一个”和“选自由a、b和c构成的集群中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的所有、或其变体。

如本文中所使用的，术语“基本上(substantially)”、“约(about)”、“近似(approximately)”和相似术语用作近似的术语且不用作程度的术语，并且旨在考虑本领域普通技术人员将认识到的测量值或计算值的固有偏差。例如，“约(about)”可意味着在一个或者多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。此外，当描述本公开的实施方式时，“可(may)”的使用是指“本公开的一个或多个实施方式”。如本文中所使用的，术语“使用(use)”、“使用(using)”和“使用(used)”可被考虑为分别与术语“利用(utilize)”、“利用(utilizing)”和“利用(utilized)”同义。

除非另有限定，否则本文中所使用的所有术语(包括技术术语和科技术语)具有与本公开所属的领域的普通技术人员通常理解的相同的含义。还将理解的是，除非在本文中明确地如此限定，否则术语(诸如常用词典中限定的术语)应被解释为具有与它们在相关领域和/或本说明书的上下文中的含义一致的含义，并且不应在理想化或过于正式的意义上进行解释。

图1是示出根据实施方式的显示装置的透视图。图2是示出图1的显示装置的平面视图。图3是示出沿图2的线A-A'截取的平面的实例的剖视图。图4是示出图1的显示装置的主区和子区的平面视图。

参照图1，显示装置10为用于显示运动图像和/或静止图像的装置。显示装置10可用作诸如电视、膝上型计算机、监视器、广告牌和物联网(IOT)装置的各种合适装置以及诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置和超移动PC(UMPC)的各种合适便携式电子装置的显示屏幕。

显示装置10可为发光显示装置，诸如使用有机发光二极管的有机发光显示器、包括量子点发光层的量子点发光显示器、包括无机半导体的无机发光显示器和使用微型或纳米发光二极管(LED)的微型发光显示器。为了方便，在下文中，显示装置10可在有机发光显示装置的语境中进行更详细描述。然而，本公开不限于此，并且显示装置可包括有机绝缘材料、有机发光材料和金属材料。

显示装置10可形成为平坦的或基本上平坦的，但不限于此。例如，显示装置10可包括形成在左端和右端处并且具有恒定或基本上恒定曲率或者变化曲率的弯折部分。另外，显示装置10可形成为柔性的，以使得其可弯折、弯曲、折叠或卷曲。

显示装置10可包括显示面板100、显示驱动电路200和电路板300。

显示面板100包括布置有用于显示图像的多个发射区域EA(例如，参见图2)的显示区域DA。

换言之，显示面板100的衬底110(例如，参见图3)可具有主区MA和从主区MA的在第二方向DR2上的一侧突出的子区SBA。主区MA可包括显示区域DA和在显示区域DA周围(例如，与显示区域DA相邻)的非显示区域NDA。例如，非显示区域NDA可围绕显示区域DA(例如，在显示区域DA的外围周围)。

显示驱动电路200可实现为集成电路芯片(IC)，并且安装在子区SBA中。显示驱动电路200可供给与显示面板100的数据线DL(例如，参见图5至图11)对应的数据驱动信号。

电路板300可与布置在子区SBA的边缘处的信号焊盘SPD(例如，参见图4)接合。

图1和图4示出了子区SBA展开以与主区MA并排布置的状态。图2和图3示出了子区SBA的一部分弯曲的状态。

参照图2，显示区域DA可形成为在平面视图中的具有在第一方向DR1上延伸的短边和在与第一方向DR1交叉的第二方向DR2上延伸的长边的矩形形状。在第一方向DR1上延伸的短边和在第二方向DR2上延伸的长边彼此相交的拐角可倒圆为具有合适曲率(例如，预定曲率)或者可成直角。显示区域DA的平面形状不限于矩形形状，并且可形成为另一合适多边形形状、圆形形状或椭圆形形状。

显示区域DA可占据主区MA的大部分。显示区域DA可布置在主区MA的中心处。

显示区域DA可包括彼此并排布置的多个发射区域EA。另外，显示区域DA还可包括为多个发射区域EA之间的分离区的非发射区域NEA(例如，参见图14)。

多个发射区域EA可在第一方向DR1和第二方向DR2上彼此并排布置。

多个发射区域EA中的每个可具有菱形平面形状或矩形平面形状。然而，本公开不限于此，并且多个发射区域EA的平面形状不限于图2中所示的形状。换言之，多个发射区域EA可在平面视图中具有除四边形以外的多边形形状、圆形形状或椭圆形形状。

多个发射区域EA可包括用于发射合适波长带(例如，预定波长带)中的第一颜色的光的第一发射区域EA1、用于发射比第一颜色的波长带低的波长带中的第二颜色的光的第二发射区域EA2以及用于发射比第二颜色的波长带低的波长带中的第三颜色的光的第三发射区域EA3。

例如，第一颜色可为具有近似600nm至750nm的波长带的红色。第二颜色可为具有近似480nm至560nm的波长带的绿色。第三颜色可为具有近似370nm至460nm的波长带的蓝色。

第一发射区域EA1和第三发射区域EA3可沿第一方向DR1或第二方向DR2交替地布置。此外，第二发射区域EA2可沿第一方向DR1或第二方向DR2彼此并排布置。例如，如图2中所示，第一发射区域EA1和第三发射区域EA3可沿第二方向DR2交替地布置，第一发射区域EA1和第二发射区域EA2可沿第一方向DR1交替地布置，并且第二发射区域EA2可沿第二方向DR2彼此并排布置。

用于显示相应的亮度和颜色的多个像素PX可包括多个发射区域EA。多个像素PX中的每个可为用于以期望亮度(例如，预定亮度)显示包括白色的各种合适颜色的基础单元。

换言之，多个像素PX中的每个可包括彼此相邻的至少一个第一发射区域EA1、至少一个第二发射区域EA2和至少一个第三发射区域EA3。

多个像素PX中的每个可显示通过混合从彼此相邻的至少一个第一发射区域EA1、至少一个第二发射区域EA2和至少一个第三发射区域EA3发射的光而获得的颜色和亮度。

尽管图2示出了多个发射区域EA具有彼此相同或基本上相同的面积(例如，尺寸)的情况，但本公开不限于此。作为另一实例，第三发射区域EA3可具有最大面积，并且第二发射区域EA2可具有最小面积。

尽管图2示出了多个发射区域EA在第一方向DR1和第二方向DR2上彼此并排布置的情况，但本公开不限于此。作为另一实例，第二发射区域EA2可在与第一方向DR1和第二方向DR2交叉的斜线方向上与第一发射区域EA1和第三发射区域EA3相邻。

参照图3，显示装置10的显示面板100包括包含主区MA和子区SBA的衬底110、布置在衬底110上的电路层120以及布置在电路层120上的发光元件层130。

电路层120包括分别与多个发射区域EA对应的多个像素驱动器PXD(例如，参见图10和图11)以及将数据信号发送到多个像素驱动器PXD的数据线DL(例如，参见图5至图11)。

发光元件层130包括分别与多个发射区域EA对应的多个发光元件LEL(例如，参见图10、图11和图14)。多个发光元件LEL可分别电连接到电路层120的多个像素驱动器PXD。

另外，显示装置10的显示面板100还可包括覆盖发光元件层130的封装层140以及布置在封装层140上的传感器电极层150。

衬底110可由诸如聚合物树脂的绝缘材料形成。例如，衬底110可由聚酰亚胺形成。衬底110可为可弯曲、折叠或卷曲的柔性衬底。

作为另一实例，衬底110可由诸如玻璃或类似物的绝缘材料形成。

封装层140布置在电路层120上，对应于主区MA，并且覆盖发光元件层130。封装层140可包括两个或更多个无机层和至少一个有机层交替地堆叠的结构。

传感器电极层150可布置在封装层140上，并且可对应于主区MA。传感器电极层150可包括用于感测人或物体的触摸的触摸电极。

显示装置10还可包括布置在传感器电极层150上的覆盖窗。覆盖窗可通过诸如光学透明粘合剂(OCA)膜或光学透明树脂(OCR)的透明粘合构件附接到传感器电极层150。覆盖窗可包括诸如玻璃的无机材料或者诸如塑料或聚合物材料的有机材料(例如，可由诸如玻璃的无机材料或者诸如塑料或聚合物材料的有机材料制成)。因覆盖窗，可保护传感器电极层150、封装层140、发光元件层130和电路层120免受对显示表面的电冲击和物理冲击的影响。

另外，显示装置10还可包括布置在传感器电极层150与覆盖窗之间的抗反射构件。抗反射构件可为偏振膜或滤色器。抗反射构件阻挡从传感器电极层150、封装层140、发光元件层130、电路层120和其界面反射的外部光，以使得可防止或基本上防止显示装置10中的图像的可见性的降低。

根据实施方式的显示装置10还可包括用于驱动传感器电极层150的触摸驱动电路400。

触摸驱动电路400可提供为集成电路(IC)芯片。

触摸驱动电路400可在安装在接合到信号焊盘SPD的电路板300上的同时电连接到传感器电极层150。

作为另一实例，与显示驱动电路200相似地，触摸驱动电路400可安装在衬底110的第二子区SB2(例如，参见图4)上(或中)。

触摸驱动电路400可将触摸驱动信号施加到在传感器电极层150中提供的多个驱动电极，可通过多个感测电极接收多个触摸节点中的每个的触摸感测信号，并且可基于触摸感测信号感测互电容的电荷变化量。

换言之，触摸驱动电路400可根据多个触摸节点中的每个的触摸感测信号来确定用户的触摸是否发生、用户是否接近和/或类似事件。用户的触摸指示诸如笔或用户的手指的物体与显示装置10的前表面的直接接触。用户的接近指示使诸如笔或用户的手指的物体处于远离显示装置10的前表面(例如，与显示装置10的前表面间隔开)，诸如悬停。

参照图4，子区SBA可包括变形为弯曲的弯曲区域BA以及与弯曲区域BA的相对两侧接触的第一子区SB1和第二子区SB2。

第一子区SB1布置在主区MA与弯曲区域BA之间。第一子区SB1的一侧可与主区MA的非显示区域NDA接触，并且第一子区SB1的另一侧可与弯曲区域BA接触。

第二子区SB2在弯曲区域BA介入其间的情况下与主区MA间隔开，并且当弯曲区域BA变形为弯曲时，第二子区SB2布置在衬底110的底表面上。换言之，第二子区SB2可因变形为弯曲的弯曲区域BA而在衬底110的第三方向DR3上与主区MA重叠。

第二子区SB2的一侧可与弯曲区域BA接触。第二子区SB2的另一侧可与衬底110的边缘的一部分接触。

信号焊盘SPD和显示驱动电路200可布置在第二子区SB2中。

显示驱动电路200可生成用于驱动显示区域DA的像素驱动器PXD(例如，参照图10和图11)的信号和电压。

显示驱动电路200可提供为集成电路(IC)，并且通过玻璃上芯片(COG)方法、塑料上芯片(COP)方法或超声波接合方法安装在衬底110的第二子区SB2上(或中)，但本公开不限于此。例如，显示驱动电路200可通过膜上芯片(COF)方法附接到电路板300(例如，参照图1)上。

电路板300可使用诸如SAP或各向异性导电膜的低电阻高可靠性材料而附接并且电连接到第二子区SB2的信号焊盘SPD。

显示区域DA的像素驱动器PXD和显示驱动电路200可从电路板300接收数字视频数据、时序信号和驱动电压。

电路板300可为柔性印刷电路板、印刷电路板或柔性膜(诸如膜上芯片)。

非显示区域NDA包括布置有解复用电路DMC(例如，参见图5)的解复用区域DXA。

解复用区域DXA可布置成与显示区域DA的与子区SBA相邻的在第二方向DR2上的拐角相邻。

非显示区域NDA还可包括在第一方向DR1上布置成与显示区域DA的至少一个边缘相邻的扫描驱动电路区域SCDA。

电路层120可包括布置在扫描驱动电路区域SCDA中的扫描驱动电路。扫描驱动电路可将扫描信号供给到在显示区域DA中在第一方向DR1上布置的扫描线。

例如，显示驱动电路200或电路板300可基于数字视频数据和时序信号将扫描控制信号供给到扫描驱动电路。

另外，电路板300可将用于生成扫描信号的恒定(例如，预定恒定)或基本上恒定的电压供给到扫描驱动电路。

图4示出了扫描驱动电路区域SCDA为非显示区域NDA的与显示区域DA的在第一方向DR1上的两个拐角相邻的一部分的情况，但本公开不限于此。换言之，扫描驱动电路区域SCDA可为非显示区域NDA的在第一方向DR1上与显示区域DA的一侧相邻的一部分，或者可为与显示区域DA的一些部分重叠的划分区域。

解复用区域DXA可为非显示区域NDA的与子区SBA相邻的一部分。解复用电路DMC(例如，参见图5)布置在解复用区域DXA中。解复用电路DMC电连接在显示驱动电路200与在显示区域DA中在第二方向DR2上布置的数据线DL之间。

换言之，解复用电路DMC中的一个可基于从显示驱动电路200发送的单个数据驱动信号DDRS(例如，参见图15)将相应的数据信号输出到两个或更多个不同的数据线DL。

单个解复用电路DMC(例如，参见图15中的第一解复用电路DMC1)包括电连接到显示驱动电路200并且输入有单个数据驱动信号DDRS的输入端子DIP(例如，参见图15)、在第一输出时段期间输出与数据驱动信号对应的第一数据信号的较高优先级输出端子AOP(例如，参见图15)以及在第一输出时段之后的第二输出时段期间输出与数据驱动信号对应的第二数据信号的较低优先级输出端子BOP(例如，参见图15)。

解复用电路DMC中的每个(例如，参见图15中的第一解复用电路DMC1)还可包括电连接在输入端子DIP与较高优先级输出端子AOP之间的第一解复用晶体管TDM1(例如，参见图15)以及电连接在输入端子DIP与较低优先级输出端子BOP之间的第二解复用晶体管TDM2(例如，参见图15)。

这个解复用电路DMC可通过对解复用晶体管TDM1和TDM2的导通时段进行时间解复用来对数据驱动信号DDRS进行时间解复用，并且因此，可有能力在不同时间段期间输出与数据驱动信号DDRS对应的第一数据信号和第二数据信号。

解复用区域DXA可包括在第一方向DR1上在其中心处的解复用中间区XMA、与衬底110的在第一方向DR1上的边缘相邻的第一解复用侧区XSA1以及在第一方向DR1上布置在解复用中间区XMA与第一解复用侧区XSA1之间的第二解复用侧区XSA2。

第一解复用侧区XSA1可包括沿衬底110的边缘的拐角形成为弯曲形状的弯折区XSA11(例如，参见图5)和除弯折区XSA11以外的直区XSA12(例如，参见图5)。

弯折区XSA11可包括与第一方向DR1与第二方向DR2之间的拐角对应的弯曲形状。

直区XSA12可包括在第一方向DR1上的直线形状。直区XSA12可布置在弯折区XSA11与第二解复用侧区XSA2之间。

解复用区域DXA可包括布置在解复用中间区XMA的在第一方向DR1上的相对两侧上的两个第二解复用侧区XSA2和两个第一解复用侧区XSA1。

显示区域DA可包括与解复用区域DXA相邻的解复用相邻区域DAA和除解复用相邻区域DAA以外的一般区域GA。输入旁路线DETL(例如，参见图5)可布置在解复用相邻区域DAA中。

解复用相邻区域DAA可包括在第二方向DR2上与解复用中间区XMA相邻的显示中间区DMDA、在第二方向DR2上与第一解复用侧区XSA1相邻的第一显示侧区DSDA1以及在第二方向DR2上与第二解复用侧区XSA2相邻的第二显示侧区DSDA2。

显示中间区DMDA为解复用相邻区域DAA的中心部分。

第一显示侧区DSDA1和第二显示侧区DSDA2为显示中间区DMDA与非显示区域NDA之间的部分。

第一显示侧区DSDA1与非显示区域NDA相邻，并且第二显示侧区DSDA2与显示中间区DMDA相邻。

图5是示出图4的部分B的实例的布局图。

如图1至图4中所示，根据实施方式的显示装置10包括：包括具有布置有发射区域EA的显示区域DA和在显示区域DA周围的非显示区域NDA的主区MA以及从主区MA的一侧突出的子区SBA的衬底110；布置在衬底110上的电路层120、布置在电路层120上的发光元件层130；以及布置在衬底110的子区SBA中并且配置成供给与电路层120的数据线DL对应的数据驱动信号DDRS(例如，参照图15)的显示驱动电路200。

根据实施方式的显示装置10的电路层120包括分别与发射区域EA对应的像素驱动器PXD(例如，参照图10和图11)和配置成将数据信号发送到像素驱动器PXD的数据线DL。

另外，根据实施方式的显示装置10的发光元件层130包括分别与发射区域EA对应的发光元件LEL(例如，参照图10和图11)。

参照图5，根据实施方式的显示装置10的电路层120还包括在非显示区域NDA的解复用区域DXA中彼此并排布置并且电连接在数据线DL与显示驱动电路200之间的解复用电路DMC。

解复用电路DMC可在解复用区域DXA中沿第一方向DR1布置。

解复用电路DMC中的每个(例如，参见图15中的第一解复用电路DMC1)包括输入有显示驱动电路200的数据驱动信号DDRS的输入端子DIP(例如，参照图15)、在第一输出时段期间输出与数据驱动信号对应的第一数据信号的较高优先级输出端子AOP(例如，参照图15)以及在第一输出时段之后的第二输出时段期间输出与数据驱动信号对应的第二数据信号的较低优先级输出端子BOP(例如，参照图15)。

解复用电路DMC中的每个(例如，参见图15中的第一解复用电路DMC1)还可包括电连接在输入端子DIP与较高优先级输出端子AOP之间的第一解复用晶体管TDM1(例如，参照图15)以及电连接在输入端子DIP与较低优先级输出端子BOP之间的第二解复用晶体管TDM2(例如，参照图15)。

解复用电路DMC包括与衬底110的边缘的拐角相对更相邻的布置在第一解复用侧区XSA1的弯折区XSA11中的第一解复用电路DMC1。

而且，解复用电路DMC还可包括布置在第一解复用侧区XSA1的直区XSA12中的第二解复用电路DMC2、布置在第二解复用侧区XSA2中的第三解复用电路DMC3以及布置在解复用中间区XMA中的第四解复用电路DMC4。

根据实施方式的显示装置10的电路层120还可包括将解复用电路DMC中的每个的较高优先级输出端子AOP电连接到一个数据线(例如，数据线DL1、DL3和DL5中的一个)的较高优先级输出连接线以及将解复用电路DMC中的每个的较低优先级输出端子电连接到另一数据线(例如，数据线DL2、DL4和DL6中的一个)的较低优先级输出连接线。

换言之，例如，参见图20，电路层120包括电连接到第一解复用电路DMC1的较高优先级输出端子AOP并且延伸到显示区域DA的第一较高优先级输出连接线AOPL1以及电连接到第一解复用电路DMC1的较低优先级输出端子BOP并且延伸到显示区域DA的第一较低优先级输出连接线BOPL1。

另外，例如，参见图20，电路层120还包括电连接到第一解复用电路DMC1的输入端子DIP的第一输入连接线ICNL1。

根据实施方式，第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1可从弯折区XSA11延伸到显示区域DA并且可在第一方向DR1上彼此并排布置。第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1中的一个由与数据线DL的导电层相同的第五导电层CDL5(例如，参见图13)形成，而其余由与数据线DL的导电层不同的导电层形成。结果，第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1不仅在第一方向DR1上彼此间隔开，而且在第三方向DR3上彼此间隔开，以使得第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1之间的距离可增加。因此，可减少第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1之间的不良耦合。以下将参照图20至图30对此更详细描述。

例如，参见图17，电路层120还可包括电连接到布置在第一解复用侧区XSA1的直区XSA12中的第二解复用电路DMC2的较高优先级输出端子AOP并且延伸到显示区域DA的第二较高优先级输出连接线AOPL2、电连接到第二解复用电路DMC2的较低优先级输出端子BOP并且延伸到显示区域DA的第二较低优先级输出连接线BOPL2以及电连接到第二解复用电路DMC2的输入端子DIP的第二输入连接线ICNL2。

例如，参见图17和图19，电路层120还可包括电连接到布置在第二解复用侧区XSA2中的第三解复用电路DMC3的较高优先级输出端子AOP并且延伸到显示区域DA的第三较高优先级输出连接线AOPL3、电连接到第三解复用电路DMC3的较低优先级输出端子BOP并且延伸到显示区域DA的第三较低优先级输出连接线BOPL3、电连接到布置在解复用中间区XMA中的第四解复用电路DMC4的较高优先级输出端子AOP并且延伸到显示区域DA的第四较高优先级输出连接线AOPL4以及电连接到第四解复用电路DMC4的较低优先级输出端子BOP并且延伸到显示区域DA的第四较低优先级输出连接线BOPL4。

根据实施方式的显示装置10的电路层120还可包括从解复用区域DXA延伸到第二子区SB2以将解复用电路DMC中的每个电连接到显示驱动电路200的电路输出线DSPL。

显示驱动电路200可布置在第二子区SB2中。

相应地，电路输出线DSPL中的每个可包括布置在第二子区SB2中并且电连接到显示驱动电路200的输出端子的部分、布置在弯曲区域BA中的部分以及从第一子区SB1延伸到非显示区域NDA的部分。

例如，参见图15、图17和图20，分别连接到布置在第一解复用侧区XSA1中的第一解复用电路DMC1和第二解复用电路DMC2的第一输入连接线ICNL1和第二输入连接线ICNL2可通过布置在显示区域DA中的输入旁路线DETL分别电连接到电路输出线DSPL之中的第一电路输出线DSPL1和第二电路输出线DSPL2。

换言之，连接到布置在第一解复用侧区XSA1的弯折区XSA11中的第一解复用电路DMC1的输入端子DIP(例如，参见图20)的第一输入连接线ICNL1可通过布置在显示区域DA中的输入旁路线DETL电连接到电路输出线DSPL之中的第一电路输出线DSPL1。

相似地，例如，参见图17，连接到布置在第一解复用侧区XSA1的直区XSA12中的第二解复用电路DMC2的输入端子DIP的第二输入连接线ICNL2可通过布置在显示区域DA中的输入旁路线DETL电连接到第二电路输出线DSPL2。

相应地，第一电路输出线DSPL1和第二电路输出线DSPL2中的每个可不延伸到第一解复用侧区XSA1，而是可延伸到第二解复用侧区XSA2以电连接到第二显示侧区DSDA2中的输入旁路线DETL。

布置在第二解复用侧区XSA2中的第三解复用电路DMC3的输入端子DIP(例如，参见图17)可直接电连接到电路输出线DSPL之中的第三电路输出线DSPL3。

相似地，布置在解复用中间区XMA中的第四解复用电路DMC4的输入端子DIP(例如，参见图19)可直接电连接到电路输出线DSPL之中的第四电路输出线DSPL4。

由于第一电路输出线DSPL1和第二电路输出线DSPL2通过输入旁路线DETL分别电连接到第一输入连接线ICNL1和第二输入连接线ICNL2，因此它们可不延伸到第一解复用侧区XSA1，而是延伸到第二解复用侧区XSA2。相应地，第一电路输出线DSPL1和第二电路输出线DSPL2可布置成与第三电路输出线DSPL3相邻。

如上所述，根据实施方式，电路层120还可包括输入旁路线DETL。

布置在显示区域DA中的数据线DL可在第二方向DR2上延伸。

输入旁路线DETL可包括电连接到第一电路输出线DSPL1并且在第二方向DR2上延伸的第一旁路线DETL1、电连接到第一旁路线DETL1并且在第一方向DR1上延伸的第二旁路线DETL2以及电连接到第二旁路线DETL2并且在第二方向DR2上朝向解复用区域DXA的第一解复用侧区XSA1延伸的第三旁路线DETL3。换言之，第三旁路线DETL3可将第一输入连接线ICNL1或第二输入连接线ICNL2电连接到第二旁路线DETL2。

第一旁路线DETL1可布置在与第二解复用侧区XSA2相邻的第二显示侧区DSDA2中。

第三旁路线DETL3可布置在与第一解复用侧区XSA1相邻的第一显示侧区DSDA1中。

如上所述，与衬底110的边缘的弯曲拐角相邻的布置在第一解复用侧区XSA1中的第一解复用电路DMC1和第二解复用电路DMC2不分别直接电连接到第一电路输出线DSPL1和第二电路输出线DSPL2。因此，第一电路输出线DSPL1和第二电路输出线DSPL2可不延伸到第一解复用侧区XSA1。

换言之，第一电路输出线DSPL1和第二电路输出线DSPL2不布置在第一解复用侧区XSA1中。

相应地，包括沿衬底110的拐角弯曲的部分的第一解复用侧区XSA1的宽度可减小，以使得非显示区域NDA的宽度可减小。

根据实施方式，电路层120还可包括布置在非显示区域NDA中以分别供给用于驱动发光元件层130的发光元件LEL的第一电力和第二电力的第一电力供给线VDSPL和第二电力供给线VSSPL。

第一电力供给线VDSPL和第二电力供给线VSSPL可从第二子区SB2延伸到非显示区域NDA，并且可分别电连接到布置在第二子区SB2中的电力焊盘。

显示区域DA的数据线DL可包括在第一显示侧区DSDA1中在第二方向DR2上延伸的第一数据线DL1和第二数据线DL2、在第二显示侧区DSDA2中在第二方向DR2上延伸的第三数据线DL3和第四数据线DL4以及在显示中间区DMDA中在第二方向DR2上延伸的第五数据线DL5和第六数据线DL6。

第一数据线DL1和第二数据线DL2可分别电连接到布置在第一解复用侧区XSA1中的第一解复用电路DMC1和第二解复用电路DMC2中的任一个的输出端子AOP和BOP。

换言之，第一解复用电路DMC1和第二解复用电路DMC2中的每个可电连接到第一数据线DL1和第二数据线DL2，而第一数据线DL1和第二数据线DL2在第一显示侧区DSDA1中交替地布置。

第三数据线DL3和第四数据线DL4可分别电连接到布置在第二解复用侧区XSA2中的第三解复用电路DMC3的输出端子AOP和BOP。

第五数据线DL5和第六数据线DL6可分别电连接到布置在解复用中间区XMA中的第四解复用电路DMC4的输出端子AOP和BOP。

如上所述，根据实施方式的电路层120包括布置在显示区域DA中的输入旁路线DETL。然而，由于输入旁路线DETL仅布置在显示区域DA中的第一显示侧区DSDA1和第二显示侧区DSDA2中，因此当识别输入旁路线DETL的存在与否时，显示品质可能劣化。

由此，根据实施方式的显示装置10的电路层120还可包括分别与数据线DL相邻并且在第二方向DR2上延伸的第一虚设线DML1以及在第一方向DR1上延伸的第二虚设线DML2，以使得可防止或基本上防止识别输入旁路线DETL的存在与否。

第一虚设线DML1可包括输入旁路线DETL的在第二方向DR2上延伸的第一旁路线DETL1和第三旁路线DETL3以及除第一旁路线DETL1和第三旁路线DETL3以外的第一辅助线ASL1。

第二虚设线DML2可包括输入旁路线DETL的在第一方向DR1上延伸的第二旁路线DETL2以及除第二旁路线DETL2以外的第二辅助线ASL2。

另外，由于第一电路输出线DSPL1和第二电路输出线DSPL2延伸到第二解复用侧区XSA2，因此输入旁路线DETL的第一旁路线DETL1可布置在第二显示侧区DSDA2中。

相应地，布置在第二显示侧区DSDA2中的第三数据线DL3和第四数据线DL4中的一个可与输入旁路线DETL的第一旁路线DETL1相邻，并且另一个可与第一辅助线ASL1相邻。例如，第一旁路线DETL1可布置在第三数据线DL3与第四数据线DL4之间。

而且，布置在第一显示侧区DSDA1中的第一数据线DL1和第二数据线DL2中的一个可与输入旁路线DETL的第三旁路线DETL3相邻，并且另一个可与第一辅助线ASL1相邻。例如，第三旁路线DETL3可布置在第一数据线DL1与第二数据线DL2之间。

由于第一旁路线DETL1和第三旁路线DETL3延伸为连接到第二旁路线DETL2，因此第一辅助线ASL1中的一些可分别在第一旁路线DETL1的一侧上和在第三旁路线DETL3的一侧上在第一方向DR1上并排布置。

另外，由于第二旁路线DETL2延伸为连接到第一旁路线DETL1和第三旁路线DETL3，因此第二辅助线ASL2中的一些可在第二旁路线DETL2的两侧上在第二方向DR2上并排布置。

第一辅助线ASL1和第二辅助线ASL2可彼此电连接，并且可电连接到第二电力供给线VSSPL。

由此，第二电力供给的RC延迟可通过第一辅助线ASL1和第二辅助线ASL2而减小。

另外，根据实施方式，第一电力供给线VDSPL的一部分和第二电力供给线VSSPL的一部分可布置在解复用区域DXA中。由此，即使还包括解复用区域DXA，非显示区域NDA的宽度也可以比解复用区域DXA的宽度小的增量来增加。

图6是示出布置在图4的部分C中的数据线、第一虚设线、第二虚设线和第一电力附加线的实例的平面视图。图7是示出布置在图4的部分D中的数据线、第一虚设线、第二虚设线和第一电力附加线的实例的平面视图。

图6示出了图4的第一显示侧区DSDA1的一部分、第二显示侧区DSDA2的一部分和第一显示侧区DSDA1与第二显示侧区DSDA2之间的边界。

图7示出了一般区域GA的在第二方向DR2上与图6中所示的第一显示侧区DSDA1的一部分和第二显示侧区DSDA2的一部分平行的一部分。

参照图6和图7，电连接到布置在第一解复用侧区XSA1中的第一解复用电路DMC1和第二解复用电路DMC2中的任一个的第一数据线DL1和第二数据线DL2在第二方向DR2上从第一显示侧区DSDA1延伸到一般区域GA。

第一数据线DL1和第二数据线DL2可各自与输入旁路线DETL的第三旁路线DETL3和/或第一辅助线ASL1相邻。

换言之，在第一方向DR1上的一侧(例如，图6和图7的右侧)上，第一数据线DL1的一部分可与第三旁路线DETL3相邻，第一数据线DL1的另一部分可与第一辅助线ASL1相邻，并且第二数据线DL2可与第一辅助线ASL1相邻。

另外，电连接到布置在第二解复用侧区XSA2中的第三解复用电路DMC3的第三数据线DL3和第四数据线DL4在第二方向DR2上从第二显示侧区DSDA2延伸到一般区域GA。

第三数据线DL3和第四数据线DL4可各自与输入旁路线DETL的第一旁路线DETL1和/或第一辅助线ASL1相邻。

换言之，在第一方向DR1上的一侧(例如，图6和图7的右侧)上，第三数据线DL3的一部分可与第一旁路线DETL1相邻，第三数据线DL3的另一部分可与第一辅助线ASL1相邻，并且第四数据线DL4可与第一辅助线ASL1相邻。

由于输入旁路线DETL的第二旁路线DETL2是为了跳跃数据线DL和第一虚设线DML1，因此其由与数据线DL和第一虚设线DML1的导电层不同的导电层形成。

如以下将参照图12至图14更详细描述的，电路层120可具有包括在衬底110上的半导体层SEL、在覆盖半导体层SEL的第一栅极绝缘层122上的第一导电层CDL1、在覆盖第一导电层CDL1的第二栅极绝缘层123上的第二导电层CDL2、在覆盖第二导电层CDL2的层间绝缘层124上的第三导电层CDL3、在覆盖第三导电层CDL3的第一平坦化层125上的第四导电层CDL4、在覆盖第四导电层CDL4的第二平坦化层126上的第五导电层CDL5以及覆盖第五导电层CDL5的第三平坦化层127的结构。

数据线DL和第一虚设线DML1可由第五导电层CDL5形成。第二虚设线DML2可由第四导电层CDL4形成。

输入旁路线DETL的第二旁路线DETL2的一端可通过布置在第二显示侧区DSDA2中的第一旁路连接孔DETH1电连接到第一旁路线DETL1。

第二旁路线DETL2的另一端可通过布置在第一显示侧区DSDA1中的第二旁路连接孔DETH2电连接到第三旁路线DETL3。

在第二显示侧区DSDA2中，第一旁路连接孔DETH1可在第一斜线方向DD1上彼此并排布置。

在第一显示侧区DSDA1中，第二旁路连接孔DETH2可在第二斜线方向DD2上彼此并排布置。

用这种配置，能够相对容易从第一旁路连接孔DETH1的布置和第二旁路连接孔DETH2的布置推断出第一旁路连接孔DETH1和第二旁路连接孔DETH2是否正常布置。

根据实施方式的显示装置10的电路层120还可包括布置在显示区域DA中、在第一方向DR1上延伸、由第四导电层CDL4形成并且电连接到第一电力供给线VDSPL的第一电力附加线VDAL。

第一电力附加线VDAL提供为在第一电力供给期间减小RC延迟。

第一电力附加线VDAL和第二虚设线DML2可在第二方向DR2上交替地布置。

换言之，第二虚设线DML2可分别与第一电力附加线VDAL相邻。

如图7中所示，第一辅助线ASL1可通过布置在一般区域GA的一部分中的电力连接孔PCH电连接到第二辅助线ASL2。

电力连接孔PCH可在第一斜线方向DD1或第二斜线方向DD2彼此并排地布置。

通过这种方式，通过电力连接孔PCH的布置，可相对容易检测电力连接孔PCH是否正常布置。

图8是示出图4的部分E的实例的布局图。图9是示出布置在图4的部分F中的数据线、第一虚设线、第二虚设线和第一电力附加线的实例的平面视图。

如上所述，解复用区域DXA可包括在第一方向DR1上布置在中心处的解复用中间区XMA、与衬底110的拐角相邻的第一解复用侧区XSA1以及在解复用中间区XMA与第一解复用侧区XSA1之间的第二解复用侧区XSA2。

另外，显示区域DA的解复用相邻区域DAA可包括与解复用中间区XMA相邻的显示中间区DMDA、与第一解复用侧区XSA1相邻的第一显示侧区DSDA1以及与第二解复用侧区XSA2相邻的第二显示侧区DSDA2。

参照图8，解复用电路DMC还可包括布置在解复用中间区XMA中的第四解复用电路DMC4。

电连接到显示驱动电路200的电路输出线DSPL还可包括电连接到第四解复用电路DMC4的第四电路输出线DSPL4。

第四电路输出线DSPL4可直接电连接到第四解复用电路DMC4的输入端子DIP。

另外，数据线DL还可包括分别电连接到第四解复用电路DMC4的输出端子AOP和BOP并且布置在显示中间区DMDA中的第五数据线DL5和第六数据线DL6。

第五数据线DL5和第六数据线DL6可分别通过第四较高优先级输出连接线AOPL4和第四较低优先级输出连接线BOPL4电连接到第四解复用电路DMC4的输出端子AOP和BOP。

参照图9，由于输入旁路线DETL不布置在显示中间区DMDA中，因此第五数据线DL5和第六数据线DL6可分别与第一辅助线ASL1相邻。

在显示中间区DMDA中，第一电力附加线VDAL可分别与第二辅助线ASL2相邻。

用于第一辅助线ASL1与第二辅助线ASL2之间的电连接的电力连接孔PCH还可布置在显示中间区DMDA中。

在显示中间区DMDA中，电力连接孔PCH可在第一斜线方向DD1或第二斜线方向DD2上彼此并排布置。

图10是示出包括在图2的发射区域中的像素驱动器的实例的等效电路图。图11是示出包括在图2的发射区域中的像素驱动器的另一实例的等效电路图。

电路层120包括分别与发射区域EA对应的像素驱动器PXD。多个像素驱动器PXD将驱动电流分别供给到布置在发光元件层130中的多个发光元件LEL。

像素驱动器PXD中的每个可包括驱动晶体管DT、至少一个开关元件和至少一个电容器。

参照图10，电路层120的像素驱动器PXD中的一个可包括驱动晶体管DT、第一晶体管ST1(例如，开关晶体管)、第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6的开关元件以及电容器C1。

电路层120的连接到扫描驱动电路区域SCDA的扫描驱动电路的扫描线可包括连接到第一晶体管ST1和第二晶体管ST2中的每个的栅电极的写入扫描线GWL、连接到第三晶体管ST3的栅电极的初始化扫描线GIL、连接到第四晶体管ST4的栅电极的控制扫描线GCL以及连接到第五晶体管ST5和第六晶体管ST6中的每个的栅电极的发射控制线ECL。

驱动晶体管DT在第一电力线VDL与第二电力线VSL之间与发光元件LEL串联连接。

驱动晶体管DT的第一电极可通过第五晶体管ST5连接到第一电力线VDL。

而且，驱动晶体管DT的第一电极可通过第二晶体管ST2连接到数据线DL。

驱动晶体管DT的第二电极可通过第六晶体管ST6连接到发光元件LEL。

电容器C1连接在第一电力线VDL与驱动晶体管DT的栅电极之间。换言之，驱动晶体管DT的栅电极可通过电容器C1连接到第一电力线VDL。

相应地，当数据线DL的数据信号施加到驱动晶体管DT的第一电极时，驱动晶体管DT生成与数据信号对应的漏-源电流。驱动晶体管DT的漏-源电流供给为发光元件LEL的驱动电流。

发光元件LEL发射具有与驱动晶体管DT的驱动电流对应的亮度的光。

例如，参见图14，发光元件LEL可包括布置成彼此面对的阳电极AND和阴电极CTD以及在阳电极AND与阴电极CTD之间的发光层EML。

例如，发光元件LEL可为具有包括有机发光材料(例如，由有机发光材料制成)的发光层的有机发光二极管。作为另一实例，发光元件LEL可为包括包含无机半导体(例如，由无机半导体制成)的发光层的无机发光元件。作为另一实例，发光元件LEL可为具有量子点发光层的量子点发光元件。作为另一实例，发光元件LEL可为微型发光二极管。

与发光元件LEL并联连接的电容器Cel为阳电极与阴电极之间的寄生电容。

第一晶体管ST1连接在驱动晶体管DT的栅电极与驱动晶体管DT的第二电极之间，并且因此，当导通时，二极管连接驱动晶体管DT。

第二晶体管ST2连接在驱动晶体管DT的第一电极与数据线DL之间。

第一晶体管ST1和第二晶体管ST2中的每个的栅电极连接到写入扫描线GWL。

当通过写入扫描线GWL供给写入扫描信号时，第一晶体管ST1和第二晶体管ST2导通，并且驱动晶体管DT的栅电极和第二电极通过导通的第一晶体管ST1彼此连接以具有彼此相同的电势。此外，数据线DL的数据信号通过导通的第二晶体管ST2供给到驱动晶体管DT的第一电极。

此时，当驱动晶体管DT的第一电极与栅电极之间的电压差变得大于阈值电压时，驱动晶体管DT导通以在驱动晶体管DT的第一电极与第二电极之间生成漏-源电流。

第三晶体管ST3连接在驱动晶体管DT的栅电极与栅极初始化电压线VGIL之间。第三晶体管ST3的栅电极连接到初始化扫描线GIL。

当通过初始化扫描线GIL供给初始化扫描信号时，第三晶体管ST3导通。此时，驱动晶体管DT的栅电极通过导通的第三晶体管ST3连接到栅极初始化电压线VGIL，以使得驱动晶体管DT的栅电极的电势初始化为栅极初始化电压线VGIL的第一初始化电压。

第四晶体管ST4连接在发光元件LEL的阳电极与阳极初始化电压线VAIL之间。第四晶体管ST4的栅电极连接到控制扫描线GCL。

当通过控制扫描线GCL供给控制扫描信号时，第四晶体管ST4导通。此时，发光元件LEL的阳电极通过导通的第四晶体管ST4连接到阳极初始化电压线VAIL，以使得发光元件LEL的阳电极的电势初始化为阳极初始化电压线VAIL的第二初始化电压。

第五晶体管ST5连接在驱动晶体管DT的第一电极与第一电力线VDL之间。

第六晶体管ST6连接在驱动晶体管DT的第二电极与发光元件LEL的阳电极之间。

第五晶体管ST5和第六晶体管ST6中的每个的栅电极连接到发射控制线ECL。

当通过发射控制线ECL供给发射控制信号时，驱动晶体管DT和发光元件LEL串联连接在第一电力线VDL与第二电力线VSL之间，以使得发光元件LEL基于驱动晶体管DT的驱动电流而发射光。

如图10中所示，在像素驱动器PXD中提供的驱动晶体管DT和多个开关元件(即，第一晶体管ST1至第六晶体管ST6)可所有实现为P型MOSFET。

在这种情况下，写入扫描线GWL、初始化扫描线GIL、控制扫描线GCL和发射控制线ECL中的所有可供给低电平导通信号。

作为另一实例，与图10中所示的实例不同，在像素驱动器PXD中提供的多个开关元件ST1至ST6和/或驱动晶体管DT中的一些可实现为P型MOSFET，而其余可实现为N型MOSFET。在这种情况下，实现为P型MOSFET的开关元件和实现为N型MOSFET的开关元件可包括彼此不同的半导体材料的有源层。因此，可通过堆叠结构减小像素驱动器PXD的宽度，而这可有助于提高分辨率。

例如，如图11中所示，像素驱动器PXD包括驱动晶体管DT和多个开关元件ST1至ST6，多个开关元件ST1至ST6之中的驱动晶体管DT、第二晶体管ST2、第四晶体管ST4、第五晶体管ST5和第六晶体管ST6实现为具有多晶硅半导体材料的有源层的P型MOSFET，而第一晶体管ST1和第三晶体管ST3可实现为具有氧化物半导体材料的有源层的N型MOSFET。

在这种情况下，与第二晶体管ST2不同，由于第一晶体管ST1通过高电平导通信号而导通，因此第一晶体管ST1的栅电极可连接到附加写入扫描线GWL'，而不是写入扫描线GWL。

作为另一实例，不仅开关元件ST1至ST6之中的第一晶体管ST1和第三晶体管ST3可实现为N型MOSFET，而且第四晶体管ST4可实现为N型MOSFET。在这种情况下，控制扫描线GCL可发送高电平导通信号。

图12是示出分别包括在图2的两个相邻的发射区域中的两个像素驱动器的半导体层、第一导电层、第二导电层和第三导电层的实例的平面视图。

图13是示出分别包括在图2的两个相邻的发射区域中的两个像素驱动器的半导体层、第一导电层、第二导电层、第三导电层、第四导电层和第五导电层的实例的平面视图。图14是示出沿图13的线G-G'截取的平面的实例的剖视图。

首先，参照图14，根据实施方式的显示装置10的电路层120可提供为包括在衬底110上的半导体层SEL(例如，参见图12)、在覆盖半导体层SEL的第一栅极绝缘层122上的第一导电层CDL1(例如，参见图12)、在覆盖第一导电层CDL1的第二栅极绝缘层123上的第二导电层CDL2(例如，参见图12)、在覆盖第二导电层CDL2的层间绝缘层124上的第三导电层CDL3(例如，参见图12)、在覆盖第三导电层CDL3的第一平坦化层125上的第四导电层CDL4(例如，参见图13)、在覆盖第四导电层CDL4的第二平坦化层126上的第五导电层CDL5以及覆盖第五导电层CDL5的第三平坦化层127的结构。

此外，发光元件层130可布置在第三平坦化层127上。

图12和图13示出了图10的像素驱动器PXD的实例，这对应于布置在第一显示侧区DSDA1中的两个发射区域EA。

参照图12，半导体层SEL可包括驱动晶体管DT和第一晶体管ST1至第六晶体管ST6的沟道部分CHDT、CH1-1、CH1-2、CH2、CH3-1、CH3-2、CH4、CH5和CH6、源电极SDT、S1-1、S1-2、S2、S3-1、S3-2、S4、S5和S6以及漏电极DDT、D1-1、D1-2、D2、D3-1、D3-2、D4、D5和D6。

第一导电层CDL1可包括驱动晶体管DT和第一晶体管ST1至第六晶体管ST6的栅电极GDT、G1-1、G1-2、G2、G3-1、G3-2、G4、G5和G6。

另外，第一导电层CDL1还可包括连接到第一晶体管ST1至第六晶体管ST6的栅电极GDT、G1-1、G1-2、G2、G3-1、G3-2、G4、G5和G6的扫描线(或者换言之，写入扫描线GWL、初始化扫描线GIL、发射控制线ECL和控制扫描线GCL)。写入扫描线GWL、初始化扫描线GIL、发射控制线ECL和控制扫描线GCL在第一方向DR1上延伸。

第二导电层CDL2可包括连接到第三晶体管ST3的漏电极D3-2并且发送第一初始化电压的栅极初始化电压线VGIL以及连接到第四晶体管ST4的漏电极D4并且发送第二初始化电压的阳极初始化电压线VAIL。栅极初始化电压线VGIL和阳极初始化电压线VAIL可在第一方向DR1上延伸。

第一电力线VDL可包括在第一方向DR1上延伸的第一电力横向辅助线VDSBL1和在第二方向DR2上延伸的第一电力纵向辅助线VDSBL2。

第二导电层CDL2还可包括第一电力横向辅助线VDSBL1。

第三导电层CDL3可包括第一电力纵向辅助线VDSBL2。

第三导电层CDL3还可包括栅极初始化电压辅助线VGIAL和阳极初始化电压辅助线VAIAL。

栅极初始化电压辅助线VGIAL可通过接触孔VICH1电连接到栅极初始化电压线VGIL并且可在第二方向DR2上延伸。

阳极初始化电压辅助线VAIAL可通过接触孔VACH1电连接到阳极初始化电压线VAIL并且可在第二方向DR2上延伸。

第一电力纵向辅助线VDSBL2可电连接到第一电力横向辅助线VDSBL1。

更详细，驱动晶体管DT可包括沟道部分CHDT、连接到沟道部分CHDT的相对两侧的源电极SDT和漏电极DDT以及与沟道部分CHDT重叠的栅电极GDT。

驱动晶体管DT的源电极SDT可连接到第二晶体管ST2的漏电极D2和第五晶体管ST5的漏电极D5。

驱动晶体管DT的漏电极DDT可连接到第一第一晶体管ST1-1的源电极S1-1和第六晶体管ST6的源电极S6。

驱动晶体管DT的沟道部分CHDT、源电极SDT和漏电极DDT可由半导体层SEL形成。源电极SDT和漏电极DDT可由半导体层SEL的通过将离子或杂质掺杂到半导体材料中而变得导电的部分形成。

驱动晶体管DT的栅电极GDT可由第一导电层CDL1提供。

第一晶体管ST1可包括彼此串联连接的第一第一晶体管ST1-1和第一第二晶体管ST1-2。

第一第一晶体管ST1-1可包括沟道部分CH1-1、连接到沟道部分CH1-1的相对两侧的源电极S1-1和漏电极D1-1以及与沟道部分CH1-1重叠并且由写入扫描线GWL的一部分形成的栅电极G1-1。

第一第一晶体管ST1-1的源电极S1-1可连接到驱动晶体管DT的漏电极DDT。

第一第一晶体管ST1-1的漏电极D1-1可连接到第一第二晶体管ST1-2的源电极S1-2。

第一第二晶体管ST1-2可包括沟道部分CH1-2、连接到沟道部分CH1-2的相对两侧的源电极S1-2和漏电极D1-2以及与沟道部分CH1-2重叠并且由写入扫描线GWL的突起形成的栅电极G1-2。

第一第二晶体管ST1-2的源电极S1-2可连接到第一第一晶体管ST1-1的漏电极D1-1。

第一第二晶体管ST1-2的漏电极D1-2可连接到第三第一晶体管ST3-1的源电极S3-1。

第一第一晶体管ST1-1的沟道部分CH1-1、源电极S1-1和漏电极D1-1以及第一第二晶体管ST1-2的沟道部分CH1-2、源电极S1-2和漏电极D1-2可由半导体层SEL提供。相应的第一第一晶体管ST1-1和第一第二晶体管ST1-2的源电极S1-1和S1-2以及漏电极D1-1和D1-2可由半导体层SEL的通过将离子或杂质掺杂到半导体材料中而变得导电的部分形成。

相应的第一第一晶体管ST1-1和第一第二晶体管ST1-2的栅电极G1-1和G1-2可由通过第一导电层CDL1提供的写入扫描线GWL的不同部分形成。

驱动晶体管DT的栅电极GDT可通过第一接触孔CT1连接到第一连接电极CE1，并且第一连接电极CE1可通过第二接触孔CT2连接到第一第二晶体管ST1-2的漏电极D1-2。

第一连接电极CE1可由第三导电层CDL3形成。

第二晶体管ST2可包括沟道部分CH2、连接到沟道部分CH2的相对两侧的源电极S2和漏电极D2以及与沟道部分CH2重叠并且由写入扫描线GWL的另一部分形成的栅电极G2。

第二晶体管ST2的源电极S2可通过第四接触孔CT4连接到第二连接电极CE2。

第二晶体管ST2的漏电极D2可连接到驱动晶体管DT的源电极SDT和第五晶体管ST5的漏电极D5。

第二晶体管ST2的沟道部分CH2、源电极S2和漏电极D2可由半导体层SEL形成。源电极S2和漏电极D2可由半导体层SEL的通过将离子或杂质掺杂到半导体材料中而变得导电的部分形成。

第二晶体管ST2的栅电极G2可由通过第一导电层CDL1提供的写入扫描线GWL的一部分形成。

第二连接电极CE2可由第三导电层CDL3提供。

第三晶体管ST3可包括彼此串联连接的第三第一晶体管ST3-1和第三第二晶体管ST3-2。

第三第一晶体管ST3-1可包括沟道部分CH3-1、连接到沟道部分CH3-1的相对两侧的源电极S3-1和漏电极D3-1以及与沟道部分CH3-1重叠的栅电极G3-1。

第三第一晶体管ST3-1的源电极S3-1可连接到第一第二晶体管ST1-2的漏电极D1-2。

第三第一晶体管ST3-1的漏电极D3-1可连接到第三第二晶体管ST3-2的源电极S3-2。

第三第二晶体管ST3-2可包括沟道部分CH3-2、连接到沟道部分CH3-2的相对两侧的源电极S3-2和漏电极D3-2以及与沟道部分CH3-2重叠的栅电极G3-2。

第三第二晶体管ST3-2的漏电极D3-2可通过第二初始化接触孔VICH2连接到栅极初始化电压辅助线VGIAL。

第三晶体管ST3-1的沟道部分CH3-1、源电极S3-1和漏电极D3-1以及第三第二晶体管ST3-2的沟道部分CH3-2、源电极S3-2和漏电极D3-2可由半导体层SEL形成。相应的第三第一晶体管ST3-1和第三第二晶体管ST3-2的源电极S3-1和S3-2以及漏电极D3-1和D3-2可由半导体层SEL的通过将离子或杂质掺杂到半导体材料中而变得导电的部分形成。

相应的第三第一晶体管ST3-1和第三第二晶体管ST3-2的栅电极G3-1和G3-2可由通过第一导电层CDL1提供的初始化扫描线GIL的不同部分形成。

电路层120还可包括与第三第一晶体管ST3-1的源电极S3-1的至少一部分重叠的屏蔽电极SHE。

屏蔽电极SHE可由第二导电层CDL2提供。

屏蔽电极SHE可通过第三接触孔CT3连接到第一电力纵向辅助线VDSBL2。

屏蔽电极SHE也可与第一第一晶体管ST1-1的漏电极D1-1的一部分重叠。

第一电力纵向辅助线VDSBL2可通过第五接触孔CT5连接到第一电力横向辅助线VDSBL1。

第四晶体管ST4可包括沟道部分CH4、连接到沟道部分CH4的相对两侧的源电极S4和漏电极D4以及与沟道部分CH4重叠并且由控制扫描线GCL的一部分形成的栅电极G4。

第四晶体管ST4的源电极S4可连接到第六晶体管ST6的漏电极D6。

第四晶体管ST4的漏电极D4可通过第四初始化接触孔VACH2连接到阳极初始化电压辅助线VAIAL。

第四晶体管ST4的沟道部分CH4、源电极S4和漏电极D4可由半导体层SEL形成。源电极S4和漏电极D4可由半导体层SEL的通过将离子或杂质掺杂到半导体材料中而变得导电的部分形成。

第四晶体管ST4的栅电极G4可由通过第一导电层CDL1提供的控制扫描线GCL的一部分形成。

第五晶体管ST5可包括沟道部分CH5、连接到沟道部分CH5的相对两侧的源电极S5和漏电极D5以及与沟道部分CH5重叠并且由发射控制线ECL的一部分形成的栅电极G5。

第五晶体管ST5的源电极S5可通过第六接触孔CT6连接到第一电力纵向辅助线VDSBL2。

第五晶体管ST5的漏电极D5可连接到驱动晶体管DT的源电极SDT。

第六晶体管ST6可包括沟道部分CH6、连接到沟道部分CH6的相对两侧的源电极S6和漏电极D6以及与沟道部分CH6重叠并且由发射控制线ECL的另一部分形成的栅电极G6。

第六晶体管ST6的源电极S6可连接到驱动晶体管DT的漏电极DDT。

第六晶体管ST6的漏电极D6可连接到第四晶体管ST4的源电极S4，并且可通过第七接触孔CT7连接到第三连接电极CE3。

第三连接电极CE3可由第三导电层CDL3形成。

第五晶体管ST5的沟道部分CH5、源电极S5和漏电极D5可由半导体层SEL形成。源电极S5和漏电极D5可由半导体层SEL的通过将离子或杂质掺杂到半导体材料中而变得导电的部分形成。

第六晶体管ST6的沟道部分CH6、源电极S6和漏电极D6可由半导体层SEL形成。源电极S6和漏电极D6可由半导体层SEL的通过将离子或杂质掺杂到半导体材料中而变得导电的部分形成。

相应的第五晶体管ST5和第六晶体管ST6的栅电极G5和G6可由通过第一导电层CDL1提供的发射控制线ECL的不同部分形成。

电容器C1可由第二电容器电极CAE2和与第二电容器电极CAE2重叠的第一电容器电极CAE1提供。

此处，第一电容器电极CAE1可由驱动晶体管DT的由第一导电层CDL1提供的栅电极GDT的一部分形成。

第二电容器电极CAE2可由通过第二导电层CDL2提供的第一电力横向辅助线VDSBL1的一部分形成。

第二连接电极CE2通过第四接触孔CT4连接到第二晶体管ST2的源电极S2。

参照图13，数据线DL包括布置在第一显示侧区DSDA1(例如，参见图5)中的第一数据线DL1和第二数据线DL2。

分别与数据线DL相邻的第一虚设线DML1包括输入旁路线DETL的第一旁路线DETL1和第三旁路线DETL3以及排除了它们的剩余的第一辅助线ASL1。

数据线DL和第一虚设线DML1可在第二方向DR2上延伸并且可由第五导电层CDL5提供。

此外，电路层120可包括在第一方向DR1上延伸的第一电力附加线VDAL和第二虚设线DML2。

第二虚设线DML2包括输入旁路线DETL的第二旁路线DETL2以及排除了第二旁路线DETL2的剩余的第二辅助线ASL2。

第二虚设线DML2和第一电力附加线VDAL可由第四导电层CDL4形成并且可在第二方向DR2上交替地布置。

第四连接电极CE4可由第四导电层CDL4提供，并且可通过第十接触孔CT10连接到第二连接电极CE2。

由第五导电层CDL5提供的数据线DL可通过第十一接触孔CT11连接到第四连接电极CE4。

因此，第二晶体管ST2的源电极S2可通过第二连接电极CE2和第四连接电极CE4连接到数据线DL。

第一电力附加线VDAL可通过第十二接触孔CT12电连接到第三导电层CDL3的第一电力纵向辅助线VDSBL2。

如图12中所示，由第三导电层CDL3提供的第三连接电极CE3可通过第七接触孔CT7连接到由半导体层SEL提供的第四晶体管ST4的源电极S4和第六晶体管ST6的漏电极D6。

如图13中所示，由第四导电层CDL4提供的第五连接电极CE5可通过第八接触孔CT8连接到第三连接电极CE3。

由第五导电层CDL5提供的第六连接电极CE6可通过第九接触孔CT9连接到第五连接电极CE5。

因此，第六连接电极CE6可经由第三连接电极CE3和第五连接电极CE5连接到第四晶体管ST4的源电极S4和第六晶体管ST6的漏电极D6。

例如，参见图14，第六连接电极CE6可通过穿透第三平坦化层127的阳极接触孔ANCT连接到发光元件LEL的阳电极AND。

在第一显示侧区DSDA1中，第三旁路线DETL3可通过穿透第二平坦化层126的第二旁路连接孔DETH2电连接到第二旁路线DETL2。

如图14中所示，电路层120可包括在衬底110上的半导体层SEL、在覆盖半导体层SEL的第一栅极绝缘层122上的第一导电层CDL1、在覆盖第一导电层CDL1的第二栅极绝缘层123上的第二导电层CDL2、在覆盖第二导电层CDL2的层间绝缘层124上的第三导电层CDL3、在覆盖第三导电层CDL3的第一平坦化层125上的第四导电层CDL4、在覆盖第四导电层CDL4的第二平坦化层126上的第五导电层CDL5以及覆盖第五导电层CDL5的第三平坦化层127。

电路层120还可包括布置在衬底110与半导体层SEL之间的缓冲层121。

缓冲层121可用于保护电路层120和发光元件层130免受可渗透过衬底110的湿气的影响，并且可由至少一个无机层形成。

例如，缓冲层121可形成为氮化硅、氮氧化硅、氧化硅、氧化钛和/或氧化铝的多个无机层交替地堆叠的多层。

半导体层SEL布置在缓冲层121上，并且可由诸如多晶硅、单晶硅、低温多晶硅和/或非晶硅的硅半导体形成。

半导体层SEL可包括在像素驱动器PXD中提供的驱动晶体管DT和第一晶体管ST1至第六晶体管ST6的图12的沟道部分CHDT、CH1-1、CH1-2、CH2、CH3-1、CH3-2、CH4、CH5和CH6。

另外，半导体层SEL还可包括驱动晶体管DT和开关元件ST1至ST6的图12的源电极SDT、S1-1、S1-2、S2、S3-1、S3-2、S4、S5和S6以及图12的漏电极DDT、D1-1、D1-2、D2、D3-1、D3-2、D4、D5和D6。

半导体层SEL的与驱动晶体管DT和开关元件ST1至ST6的图12的源电极SDT、S1-1、S1-2、S2、S3-1、S3-2、S4、S5和S6以及图12的漏电极DDT、D1-1、D1-2、D2、D3-1、D3-2、D4、D5和D6对应的部分可掺杂有离子或杂质以具有导电性。

另一方面，半导体层SEL的与驱动晶体管DT和开关元件ST1至ST6的图12的沟道部分CHDT、CH1-1、CH1-2、CH2、CH3-1、CH3-2、CH4、CH5和CH6对应的部分可通过栅电极GDT、G1-1、G1-2、G2、G3-1、G3-2、G4、G5和G6而不掺杂，并且可保持半导体的依据电势差生成用作载流子移动路径的沟道的特性。

第一栅极绝缘层122可由布置在缓冲层121上并且覆盖半导体层SEL的无机层形成。

例如，第一栅极绝缘层122可由氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机层形成。

第一导电层CDL1布置在第一栅极绝缘层122上。

第一导电层CDL1可包括在像素驱动器PXD中提供的驱动晶体管DT和开关元件ST1至ST6的栅电极GDT、G1-1、G1-2、G2、G3-1、G3-2、G4、G5和G6。

此外，第一导电层CDL1可包括连接到在像素驱动器PXD中提供的相应的第一晶体管ST1至第六晶体管ST6的栅电极G1-1、G1-2、G2、G3-1、G3-2、G4、G5和G6并且在第一方向DR1上延伸的写入扫描线GWL、初始化扫描线GIL、控制扫描线GCL和发射控制线ECL。

第一导电层CDL1可形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和其合金中的任何一种制成的单层或多层。

第二栅极绝缘层123可由布置在第一栅极绝缘层122上并且覆盖第一导电层CDL1的无机层形成。

例如，第二栅极绝缘层123可由氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机层形成。

第二导电层CDL2布置在第二栅极绝缘层123上。

第二导电层CDL2可包括屏蔽电极SHE、第一电力横向辅助线VDSBL1、栅极初始化电压线VGIL和阳极初始化电压线VAIL。

第二导电层CDL2可形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和其合金中的任何一种制成的单层或多层。

层间绝缘层124可由布置在第二栅极绝缘层123上并且覆盖第二导电层CDL2的无机层形成。

例如，层间绝缘层124可由氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层的无机层形成。

第三导电层CDL3布置在层间绝缘层124上。

第三导电层CDL3可包括第一连接电极CE1、第二连接电极CE2、第三连接电极CE3、第一电力纵向辅助线VDSBL2、栅极初始化电压辅助线VGIAL和阳极初始化电压辅助线VAIAL。

参照图12和图14，像素驱动器PXD可包括第一接触孔CT1、第二接触孔CT2、第三接触孔CT3、第四接触孔CT4、第五接触孔CT5、第六接触孔CT6和第七接触孔CT7。

第一接触孔CT1连接在第一连接电极CE1与驱动晶体管DT的栅电极GDT之间。

第一接触孔CT1可对应于驱动晶体管DT的栅电极GDT的一部分，并且可穿透第二栅极绝缘层123和层间绝缘层124。因此，由第三导电层CDL3形成的第一连接电极CE1可通过第一接触孔CT1电连接到驱动晶体管DT的由第一导电层CDL1形成的栅电极GDT。

第二接触孔CT2连接在第一第二晶体管ST1-2的漏电极D1-2和第三第一晶体管ST3-1的源电极S3-1中的任何一个与第一连接电极CE1之间。第一第二晶体管ST1-2的漏电极D1-2连接到第三第一晶体管ST3-1的源电极S3-1。

第二接触孔CT2可对应于第一第二晶体管ST1-2的漏电极D1-2和第三第一晶体管ST3-1的源电极S3-1中的任何一个的一部分，并且可穿透第一栅极绝缘层122、第二栅极绝缘层123和层间绝缘层124。相应地，由第三导电层CDL3形成的第一连接电极CE1可通过第二接触孔CT2电连接到由半导体层SEL形成的第一第二晶体管ST1-2的漏电极D1-2和第三第一晶体管ST3-1的源电极S3-1。

另外，驱动晶体管DT的栅电极GDT可通过第一接触孔CT1、第二接触孔CT2和第一连接电极CE1电连接到第一第二晶体管ST1-2的漏电极D1-2和第三第一晶体管ST3-1的源电极S3-1。

第三接触孔CT3连接在屏蔽电极SHE与第一电力纵向辅助线VDSBL2之间。

第三接触孔CT3可对应于第一电力纵向辅助线VDSBL2的一部分并且可穿过层间绝缘层124。因此，由第二导电层CDL2形成的屏蔽电极SHE可通过第三接触孔CT3电连接到由第三导电层CDL3形成的第一电力纵向辅助线VDSBL2。

第四接触孔CT4连接在第二连接电极CE2与第二晶体管ST2的源电极S2之间。

第四接触孔CT4可对应于第二晶体管ST2的源电极S2的一部分并且可穿过第一栅极绝缘层122、第二栅极绝缘层123和层间绝缘层124。相应地，由第三导电层CDL3形成的第二连接电极CE2可通过第四接触孔CT4电连接到第二晶体管ST2的由半导体层SEL形成的源电极S2。

第五接触孔CT5连接在第一电力横向辅助线VDSBL1与第一电力纵向辅助线VDSBL2之间。

第五接触孔CT5可对应于第一电力横向辅助线VDSBL1的一部分并且可穿过层间绝缘层124。因此，由第三导电层CDL3形成的第一电力纵向辅助线VDSBL2可通过第五接触孔CT5连接到由第二导电层CDL2形成的第一电力横向辅助线VDSBL1。

第六接触孔CT6连接在第一电力纵向辅助线VDSBL2与第五晶体管ST5的源电极S5之间。

第六接触孔CT6可对应于第五晶体管ST5的源电极S5的一部分并且可穿过第一栅极绝缘层122、第二栅极绝缘层123和层间绝缘层124。相应地，由第三导电层CDL3形成的第一电力纵向辅助线VDSBL2可通过第六接触孔CT6电连接到第五晶体管ST5的由半导体层SEL形成的源电极S5。

第七接触孔CT7连接在第三连接电极CE3与第六晶体管ST6的漏电极D6之间。

第七接触孔CT7可对应于第六晶体管ST6的漏电极D6的一部分并且可穿过第一栅极绝缘层122、第二栅极绝缘层123和层间绝缘层124。相应地，由第三导电层CDL3形成的第三连接电极CE3可通过第七接触孔CT7电连接到由半导体层SEL形成的第六晶体管ST6的漏电极D6。

第三导电层CDL3可具有包括具有低电阻属性的金属层和分别布置在金属层的顶表面和底表面上并具有离子扩散防止属性的金属层的多层结构。

例如，第三导电层CDL3可具有多个金属层的堆叠结构，并且第三导电层CDL3的多个金属层中的每个可由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种形成。

更详细，具有低电阻属性的金属层可由铝(Al)、铬(Cr)、金(Au)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种形成。

具有离子扩散防止属性的金属层可由钛(Ti)制成。

换言之，第三导电层CDL3可具有钛(Ti)/铝(Al)/钛(Ti)的堆叠结构(Ti/Al/Ti)。

覆盖第三导电层CDL3的第一平坦化层125可由诸如丙烯酰树脂、环氧树脂、酚树脂、聚酰胺树脂、聚酰亚胺树脂和/或类似物的有机层形成。

第四导电层CDL4布置在第一平坦化层125上。

如图13中所示，第四导电层CDL4可包括第一电力附加线VDAL、第二虚设线DML2、第四连接电极CE4和第五连接电极CE5。

第二虚设线DML2包括第二旁路线DETL2和第二辅助线ASL2。

第四导电层CDL4可形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和其合金中的任何一种制成的单层或多层。

与第三导电层CDL3相似，第四导电层CDL4可具有多个金属层的堆叠结构，并且第三导电层CDL3的多个金属层中的每个可由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种形成。

换言之，第四导电层CDL4可具有钛(Ti)/铝(Al)/钛(Ti)的堆叠结构(Ti/Al/Ti)。

覆盖第四导电层CDL4的第二平坦化层126可由诸如丙烯酰树脂、环氧树脂、酚树脂、聚酰胺树脂、聚酰亚胺树脂和/或类似物的有机层形成。

第五导电层CDL5布置在第二平坦化层126上。

如图13中所示，第五导电层CDL5可包括数据线DL、第一虚设线DML1和第六连接电极CE6。

第一虚设线DML1包括第一旁路线DETL1、第三旁路线DETL3和第一辅助线ASL1。

第五导电层CDL5可形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)和其合金中的任何一种制成的单层或多层。

如图14中所示，覆盖第五导电层CDL5的第三平坦化层127可由诸如丙烯酰树脂、环氧树脂、酚树脂、聚酰胺树脂、聚酰亚胺树脂和/或类似物的有机层形成。

参照图13和图14，像素驱动器PXD还可包括第八接触孔CT8、第九接触孔CT9、第十接触孔CT10和第十一接触孔CT11。

第八接触孔CT8连接在第五连接电极CE5与第三连接电极CE3之间。

第八接触孔CT8可对应于第三连接电极CE3的一部分并且可穿透第一平坦化层125。相应地，由第四导电层CDL4形成的第五连接电极CE5可通过第八接触孔CT8电连接到由第三导电层CDL3形成的第三连接电极CE3。

第九接触孔CT9连接在第五连接电极CE5与第六连接电极CE6之间。

第九接触孔CT9可对应于第五连接电极CE5的一部分并且可穿透第二平坦化层126。因此，由第五导电层CDL5形成的第六连接电极CE6可通过第九接触孔CT9电连接到由第四导电层CDL4形成的第五连接电极CE5。

第十接触孔CT10连接在第四连接电极CE4与第二连接电极CE2之间。

第十接触孔CT10可对应于第二连接电极CE2的一部分并且可穿透第一平坦化层125。因此，由第四导电层CDL4形成的第四连接电极CE4可通过第十接触孔CT10电连接到由第三导电层CDL3形成的第二连接电极CE2。

第十一接触孔CT11连接在第四连接电极CE4与数据线DL之间。

第十一接触孔CT11可对应于第四连接电极CE4的一部分并且可穿透第二平坦化层126。因此，由第五导电层CDL5形成的数据线DL可通过第十一接触孔CT11电连接到由第四导电层CDL4形成的第四连接电极CE4。

如图14中所示，发光元件层130可布置在电路层120的第三平坦化层127上。

例如，发光元件层130可包括多个阳电极AND、像素限定层PDL、多个发光层EML以及阴电极CTD，多个阳电极AND布置在第三平坦化层127上，多个阳电极AND分别对应于多个发射区域EA并且分别电连接到多个像素驱动器PXD，像素限定层PDL布置在第三平坦化层127上，像素限定层PDL对应于为发射区域EA之间的分离区的非发射区域NEA并且覆盖阳电极AND中的每个的边缘，多个发光层EML分别对应于多个发射区域EA并且分别布置在多个阳电极AND上，阴电极CTD对应于多个发射区域EA，阴电极CTD布置在像素限定层PDL和多个发光层EML上并且连接到第二电力供给线VSSPL。

阳电极AND可通过穿透第三平坦化层127的阳极接触孔ANCT连接到第六连接电极CE6。

相应地，阳电极AND可通过第七接触孔CT7、第三连接电极CE3、第八接触孔CT8、第五连接电极CE5、第九接触孔CT9、第六连接电极CE6和阳极接触孔ANCT电连接到驱动晶体管DT的漏电极DDT。

像素限定层PDL可由有机层形成。

发光层EML可包括有机发光材料。

至少包括空穴传输材料的第一公共层还可布置在阳电极AND与发光层EML之间。

至少包括电子传输材料的第二公共层还可布置在发光层EML与阴电极CTD之间。

阴电极CTD可对应于显示区域DA的整个表面。

阴电极CTD可连接到非显示区域NDA中的第二电力供给线VSSPL。

相应地，发光元件层130可包括分别与多个发射区域EA对应并且由具有彼此相对的阳电极AND和阴电极CTD以及介入在阳电极AND与阴电极CTD之间的发光层EML的结构形成的多个发光元件LEL。

发光元件层130可用密封层140覆盖，以阻挡氧或湿气的渗透。

封装层140可覆盖发光元件层130，并且可具有至少一个无机层和至少一个有机层交替地堆叠的结构。

例如，封装层140可包括第一无机层141、有机层142和第二无机层143，第一无机层141由无机绝缘材料制成、第一无机层141覆盖阴电极CTD并且在非显示区域NDA中与层间绝缘层124接触，有机层142由有机绝缘材料制成，有机层142布置在第一无机层141上并且对应于显示区域DA，第二无机层143由无机绝缘材料制成，覆盖有机层142并且在非显示区域NDA中与第一无机层141接触。

图15是示出图5中所示的第一解复用电路与数据线之间的电连接的等效电路图。图16是示出图15的数据驱动信号和解复用控制信号的时序图。

参照图15，作为多个解复用电路DMC中的一个的第一解复用电路DMC1可包括电连接到显示驱动电路200并且接收一个数据驱动信号DDRS的输入端子DIP、在第一输出时段期间输出与数据驱动信号DDRS对应的第一数据信号的较高优先级输出端子AOP以及在第一输出时段之后的第二输出时段期间输出与数据驱动信号DDRS对应的第二数据信号的较低优先级输出端子BOP。

而且，第一解复用电路DMC1还可包括电连接在输入端子DIP与较高优先级输出端子AOP之间的第一解复用晶体管TDM1以及电连接在输入端子DIP与较低优先级输出端子BOP之间的第二解复用晶体管TDM2。

根据实施方式的显示装置10的电路层120还可包括将第一解复用电路DMC1的较高优先级输出端子AOP电连接到第一数据线DL1的第一较高优先级输出连接线AOPL1以及将第一解复用电路DMC1的较低优先级输出端子BOP电连接到第二数据线DL2的第一较低优先级输出连接线BOPL1。

电路层120还可包括电连接到第一解复用晶体管TDM1的栅电极的第一解复用控制线DXCL1以及电连接到第二解复用晶体管TDM2的栅电极的第二解复用控制线DXCL2。

参照图16，图像帧第(i-1)帧和第i帧中的每个可包括第一输出时段AT和第二输出时段BT。

第一解复用控制线DXCL1的第一解复用控制信号CLA可在第一输出时段AT期间以导通电平输出，并且第二解复用控制线DXCL2的第二解复用控制信号CLB可在第二输出时段BT期间以导通电平输出。

相应地，第一解复用晶体管TDM1可在第一输出时段AT期间导通，并且因此，数据驱动信号DDRS可通过较高优先级输出端子AOP输出为一个数据线(例如，数据线DL1、DL3和DL5中的一个)的数据信号。此外，第二解复用晶体管TDM2可在第二输出时段BT期间导通，并且因此，数据驱动信号DDRS可通过较低优先级输出端子BOP输出为另一数据线(例如，数据线DL2、DL4和DL6中的一个)的数据信号。

换言之，数据驱动信号DDRS可通过解复用电路DMC被时间解复用为第一输出时段AT和第二输出时段BT。

图17是示出图5的部分H的实例的平面视图。图18是示出沿图17的线K-K'截取的平面的实例的剖视图。

参照图17，包括有在第一解复用侧区XSA1的直区XSA12中的第二解复用电路DMC2和在第二解复用侧区XSA2中的第三解复用电路DMC3的多个解复用电路DMC中的一个解复用电路DMC可具有第一解复用漏极DXTD1、第一解复用沟道DXTC1、第一解复用栅极DXTG1、解复用源极DXTS、第二解复用沟道DXTC2、第二解复用栅极DXTG2和第二解复用漏极DXTD2。

如图17和图18中所示，第一解复用漏极DXTD1、第一解复用沟道DXTC1、解复用源极DXTS、第二解复用沟道DXTC2和第二解复用漏极DXTD2可由半导体层SEL形成。

解复用源极DXTS可布置在第一解复用沟道DXTC1与第二解复用沟道DXTC2之间。

第一解复用漏极DXTD1可在第一解复用沟道DXTC1介入其间的情况下与解复用源极DXTS的一侧相对。

第二解复用漏极DXTD2可在第二解复用沟道DXTC2介入其间的情况下与解复用源极DXTS的另一侧相对。

第一解复用栅极DXTG1和第二解复用栅极DXTG2可由第一栅极绝缘层122上的第一导电层CDL1(例如，参照图12)或第二栅极绝缘层123上的第二导电层CDL2(例如，参照图12)形成。

一个解复用电路DMC的较高优先级输出端子AOP可电连接到第一解复用漏极DXTD1。

一个解复用电路DMC的较低优先级输出端子BOP可电连接到第二解复用漏极DXTD2。

一个解复用电路DMC的输入端子DIP可电连接到解复用源极DXTS。

第二较高优先级输出连接线AOPL2将第二解复用电路DMC2的较高优先级输出端子AOP电连接到第一数据线DL1。

第二较低优先级输出连接线BOPL2将第二解复用电路DMC2的较低优先级输出端子BOP电连接到第二数据线DL2。

第二输入连接线ICNL2将第二解复用电路DMC2的输入端子DIP电连接到第三旁路线DETL3。

此处，包括第一数据线DL1、第二数据线DL2、第三数据线DL3和第四数据线DL4的多个数据线DL和包括第一旁路线DETL1、第三旁路线DETL3和第一辅助线ASL1的第一虚设线DML1可由第二平坦化层126上的第五导电层CDL5(例如，参照图13)形成。

而且，第二较高优先级输出连接线AOPL2、第二较低优先级输出连接线BOPL2和第二输入连接线ICNL2可由第二平坦化层126上的第五导电层CDL5形成。

换言之，第二较高优先级输出连接线AOPL2可为延伸到直区XSA12的第一数据线DL1的延伸部分。

第二较低优先级输出连接线BOPL2可为延伸到直区XSA12的第二数据线DL2的延伸部分。

第二输入连接线ICNL2可为延伸到直区XSA12的第三旁路线DETL3的延伸部分。

第三较高优先级输出连接线AOPL3将第三解复用电路DMC3的较高优先级输出端子AOP电连接到第三数据线DL3。

第三较低优先级输出连接线BOPL3将第三解复用电路DMC3的较低优先级输出端子BOP电连接到第四数据线DL4。

相似地，第三较高优先级输出连接线AOPL3和第三较低优先级输出连接线BOPL3可由第二平坦化层126上的第五导电层CDL5形成。换言之，第三较高优先级输出连接线AOPL3可为延伸到第二解复用侧区XSA2的第三数据线DL3的延伸部分。而且，第三较低优先级输出连接线BOPL3可为延伸到第二解复用侧区XSA2的第四数据线DL4的延伸部分。

第一旁路线DETL1可延伸到第二解复用侧区XSA2并且可电连接到第二电路输出线DSPL2。

包括第二电路输出线DSPL2和第三电路输出线DSPL3的电路输出线DSPL可由第一导电层CDL1或第二导电层CDL2形成。

第三解复用电路DMC3的输入端子DIP可电连接到第三电路输出线DSPL3。

第一解复用控制线DXCL1和第二解复用控制线DXCL2可由第三导电层CDL3(例如，参照图12)形成。

解复用电路DMC的第一解复用栅极DXTG1可延伸到第一解复用控制线DXCL1以电连接到第一解复用控制线DXCL1。

解复用电路DMC的第二解复用栅极DXTG2可延伸到第二解复用控制线DXCL2以电连接到第二解复用控制线DXCL2。

第一电力供给线VDSPL和第二电力供给线VSSPL中的每个可包括在第五导电层CDL5中。

多个第一辅助线ASL1中的一些可延伸到解复用区域DXA以电连接到第二电力供给线VSSPL。

图19是示出图5的部分I的实例的平面视图。

参照图19，由于布置在解复用中间区XMA中的第四解复用电路DMC4与图17的第二解复用电路DMC2和第三解复用电路DMC3相同或基本上相同(或相似)，因此其冗余描述可不再重复。

第四解复用电路DMC4的输入端子DIP可电连接到第四电路输出线DSPL4。

第四较高优先级输出连接线AOPL4将第四解复用电路DMC4的较高优先级输出端子AOP电连接到第五数据线DL5。

第四较低优先级输出连接线BOPL4将第四解复用电路DMC4的较低优先级输出端子BOP电连接到第六数据线DL6。

第四较高优先级输出连接线AOPL4和第四较低优先级输出连接线BOPL4可由第二平坦化层126上的第五导电层CDL5形成。

换言之，第四较高优先级输出连接线AOPL4可为延伸到解复用中间区XMA的第五数据线DL5的延伸部分。

而且，第四较低优先级输出连接线BOPL4可为延伸到解复用中间区XMA的第六数据线DL6的延伸部分。

如上所述，根据实施方式，布置在第一解复用侧区XSA1的直区XSA12中的第二较高优先级输出连接线AOPL2、第二较低优先级输出连接线BOPL2和第二输入连接线ICNL2、布置在第二解复用侧区XSA2中的第三较高优先级输出连接线AOPL3和第三较低优先级输出连接线BOPL3以及布置在解复用中间区XMA中的第四较高优先级输出连接线AOPL4和第四较低优先级输出连接线BOPL4可与数据线DL相似地由第五导电层CDL5形成。

通过这种方式，可减少布置在非显示区域NDA的与显示区域DA相邻的一部分中的接触孔的数量，以使得非显示区域NDA的可用面积比率可增加。

由于第一解复用侧区XSA1的直区XSA12、第二解复用侧区XSA2和解复用中间区XMA在第一方向DR1上具有直线形状，因此在第二方向DR2上距显示区域DA的距离为相对小的。相应地，从布置在第一解复用侧区XSA1的直区XSA12、第二解复用侧区XSA2和解复用中间区XMA中的第二解复用电路DMC2、第三解复用电路DMC3和第四解复用电路DMC4中的每个输出的数据信号相对不太可能因不良耦合而失真。

然而，由于第一解复用侧区XSA1的弯折区XSA11形成为弯折形状，因此弯折区XSA11与显示区域DA之间的分离距离为相对大的。相应地，布置在第一解复用电路DMC1与显示区域DA之间的第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1可能容易彼此耦合。

另外，在于第一输出时段AT期间通过第一较高优先级输出连接线AOPL1输出第一数据信号之后，在第二输出时段BT期间通过第一较低优先级输出连接线BOPL1输出第二数据信号。换言之，在于第一输出时段AT之后的第二输出时段BT期间，信号不供给到第一较高优先级输出连接线AOPL1。因此，第一较高优先级输出连接线AOPL1的第一数据信号可能因在第二输出时段BT期间与第一较低优先级输出连接线BOPL1的第二数据信号或第一输入连接线ICNL1的数据驱动信号DDRS耦合而失真。

为了防止这种情况，根据实施方式，布置在第一解复用电路DMC1与显示区域DA之间的第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1中的一个由与数据线DL的导电层相同的导电层(例如，第五导电层CDL5)形成，并且其余由与数据线DL的导电层不同的导电层形成。由此，第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1在第二方向DR2上以及在第三方向DR3上彼此间隔开，以使得第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1之间的分离距离可增加。因此，由于从第一解复用电路DMC1输出的数据信号受不良耦合影响相对小，因此数据信号不太可能失真。

在下文中，将更详细描述第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1的各种合适布置实例。

图20是示出根据第一实施方式的图5的部分J的平面视图。图21是示出沿图20的线L-L'截取的平面的剖视图。图22是示出根据第二实施方式的图5的部分J的平面视图。

如图20和图21中所示，根据第一实施方式，第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1可在第一方向DR1上彼此并排布置。例如，第一输入连接线ICNL1可在第一方向DR1上布置在第一较高优先级输出连接线AOPL1与第一较低优先级输出连接线BOPL1之间。

根据第一实施方式，第一较高优先级输出连接线AOPL1、第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1可由层间绝缘层124上的第三导电层CDL3、第一平坦化层125上的第四导电层CDL4和第二平坦化层126上的第五导电层CDL5之中的彼此不同的导电层形成。

考虑到第一较高优先级输出连接线AOPL1的第一数据信号可能受不良耦合影响极大，第一较高优先级输出连接线AOPL1可与第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1(例如，尽可能远地)间隔开。

相应地，第一较高优先级输出连接线AOPL1可由第三导电层CDL3、第四导电层CDL4和第五导电层CDL5之中的最靠近衬底110的第三导电层CDL3形成，或者可由第三导电层CDL3、第四导电层CDL4和第五导电层CDL5之中的与衬底110间隔最远的第五导电层CDL5形成。换言之，第一较高优先级输出连接线AOPL1可由第三导电层CDL3和第五导电层CDL5中的一个形成。

在这种情况下，第一输入连接线ICNL1可由第三导电层CDL3和第五导电层CDL5中的另一个形成。

此外，第一较低优先级输出连接线BOPL1可包括在第四导电层CDL4中。

换言之，如图20和图21中所示，与数据线DL相似地，第一较高优先级输出连接线AOPL1可由第五导电层CDL5形成。

此外，第一输入连接线ICNL1可由第三导电层CDL3形成，并且第一较低优先级输出连接线BOPL1可由第四导电层CDL4形成。

在这种情况下，第一较高优先级输出连接线AOPL1可由从显示区域DA延伸到弯折区XSA11的第一数据线DL1的延伸部分形成，以电连接到第一数据线DL1。

第一较低优先级输出连接线BOPL1的一侧可通过第二输出端子BOP电连接到第二解复用漏极DXTD2，并且第一较低优先级输出连接线BOPL1的另一侧可电连接到延伸到弯折区XSA11的数据线DL2。

第一输入连接线ICNL1的一侧可电连接到解复用源极DXTS，并且第一输入连接线ICNL1的另一侧可电连接到延伸到弯折区XSA11的第三旁路线DETL3。

通过这种方式，由于第一较高优先级输出连接线AOPL1与第一输入连接线ICNL1之间的分离距离可增加，因此第一较高优先级输出连接线AOPL1的第一数据信号可受第一输入连接线ICNL1的驱动信号DDRS影响较小。

由于图21中所示的第一解复用电路DMC1的第二解复用晶体管TDM2与图18中所示的第一解复用晶体管TDM1相同或基本上相同，因此其冗余描述可不再重复。

作为另一实例，如图22中所示，第一输入连接线ICNL1可由第四导电层CDL4形成，并且第一较低优先级输出连接线BOPL1可由第三导电层CDL3形成。

通过这种方式，由于第一较高优先级输出连接线AOPL1与第一较低优先级输出连接线BOPL1之间的分离距离可增加，因此第一较高优先级输出连接线AOPL1的第一数据信号可受第一较低优先级输出连接线BOPL1的第二数据信号影响较小。

图23是示出根据第三实施方式的图5的部分J的平面视图。

参照图23，与图21和图22中所示的不同，第一较高优先级输出连接线AOPL1可由第三导电层CDL3形成。

在这种情况下，第一输入连接线ICNL1可由第四导电层CDL4形成，并且第一较低优先级输出连接线BOPL1可由第五导电层CDL5形成。

作为另一实例，第一较高优先级输出连接线AOPL1可由第三导电层CDL3形成，第一输入连接线ICNL1可由第五导电层CDL5形成，并且第一较低优先级输出连接线BOPL1可由第四导电层CDL4形成。

然而，本公开不限于此，并且与图20、图21、图22和图23中所示的图示不同，第一较高优先级输出连接线AOPL1可由第四导电层CDL4形成。

图24是示出根据第四实施方式的图5的部分J的平面视图。图25是示出沿图24的线L-L'截取的平面的剖视图。

参照图24和图25，第一输入连接线ICNL1和第一较低优先级输出连接线BOPL1中的每个可由第三导电层CDL3或第五导电层CDL5形成，并且第一较高优先级输出连接线AOPL1可由第四导电层CDL4形成。

换言之，第一较高优先级输出连接线AOPL1可由第四导电层CDL4形成，第一输入连接线ICNL1可由第三导电层CDL3形成，并且第一较低优先级输出连接线BOPL1可由第五导电层CDL5形成。

作为另一实例，第一较高优先级输出连接线AOPL1可由第四导电层CDL4形成，第一输入连接线ICNL1可由第五导电层CDL5形成，并且第一较低优先级输出连接线BOPL1可第三导电层CDL3形成。

图26是示出根据第五实施方式的图5的部分J的平面视图。图27是示出沿图26的线L-L'截取的平面的剖视图。

由于图26和图27中所示的第五实施方式可与图20至图23中所示的第一实施方式、第二实施方式和第三实施方式相同或基本上相同，除了第一输入连接线ICNL1和第一较低优先级输出连接线BOPL1彼此重叠以外，因此其冗余描述可不再重复。

换言之，根据第五实施方式，第一较高优先级输出连接线AOPL1可由第三导电层CDL3和第五导电层CDL5中的一个形成。

另外，第一输入连接线ICNL1和第一较低优先级输出连接线BOPL1中的每个可由第四导电层CDL4形成，或者可由第三导电层CDL3和第五导电层CDL5中的另一个形成。

在于第二输出时段BT期间通过第一较低优先级输出连接线BOPL1输出第二数据信号之后，数据信号可分别通过数据线DL发送到像素驱动器PXD。换言之，与在第一输出时段AT期间供给、在第二输出时段BT期间保持并且然后传送到第一数据线DL1的第一较高优先级输出连接线AOPL1的第一数据信号不同，第一较低优先级输出连接线BOPL1的第二数据信号可在第二输出时段BT期间供给并且传送到第二数据线DL2。相应地，与第一较高优先级输出连接线AOPL1的第一数据信号相比，第一较低优先级输出连接线BOPL1的第二数据信号可受相邻线的信号的耦合影响较小。

由于第一输入连接线ICNL1的数据驱动信号DDRS在第二输出时段BT期间输出为第一较低优先级输出连接线BOPL1的第二数据信号，因此第一较低优先级输出连接线BOPL1的第二数据信号可通过第一输入连接线ICNL1的数据驱动信号DDRS而变得更清晰。

因此，根据第五实施方式，第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1可至少部分地彼此重叠。

换言之，第一较低优先级输出连接线BOPL1与第一输入连接线ICNL1之间的重叠区域可与用于第一输入连接线ICNL1与第三旁路线DETL3和解复用源极DXTS中的每个之间的电连接的接触孔以及用于第一较低优先级输出连接线BOPL1与第二数据线DL2和第二解复用漏极DXTD2中的每个之间的电连接的接触孔间隔开。

由此，第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1中的每个的电阻可在有限的宽度内减小。作为另一实例，由于分配给第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1的布置的宽度可减小，因此非显示区域NDA的宽度可减小。

图28是示出根据第六实施方式的图5的部分J的平面视图。图29是示出沿图28的线L-L'截取的平面的剖视图。图30是示出根据第七实施方式的图5的部分J的平面视图。

如图28、图29和图30中所示，根据第六实施方式和第七实施方式，第一较高优先级输出连接线AOPL1可由第三导电层CDL3和第五导电层CDL5中的一个形成，并且第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1可由第三导电层CDL3和第五导电层CDL5中的另一个形成。

此外，根据第六实施方式和第七实施方式的显示装置10的电路层120还可包括与第一较低优先级输出连接线BOPL1和第一输入连接线ICNL1重叠并且由第四导电层CDL4形成的屏蔽层SHL。

在这种情况下，屏蔽层SHL可电连接到第一电力供给线VDSPL和第二电力供给线VSSPL中的一个。

换言之，如图28中所示，根据第六实施方式，屏蔽层SHL可电连接到第二电力供给线VSSPL。

作为另一实例，如图30中所示，根据第七实施方式，屏蔽层SHL可电连接到第一电力供给线VDSPL。

通过这种方式，可通过施加有第一电力或第二电力的屏蔽层SHL而保护第一较高优先级输出连接线AOPL1的第一数据信号免受第一较低优先级输出连接线BOPL1的第二数据信号和第一输入连接线ICNL1的数据驱动信号DDRS的影响。因此，可进一步防止第一较高优先级输出连接线AOPL1的第一数据信号因不良耦合而失真。

尽管已描述一些实施方式，但本领域技术人员将轻易领会的是，在不背离本公开的精神和范围的情况下，在实施方式中各种修改是可能的。将理解的是，除非另有描述，否则每个实施方式内的特征或方面的描述通常应被视为可用于其它实施方式中的其它相似特征或方面。因此，如将对本领域普通技术人员显而易见的，除非另有明确指示，否则结合特定实施方式描述的特征、特性和/或元件可单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。因此，将理解的是，前述是对各种示例性实施方式的说明，并且将不被解释为限于本文中公开的具体实施方式，并且将理解的是，对公开的实施方式的各种修改以及其它示例性实施方式旨在包括在如在随附权利要求书以及其等同物中限定的本公开的精神和范围内。

Claims (19)

1.一种显示装置，包括：

衬底，所述衬底包括：

主区，所述主区包括包含多个发射区域的显示区域和在所述显示区域周围的非显示区域；以及

子区，所述子区从所述主区的一侧突出；

电路层，所述电路层在所述衬底上并且包括：

多个像素驱动器，所述多个像素驱动器分别对应于所述多个发射区域；以及

多个数据线，所述多个数据线配置成将多个数据信号发送到所述多个像素驱动器；

发光元件层，所述发光元件层在所述电路层上并且包括分别对应于所述多个发射区域的多个发光元件；以及

显示驱动电路，所述显示驱动电路在所述衬底的所述子区中并且配置成供给与所述多个数据线对应的多个数据驱动信号，

其中，所述电路层还包括：

多个解复用电路，所述多个解复用电路在所述非显示区域的解复用区域中彼此并排定位，并且电连接在所述多个数据线与所述显示驱动电路之间，所述多个解复用电路中的每个包括：

输入端子，所述输入端子配置成接收所述显示驱动电路的所述多个数据驱动信号之中的数据驱动信号；

较高优先级输出端子，所述较高优先级输出端子配置成在第一输出时段期间输出所述多个数据信号之中的与所述多个数据驱动信号之中的所述数据驱动信号对应的第一数据信号；以及

较低优先级输出端子，所述较低优先级输出端子配置成在所述第一输出时段之后的第二输出时段期间输出所述多个数据信号之中的与所述多个数据驱动信号之中的所述数据驱动信号对应的第二数据信号；

第一较高优先级输出连接线，所述第一较高优先级输出连接线电连接到所述多个解复用电路之中的第一解复用电路的所述较高优先级输出端子并且延伸到所述显示区域；

第一较低优先级输出连接线，所述第一较低优先级输出连接线电连接到所述第一解复用电路的所述较低优先级输出端子并且延伸到所述显示区域；以及

第一输入连接线，所述第一输入连接线电连接到所述第一解复用电路的所述输入端子，并且

其中，所述第一较高优先级输出连接线、所述第一较低优先级输出连接线和所述第一输入连接线中的一个包括在与所述多个数据线的导电层相同的导电层中，并且所述第一较高优先级输出连接线、所述第一较低优先级输出连接线和所述第一输入连接线中的其余包括在与所述多个数据线的所述导电层不同的导电层中。

2.如权利要求1所述的显示装置，其中，所述第一解复用电路与所述衬底的边缘的弯曲拐角相邻。

3.如权利要求2所述的显示装置，其中，所述解复用区域包括：

解复用中间区，所述解复用中间区在第一方向上在所述解复用区域的中心处；

第一解复用侧区，所述第一解复用侧区在所述第一方向上与所述衬底的所述边缘相邻，所述第一解复用侧区包括：

弯折区，所述弯折区具有沿所述衬底的所述边缘的所述弯曲拐角的弯曲形状；以及

除所述弯折区以外的直区；以及

第二解复用侧区，所述第二解复用侧区在所述第一方向上在所述解复用中间区与所述第一解复用侧区之间，并且

其中，所述第一解复用电路定位在所述弯折区中。

4.如权利要求3所述的显示装置，其中，在所述第一方向上，所述第一输入连接线定位在所述第一较高优先级输出连接线与所述第一较低优先级输出连接线之间。

5.如权利要求4所述的显示装置，其中，所述电路层具有多层结构，所述多层结构包括：

半导体层，所述半导体层在所述衬底上；

第一导电层，所述第一导电层在覆盖所述半导体层的第一栅极绝缘层上；

第二导电层，所述第二导电层在覆盖所述第一导电层的第二栅极绝缘层上；

第三导电层，所述第三导电层在覆盖所述第二导电层的层间绝缘层上；

第四导电层，所述第四导电层在覆盖所述第三导电层的第一平坦化层上；

第五导电层，所述第五导电层在覆盖所述第四导电层的第二平坦化层上；以及

第三平坦化层，所述第三平坦化层覆盖所述第五导电层，

其中，所述多个数据线包括在所述第五导电层中，并且

其中，所述第一较高优先级输出连接线、所述第一较低优先级输出连接线和所述第一输入连接线中的一个包括在所述第五导电层中，并且所述第一较高优先级输出连接线、所述第一较低优先级输出连接线和所述第一输入连接线中的其余中的每个包括在所述第三导电层或所述第四导电层中。

6.如权利要求5所述的显示装置，其中，所述第一较高优先级输出连接线、所述第一较低优先级输出连接线和所述第一输入连接线包括在彼此不同的导电层中。

7.如权利要求6所述的显示装置，其中，

所述第一较高优先级输出连接线包括在所述第三导电层和所述第五导电层中的一个中；

所述第一较低优先级输出连接线包括在所述第三导电层和所述第五导电层中的另一个中；并且

所述第一输入连接线包括在所述第四导电层中。

8.如权利要求6所述的显示装置，其中，

所述第一较高优先级输出连接线包括在所述第三导电层和所述第五导电层中的一个中；

所述第一较低优先级输出连接线包括在所述第四导电层中；并且

所述第一输入连接线包括在所述第三导电层和所述第五导电层中的另一个中。

9.如权利要求6所述的显示装置，其中，所述第一较高优先级输出连接线包括在所述第三导电层和所述第五导电层中的一个中，并且

其中，所述第一较低优先级输出连接线和所述第一输入连接线彼此重叠。

10.如权利要求5所述的显示装置，其中，所述第一较高优先级输出连接线包括在所述第三导电层和所述第五导电层中的一个中，并且

其中，所述第一较低优先级输出连接线和所述第一输入连接线包括在所述第三导电层和所述第五导电层中的另一个中并且彼此间隔开。

11.如权利要求10所述的显示装置，其中，所述电路层还包括：

屏蔽层，所述屏蔽层与所述第一较低优先级输出连接线和所述第一输入连接线重叠并且包括在所述第四导电层中。

12.如权利要求11所述的显示装置，其中，所述电路层还包括：

第一电力供给线和第二电力供给线，所述第一电力供给线和所述第二电力供给线在所述非显示区域中分别发送用于驱动所述多个发光元件的第一电力和第二电力，并且

其中，所述屏蔽层电连接到所述第一电力供给线和所述第二电力供给线中的一个。

13.如权利要求5所述的显示装置，其中，所述多个解复用电路还包括：

第二解复用电路，所述第二解复用电路在所述直区中，

其中，所述电路层还包括：

第二较高优先级输出连接线，所述第二较高优先级输出连接线电连接到所述第二解复用电路的所述较高优先级输出端子并且延伸到所述显示区域；

第二较低优先级输出连接线，所述第二较低优先级输出连接线电连接到所述第二解复用电路的所述较低优先级输出端子并且延伸到所述显示区域；以及

第二输入连接线，所述第二输入连接线电连接到所述第二解复用电路的所述输入端子，并且

其中，所述第二较高优先级输出连接线、所述第二较低优先级输出连接线和所述第二输入连接线包括在与所述多个数据线的所述导电层相同的所述导电层中。

14.如权利要求13所述的显示装置，其中，所述多个解复用电路还包括在所述第二解复用侧区中的第三解复用电路和在所述解复用中间区中的第四解复用电路，

其中，所述电路层还包括：

第三较高优先级输出连接线，所述第三较高优先级输出连接线电连接到所述第三解复用电路的所述较高优先级输出端子并且延伸到所述显示区域；

第三较低优先级输出连接线，所述第三较低优先级输出连接线电连接到所述第三解复用电路的所述较低优先级输出端子并且延伸到所述显示区域；

第四较高优先级输出连接线，所述第四较高优先级输出连接线电连接到所述第四解复用电路的所述较高优先级输出端子并且延伸到所述显示区域；以及

第四较低优先级输出连接线，所述第四较低优先级输出连接线电连接到所述第四解复用电路的所述较低优先级输出端子并且延伸到所述显示区域，并且

其中，所述第三较高优先级输出连接线、所述第三较低优先级输出连接线、所述第四较高优先级输出连接线和所述第四较低优先级输出连接线包括在所述第五导电层中。

15.如权利要求14所述的显示装置，其中，

所述电路层还包括在所述子区和所述非显示区域中将所述多个解复用电路电连接到所述显示驱动电路的多个电路输出线；

所述第一输入连接线和所述第二输入连接线通过所述显示区域中的多个输入旁路线分别电连接到所述多个电路输出线之中的第一电路输出线和第二电路输出线；并且

所述第三解复用电路的所述输入端子和所述第四解复用电路的所述输入端子分别电连接到所述多个电路输出线之中的第三电路输出线和第四电路输出线。

16.如权利要求15所述的显示装置，其中，所述显示区域包括：

显示中间区，所述显示中间区在与所述第一方向交叉的第二方向上与所述解复用中间区相邻；

第一显示侧区，所述第一显示侧区在所述第二方向上与所述第一解复用侧区相邻；以及

第二显示侧区，所述第二显示侧区在所述第二方向上与所述第二解复用侧区相邻，

其中，所述多个数据线在所述第二方向上延伸，并且

其中，所述多个输入旁路线中的每个包括：

第一旁路线，所述第一旁路线在所述第二显示侧区中，电连接到所述第一电路输出线或所述第二电路输出线，并且在所述第二方向上延伸；

第二旁路线，所述第二旁路线电连接到所述第一旁路线并且在所述第一方向上延伸；以及

第三旁路线，所述第三旁路线在所述第一显示侧区中，电连接到所述第二旁路线，并且在所述第二方向上朝向所述解复用区域延伸。

17.如权利要求16所述的显示装置，其中，所述第一旁路线和所述第三旁路线包括在所述第五导电层中，并且

其中，所述第二旁路线包括在所述第四导电层中。

18.如权利要求17所述的显示装置，其中，所述电路层还包括：

多个第一虚设线，所述多个第一虚设线在所述显示区域中，分别与所述多个数据线相邻，在所述第二方向上延伸，并且包括在所述第五导电层中，并且

其中，所述多个第一虚设线包括所述多个输入旁路线中的每个的所述第一旁路线、所述多个输入旁路线中的每个的所述第三旁路线以及除所述第一旁路线和所述第三旁路线以外的多个第一辅助线。

19.如权利要求18所述的显示装置，其中，所述电路层还包括：

第一电力供给线和第二电力供给线，所述第一电力供给线和所述第二电力供给线在所述非显示区域中分别发送用于驱动所述多个发光元件的第一电力和第二电力；

多个第一电力附加线，所述多个第一电力附加线在所述显示区域中，在所述第一方向上延伸，包括在所述第四导电层中，并且电连接到所述第一电力供给线；以及

多个第二虚设线，所述多个第二虚设线在所述显示区域中，在所述第一方向上延伸，包括在所述第四导电层中，并且分别与所述多个第一电力附加线相邻，

其中，所述多个第二虚设线包括所述多个输入旁路线中的每个的所述第二旁路线以及除所述第二旁路线以外的多个第二辅助线，并且

其中，所述多个第一辅助线和所述多个第二辅助线电连接到所述第二电力供给线。