CN117851292A - 集成电路系统、组件、设备及内存管理方法 - Google Patents
集成电路系统、组件、设备及内存管理方法 Download PDFInfo
- Publication number
- CN117851292A CN117851292A CN202410257133.0A CN202410257133A CN117851292A CN 117851292 A CN117851292 A CN 117851292A CN 202410257133 A CN202410257133 A CN 202410257133A CN 117851292 A CN117851292 A CN 117851292A
- Authority
- CN
- China
- Prior art keywords
- page table
- subsystem
- buffer
- read request
- memory module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 173
- 238000007726 management method Methods 0.000 title abstract description 10
- 239000000872 buffer Substances 0.000 claims abstract description 232
- 238000013519 translation Methods 0.000 claims abstract description 110
- 238000000034 method Methods 0.000 claims description 15
- -1 and if so Substances 0.000 claims description 2
- 239000002699 waste material Substances 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 12
- 238000004891 communication Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本公开提供一种集成电路系统、组件、设备及内存管理方法。该系统包括多组主设备和多组地址翻译模块,对应的一组主设备、一组地址翻译模块属于一个子系统,集成电路系统还包括位于子系统边界处的页表缓存器;地址翻译模块,被配置为:判断未命中的至少一个页表对应的内存模块是否为第一子系统的内存模块;若是,则从第一子系统的内存模块中请求对应的页表;否则,从位于第一子系统连接第二子系统的连接路径上的一页表缓存器或第二子系统的内存模块中请求对应的页表。使得地址翻译模块中的缓存空间得到有效利用,减少了缓存空间的浪费。
Description
技术领域
本公开涉及内存技术领域,尤其涉及一种集成电路系统、组件、设备及内存管理方法。
背景技术
在片上系统(System on chip,SOC)的软件设计中,通过使用虚拟地址空间,程序可以使用相邻的虚拟地址来访问物理内存中不相邻的大内存缓冲区,也可以使用一系列虚拟地址来访问大于可用物理内存的内存缓冲区。因此,在一个SOC系统中,软件普遍运行在虚拟地址空间。软件调用SOC上的主设备访问内存时,会使用虚拟地址下发给从设备,由从设备里的地址翻译模块进行虚拟地址到物理地址的翻译。虚拟地址到物理地址的映射关系由页表决定,页表由软件提前建立好放在内存当中。因此,地址翻译模块在进行地址翻译之前,需要从内存中读取对应的页表,然后再进行地址翻译。
为了缓解地址翻译模块从内存中读页表的延时,通常在地址翻译模块中设置一定大小的缓存空间,来进行页表的缓存。但是随着SOC设计规模的不断扩大,地址翻译模块的数量也逐渐增加,传统的页表缓存模式下,每个地址翻译模块会无差别缓存所需的页表,那么会出现一个页表同时占用多个地址翻译模块的缓存空间的情况,造成缓存空间的浪费。
发明内容
本公开的目的是提供一种集成电路系统、组件、设备及内存管理方法,解决了现有技术中地址翻译模块缓存空间浪费的技术问题。
根据本公开的一个方面,提供一种集成电路系统,包括多组主设备和多组地址翻译模块,对应的一组主设备、一组地址翻译模块属于一个子系统,集成电路系统还包括位于子系统边界处的页表缓存器,子系统包括还包括内存模块;地址翻译模块包括页表缓存单元;
地址翻译模块,被配置为:在接收到其所在的第一子系统中对应的主设备发出的待翻译的目标地址且翻译目标地址所需的至少一个页表在对应的页表缓存单元中未命中时,判断未命中的至少一个页表对应的内存模块是否为第一子系统的内存模块;若是,则从第一子系统的内存模块中请求对应的页表;否则,从位于第一子系统连接第二子系统的连接路径上的一页表缓存器或第二子系统的内存模块中请求对应的页表,第二子系统为未命中的至少一个页表对应的内存模块所在的子系统,位于连接路径上的页表缓存器为位于连接路径上的子系统边界处的页表缓存器;其中,从第一子系统的内存模块中请求到的页表被缓存于地址翻译模块对应的页表缓存单元中,从第二子系统的内存模块中请求到的页表被缓存于位于连接路径上的至少一页表缓存器中;
根据请求到的页表,对接收到的目标地址进行地址翻译。
在一些实施例中,上述集成电路系统中,地址翻译模块,被配置为从位于第一子系统连接第二子系统的连接路径上的一页表缓存器或第二子系统的内存模块中请求对应的页表,包括:
地址翻译模块,被配置为根据目标地址生成页表读取请求,并将页表读取请求发送至第一子系统连接第二子系统的连接路径上最靠近第一子系统的页表缓存器;
任一页表缓存器,被配置为在接收到页表读取请求时,判断当前页表缓存器中是否有页表读取请求命中的页表,若是,则通过连接路径将命中的页表返回给发出页表读取请求的地址翻译模块,否则,判断第二子系统是否为与当前页表缓存器直接连接的子系统;
若是,则从第二子系统的内存模块中请求对应的页表,并通过连接路径将请求到的页表返回给发出页表读取请求的地址翻译模块;
否则,将接收到的页表读取请求发送至连接路径上最靠近当前页表缓存器的下一个页表缓存器。
在一些实施例中,上述集成电路系统中,页表读取请求还携带第二子系统的子系统标识;
页表缓存器,被配置为判断第二子系统是否为与当前页表缓存器直接连接的子系统,包括:
页表缓存器,被配置为根据页表读取请求携带的子系统标识,判断页表读取请求对应的第二子系统是否为与当前页表缓存器直接连接的子系统。
在一些实施例中,上述集成电路系统中,页表缓存器,还被配置为在接收到的页表读取请求携带的子系统标识对应的第二子系统为与当前页表缓存器具有预设绑定关系的子系统,且接收到连接路径返回的该页表读取请求所请求的页表时,对该页表进行缓存。
在一些实施例中,上述集成电路系统中,页表读取请求还携带对应的页表级数;
页表缓存器,还被配置为在接收到的页表读取请求携带的页表级数等于对应的预设值,且接收到连接路径返回的该页表读取请求所请求的页表时,对该页表进行缓存。
在一些实施例中,上述集成电路系统中,页表读取请求还携带对应的页表读标识;
页表缓存器,还被配置为在接收到的页表读取请求携带对应的页表读标识,且接收到连接路径返回的该页表读取请求所请求的页表时,对该页表进行缓存。
在一些实施例中,上述集成电路系统中,页表缓存器,还被配置为在接收连接路径返回的页表时,根据该页表中的物理地址,判断该页表对应的子系统是否为与当前页表缓存器具有预设绑定关系的子系统,若是,则对该页表进行缓存。
在一些实施例中,上述集成电路系统中,页表缓存器包括第一缓存单元和第二缓存单元;
第一缓存单元,被配置为在接收到连接路径沿第一方向发来的页表读取请求时,判断当前第一缓存单元中是否有页表读取请求命中的页表;在接收到连接路径沿第二方向返回的页表,且该页表对应的子系统为与当前第一缓存单元具有预设绑定关系的子系统时,对该页表进行缓存;
第二缓存单元,被配置为在接收到连接路径沿第二方向发来的页表读取请求时,判断当前第二缓存单元中是否有页表读取请求命中的页表;在接收到连接路径沿第一方向返回的页表且该页表对应的子系统为与当前第二缓存单元具有预设绑定关系的子系统时,对该页表进行缓存。
在一些实施例中,上述集成电路系统中,子系统还包括互连网络;
在一些实施例中,上述集成电路系统中,主设备访问其所在的子系统的内存模块所需要的延时小于预设阈值。
在一些实施例中,上述集成电路系统中,至少一子系统包括至少两个主设备。
在一些实施例中,上述集成电路系统中,子系统中的地址翻译模块与主设备一一对应。
在一些实施例中,上述集成电路系统中,集成电路系统为NUMA系统。
根据本公开的另一方面,提供一种电子组件,包括上述任一实施例的集成电路系统。
根据本公开的另一方面,提供一种电子设备,包括上述任一实施例的电子组件。
根据本公开的另一方面,提供一种内存管理方法,应用于集成电路系统中的地址翻译模块,集成电路系统包括多组主设备和多组地址翻译模块,对应的一组主设备、一组地址翻译模块属于一个子系统,集成电路系统还包括位于子系统边界处的页表缓存器,子系统还包括内存模块;地址翻译模块包括页表缓存单元;上述方法包括:
在接收到所在的第一子系统中对应的主设备发出的待翻译的目标地址且翻译目标地址所需的至少一个页表在对应的页表缓存单元中未命中时,判断未命中的至少一个页表对应的内存模块是否为第一子系统的内存模块;若是,则从第一子系统的内存模块中请求对应的页表;否则,从位于第一子系统连接第二子系统的连接路径上的一页表缓存器或第二子系统的内存模块中请求对应的页表,第二子系统为未命中的至少一个页表对应的内存模块所在的子系统,位于连接路径上的页表缓存器为位于连接路径上的子系统边界处的页表缓存器;其中,从第一子系统的内存模块中请求到的页表被缓存于地址翻译模块对应的页表缓存单元中,从第二子系统的内存模块中请求到的页表被缓存于位于连接路径上的至少一页表缓存器中;
根据请求到的页表,对接收到的目标地址进行地址翻译。
附图说明
图1为本公开一个实施例提供的集成电路系统的结构示意图;
图2为本公开一个实施例提供的另一集成电路系统的结构示意图;
图3为本公开一个实施例提供的内存管理方法的流程示意图。
具体实施方式
在介绍本公开实施例之前,应当说明的是:
本公开部分实施例被描述为处理流程,虽然流程的各个操作步骤可能被冠以顺序的步骤编号,但是其中的操作步骤可以被并行地、并发地或者同时实施。
本公开实施例中可能使用了术语“第一”、“第二”等等来描述各个特征,但是这些特征不应当受这些术语限制。使用这些术语仅仅是为了将一个特征与另一个特征进行区分。
本公开实施例中可能使用了术语“和/或”,“和/或”包括其中一个或更多所列出的相关联特征的任意和所有组合。
应当理解的是,当描述两个部件的连接关系或通信关系时,除非明确指明两个部件之间直接连接或直接通信,否则,两个部件的连接或通信可以理解为直接连接或通信,也可以理解为通过中间部件间接连接或通信。
为了使本公开实施例中的技术方案及优点更加清楚明白,以下结合附图对本公开的示例性实施例进行进一步详细的说明,显然,所描述的实施例仅是本公开的一部分实施例,而不是所有实施例的穷举。需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。
本公开的目的是提供一种集成电路系统、组件、设备及内存管理方法,该系统包括多组主设备和多组地址翻译模块,对应的一组主设备、一组地址翻译模块属于一个子系统,集成电路系统还包括位于子系统边界处的页表缓存器,子系统还包括内存模块;地址翻译模块包括页表缓存单元;地址翻译模块,被配置为:在接收到其所在的第一子系统中对应的主设备发出的待翻译的目标地址且翻译目标地址所需的至少一个页表在对应的页表缓存单元中未命中时,判断未命中的至少一个页表对应的内存模块是否为第一子系统的内存模块;若是,则从第一子系统的内存模块中请求对应的页表;否则,从位于第一子系统连接第二子系统的连接路径上的一页表缓存器或第二子系统的内存模块中请求对应的页表,第二子系统为未命中的至少一个页表对应的内存模块所在的子系统,位于连接路径上的页表缓存器为位于连接路径上的子系统边界处的页表缓存器;其中,从第一子系统的内存模块中请求到的页表被缓存于地址翻译模块对应的页表缓存单元中,从第二子系统的内存模块中请求到的页表被缓存于位于连接路径上的至少一页表缓存器中;根据请求到的页表,对接收到的目标地址进行地址翻译。
这种方案中,地址翻译模块中的页表缓存单元不再缓存其所在的子系统外的页表,从其它子系统请求到的页表被缓存于对应的页表缓存器中,使得地址翻译模块中的缓存空间得到有效利用,减少了缓存空间的浪费。
本公开的一个实施例提供一种集成电路系统,如图1所示,该系统包括多组主设备和多组地址翻译模块,对应的一组主设备、一组地址翻译模块属于一个子系统,集成电路系统还包括位于子系统边界处的页表缓存器,子系统还包括内存模块;地址翻译模块包括页表缓存单元;地址翻译模块,被配置为:在接收到其所在的第一子系统中对应的主设备发出的待翻译的目标地址且翻译目标地址所需的至少一个页表在对应的页表缓存单元中未命中时,判断未命中的至少一个页表对应的内存模块是否为第一子系统的内存模块;若是,则从第一子系统的内存模块中请求对应的页表;否则,从位于第一子系统连接第二子系统的连接路径上的一页表缓存器或第二子系统的内存模块中请求对应的页表,第二子系统为未命中的至少一个页表对应的内存模块所在的子系统,位于连接路径上的页表缓存器为位于连接路径上的子系统边界处的页表缓存器;其中,从第一子系统的内存模块中请求到的页表被缓存于地址翻译模块对应的页表缓存单元中,从第二子系统的内存模块中请求到的页表被缓存于位于连接路径上的至少一页表缓存器中;根据请求到的页表,对接收到的目标地址进行地址翻译。
其中,位于子系统边界处的页表缓存器,可以是每个子系统边界处都设置有至少一个页表缓存器,优选的,对于位于一子系统边界处的页表缓存器,该页表缓存器位于该子系统靠近相邻的另一子系统的边界处,或,该页表缓存器位于该子系统与相邻的另一子系统之间的边界处,例如图1所示的系统结构中,位于子系统10边界处的页表缓存器41,位于子系统10靠近子系统20的边界处,也是位于子系统10与子系统20之间的边界处;位于子系统边界处的页表缓存器,也可以是指相邻两个子系统共享一个页表缓存器,此时页表缓存器位于相邻的两个页表缓存器之间,且同时位于相邻的两个页表缓存器的边界处,例如图1所示的系统结构中,子系统20和子系统30共享页表缓存器42,页表缓存器42位于子系统20和子系统30之间,且同时位于子系统20和子系统30的边界处。
且对于位于一子系统边界处的页表缓存器,该页表缓存器可以位于该子系统的内边界处,也可以位于该子系统的外边界处,此处不作限定。
位于连接路径上的页表缓存器为位于连接路径上的子系统边界处的页表缓存器,可以理解为,先确定位于连接路径上的子系统,从而确定位于这些子系统边界处的页表缓存器,即为位于连接路径上的页表缓存器。
其中,目标地址为虚拟地址VA,地址翻译模块可以为内存管理单元(MemoryManagement Unit,MMU),用于实现虚拟地址到物理地址的转换。
未命中的至少一个页表对应的内存模块是指存储未命中的至少一个页表的内存模块,也是发出该目标地址的主设备所要访问的内存模块。未命中的至少一个页表对应的内存模块所在的第二子系统也是发出该目标地址的主设备所要访问的内存模块所在的子系统,也即目标子系统。
地址翻译模块在接收到其所在的第一子系统中对应的主设备发出的待翻译的目标地址时,会先判断对应的页表缓存单元中是否有命中的页表,若是(即对应的页表缓存单元中存在翻译目标地址所需的页表),则从对应的页表缓存单元中读取命中的页表来执行地址翻译操作,否则(即对应的页表缓存单元缺少翻译目标地址所需的页表),再判断未命中的至少一个页表对应的内存模块是否为第一子系统的内存模块。
在一些实施例中,主设备访问其所在的子系统的内存模块所需要的延时小于预设阈值。也即,上述集成电路系统中,子系统的划分是按照访问对应的内存模块所需要的延时进行划分的,一个子系统为一个延时域,同一个延时域(子系统)保持访存延时均衡的原则。例如,如图1所示的系统结构中,当主设备111访问内存模块13所需要的延时小于预设阈值,访问其它内存模块所需要的延时大于等于预设阈值;主设备21访问内存模块23所需要的延时小于预设阈值,访问其它内存模块所需要的延时大于等于预设阈值;主设备31访问内存模块33所需要的延时小于预设阈值,访问其它内存模块所需要的延时大于等于预设阈值;那么可以将主设备111与内存模块13划分在一个子系统10中,将主设备21和内存模块23划分在一子系统20中,将主设备31和内存模块33划分在一子系统30中。
在一些实施例中,至少一子系统包括至少两个主设备,可以理解为,当有两个主设备访问一内存模块所需要的延时小于预设阈值时,可以将这两个主设备和这个内存模块划分在一个子系统中。例如,如图1所示的系统结构中,主设备111和主设备112访问内存模块13所需要的延时均小于预设阈值,那么将主设备111和主设备112与内存模块13划分在一个子系统10中。
在一些实施例中,在划分子系统时,可以按照访存延时均衡的原则,将一内存对应的多个内存通道划分在不同的子系统(延时域)中,例如,可以将相邻的几个内存通道划分在一个子系统中。在一些实施例中,当集成电路系统为SOC(System on Chip,片上系统)时,可以按照访存延时均衡的原则,将SOC上的多个内存通道划分在不同的子系统(延时域)中。
在一些实施例中,当集成电路系统为多个SOC互连的系统时,在划分子系统时,可以按照访存延时均衡的原则,将多个SOC划分在不同的子系统(延时域)中,例如,可以将一个SOC划分为一个子系统(延时域)。
在一些实施例中,集成电路系统为NUMA(Non-Uniform Memory Access,非一致性存储器内存访问)系统。
NUMA系统中,整个系统划分为多个节点,每个节点包含一部分处理器和一部分内存。每个节点都有自己的本地内存和本地总线,处理器可以直接访问本地内存,而不需要通过共享总线。当处理器需要访问其他节点的内存时,它可以通过远程访问来完成。且在NUMA系统中,在分配内存时,会优先从发出分配内存请求的处理器本地或邻近的内存节点中寻找空闲内存(即空闲内存优先进行本地分配),这种方式被称作local allocation。
按照上述的子系统(延时域)划分规则,NUMA系统中,一个节点可以为一个子系统(一个延时域),由于NUMA系统中,空闲内存优先进行本地分配,所以主设备发出的待翻译的目标地址很大概率是访问本地内存(即同一子系统下的内存模块)的,而由于地址翻译模块中的页表缓存单元不再缓存其所在的子系统外的页表,地址翻译模块中的缓存空间可专注于存储当前子系统内的页表,所以在 NUMA场景下,可以提高页表缓存的命中率。
在一些实施例中,子系统中的地址翻译模块与主设备一一对应。也即,子系统中地址翻译模块的数量与主设备的数量是相同的,地址翻译模块用于在接收到对应的主设备发出的待翻译的目标地址时,请求对应的页表,以进行地址转换操作。
在一些实施例中,一个子系统中的多个主设备也可以使用一个地址翻译模块。
在一些实施例中,地址翻译模块,被配置为从位于第一子系统连接第二子系统的连接路径上的一页表缓存器或第二子系统的内存模块中请求对应的页表,包括:
地址翻译模块,被配置为根据目标地址生成页表读取请求,并将页表读取请求发送至第一子系统连接第二子系统的连接路径上最靠近第一子系统的页表缓存器;
任一页表缓存器,被配置为在接收到页表读取请求时,判断当前页表缓存器中是否有页表读取请求命中的页表,若是,则通过连接路径将命中的页表返回给发出页表读取请求的地址翻译模块,否则,判断第二子系统是否为与当前页表缓存器直接连接的子系统;
若是,则从第二子系统的内存模块中请求对应的页表,并通过连接路径将请求到的页表返回给发出页表读取请求的地址翻译模块;
否则,将接收到的页表读取请求发送至连接路径上最靠近当前页表缓存器的下一个页表缓存器。
其中,页表读取请求是通过连接路径传输的。
页表读取请求包括所请求的页表在对应内存模块中的物理地址以及所请求的页表对应的虚拟页号,所请求的页表对应的虚拟页号从目标地址中确定,所请求的页表在对应内存模块中的物理地址通过寄存器或先行取回的其它关联页表中得到。
在多级页表的场景下,地址翻译模块翻译目标地址所需的页表为第一级页表(其中包含了目标地址对应的物理地址),判断对应的页表缓存单元中是否有命中的页表时,是直接判断对应的页表缓存单元中是否存在翻译该目标地址所需的第一级页表,若存在,则直接根据该第一级页表,对该目标地址进行翻译,否则,需要通过多级页表的查询过程,从位于第一子系统连接第二子系统的连接路径上的一页表缓存器或第二子系统的内存模块中请求对应的页表。具体的多级页表查询过程如下:地址翻译模块首先从对应的寄存器中读取第四级页表在对应内存模块中的物理地址(第四级页表在对应内存模块中的存储位置),从目标地址中得到第四级页表的虚拟页号,生成第四级页表的页表读取请求,第四级页表返回之后,地址翻译模块从第四级页表中得到第三级页表在对应内存模块中的物理地址(第三级页表在对应内存模块中的存储位置),从目标地址中得到第三级页表的虚拟页号,生成第三级页表的页表读取请求,以此类推,地址翻译模块就可以请求到翻译目标地址所需要的页表,即第一级页表。
对应的,页表缓存器,被配置为在接收到页表读取请求时,判断当前页表缓存器中是否有页表读取请求命中的页表,包括:页表缓存器,被配置为在接收到页表读取请求时,根据该页表读取请求中的虚拟页号,判断当前页表缓存器中是否有页表读取请求命中的页表。
且页表缓存器可以根据页表读取请求中的物理地址(即该页表读取请求所请求的页表在对应内存模块中的存储位置),确定页表读取请求对应的内存模块,例如,若该页表读取请求所请求的页表所在的内存模块为内存模块33,页表读取请求中的物理地址指示的是所请求的页表在内存模块33中的存储位置,则根据页表读取请求中的物理地址,可以确定页表读取请求对应的内存模块为内存模块33。而哪个内存模块位于哪个子系统是已知的,从而可以确定页表读取请求对应的第二子系统(目标子系统)。
对应的,页表缓存器,被配置为判断页表读取请求对应的第二子系统是否为与当前页表缓存器直接连接的子系统,包括:
页表缓存器,被配置为根据页表读取请求中的物理地址,确定页表读取请求对应的第二子系统,并确定页表读取请求对应的第二子系统是否为与当前页表缓存器直接连接的子系统。
页表缓存器中有页表读取请求命中的页表时,会通过对应的连接路径将命中的页表返回给发出页表读取请求的地址翻译模块,其中,对应的连接路径是指该页表读取请求的传输路径,也即第二子系统与第一子系统的连接路径(也即当前页表缓存器与发出页表读取请求的地址翻译模块所在的子系统的连接路径)。
页表缓存器从第二子系统的内存模块中请求对应的页表,并通过对应的连接路径将请求到的页表返回给发出页表读取请求的地址翻译模块的过程中,对应的连接路径是指该页表读取请求的传输路径,也即第二子系统与第一子系统的连接路径(也即当前页表缓存器与发出页表读取请求的地址翻译模块所在的子系统的连接路径)。
需要说明的是,页表读取请求所请求到的页表沿对应的路径返回给发出页表读取请求的地址翻译模块的过程中,会经过该路径上的各个页表缓存器,每个页表缓存器会判断接收到的页表对应的子系统是否为与当前页表缓存器具有预设绑定关系的子系统,若是,则对该页表进行缓存,即页表缓存器对接收到的页表进行选择性缓存。
例如,如图1所示的系统结构中,如果子系统10中的主设备111(第一子系统为子系统10)发出的目标地址对应的第二子系统为子系统30,那么地址翻译模块121会根据目标地址生成页表读取请求,以从位于子系统10连接子系统30的连接路径上的一页表缓存器或子系统30的内存模块33中请求对应的页表。子系统10连接子系统30的连接路径上依次有子系统10、页表缓存器41、子系统20、页表缓存器42和子系统30。地址翻译模块121生成的页表读取请求会发送至该连接路径上最靠近第一子系统(子系统10)的页表缓存器,即页表缓存器41。
页表缓存器41在接收到该页表读取请求时,会判断当前页表缓存器41中是否有该页表读取请求命中的页表,若是,则通过对应的连接路径(子系统30连接子系统10的连接路径)将命中的页表返回给发出页表读取请求的地址翻译模块121,否则,判断第二子系统(子系统30)不是与当前页表缓存器41直接连接的子系统;
那么,页表缓存器41会将接收到的页表读取请求发送至当前页表缓存器41连接的第二子系统(子系统30)的连接路径上最靠近当前页表缓存器41的下一个页表缓存器,即页表缓存器42。
页表缓存器42在接收到该页表读取请求时,会判断当前页表缓存器42中是否有该页表读取请求命中的页表,若是,则通过对应的连接路径(子系统30连接子系统10的连接路径)将命中的页表返回给发出页表读取请求的地址翻译模块121,否则,判断第二子系统(子系统30)是与当前页表缓存器42直接连接的子系统,则从第二子系统(子系统30)的内存模块33中请求对应的页表,并通过对应的连接路径(子系统30连接子系统10的连接路径)将请求到的页表返回给发出页表读取请求的地址翻译模块。
上述过程中,请求到的页表在经过页表缓存器41和页表缓存器42时,页表缓存器41和页表缓存器42会基于预设绑定关系,进行选择性缓存。
在一些实施例中,页表缓存器,还被配置为在接收对应连接路径(即第一子系统连接第二子系统的连接路径)返回的页表时,根据该页表中的物理地址,判断该页表对应的子系统是否为与当前页表缓存器具有预设绑定关系的子系统,若是,则对该页表进行缓存。
可以理解的是,根据页表中的物理地址,可以确定页表对应的内存模块(即页表所在的内存模块),而哪个内存模块位于哪个子系统是已知的,从而可以确定页表对应的子系统。
上述页表缓存器与子系统的预设绑定关系可以预先设置在页表缓存器中,或者可以将对应的子系统标识缓存在页表缓存器中。
在一些实施例中,针对一子系统,可以将该子系统与多个页表缓存器绑定。
优选的,针对一子系统,可以将该子系统与其直接连接的页表缓存器(也即位于该子系统边界处的页表缓存器)绑定,即页表缓存器可以专注于存储与其直接连接的子系统对应的页表,可以进一步减少页表缓存器缓存空间的浪费。
例如,如图1所示的系统结构中,可以将子系统20与其直接连接的页表缓存器41和页表缓存器42绑定,绑定之后,子系统10中的地址翻译模块121(或122)从子系统20的内存模块23中请求到的页表就可以缓存到页表缓存器41中,子系统30的地址翻译模块32从子系统20的内存模块23中请求到的页表就可以缓存到页表缓存器42中。
在一些实施例中,为了降低页表缓存器根据页表读取请求中的物理地址,确定页表读取请求对应的第二子系统的过程中所需要的延时,页表读取请求还携带第二子系统的子系统标识;
页表缓存器,被配置为判断页表读取请求对应的第二子系统是否为与当前页表缓存器直接连接的子系统,包括:
页表缓存器,被配置为根据页表读取请求携带的子系统标识,判断页表读取请求对应的第二子系统是否为与当前页表缓存器直接连接的子系统。
也即,页表缓存器可以直接根据页表读取请求携带的子系统标识确定页表读取请求对应的第二子系统,进而判断页表读取请求对应的第二子系统是否为与当前页表缓存器直接连接的子系统。不需要每个页表缓存器都去根据页表读取请求中的物理地址来确定页表读取请求对应的第二子系统,节省了识别页表读取请求对应的第二子系统所需的时间。
在一些实施例中,页表读取请求携带的第二子系统的子系统标识,可以由地址翻译模块在生成页表读取请求时就携带在页表读取请求中,这样每个页表缓存器都不需要根据页表读取请求中的物理地址来确定页表读取请求对应的第二子系统,每个页表缓存器都可以节省识别页表读取请求对应的第二子系统所需的时间。也可以在地址翻译模块在将页表读取请求发送至第一子系统连接第二子系统的连接路径上最靠近第一子系统的页表缓存器后,由最靠近第一子系统的该页表缓存器根据页表读取请求中的物理地址,确定页表读取请求对应的第二子系统,然后将该第二子系统的系统标识携带在该页表读取请求中,后续接收到该页表读取请求的其它页表缓存器,也都不需要根据页表读取请求中的物理地址来确定页表读取请求对应的第二子系统,这些页表缓存器都可以节省识别页表读取请求对应的第二子系统所需的时间。
对应的,每个页表缓存器的页表缓存方案可以为,页表缓存器,还被配置为在接收到的页表读取请求携带的子系统标识对应的第二子系统为与当前页表缓存器具有预设绑定关系的子系统,且接收到对应连接路径(即第一子系统连接第二子系统的连接路径)返回的该页表读取请求所请求的页表时,对该页表进行缓存。
可以理解为,页表缓存器接收到的页表读取请求与页表读取请求所请求到的页表是一一对应的关系(类似总线的请求与响应之间的关系),所以,页表缓存器在接收到页表读取请求所请求的页表时,根据对应的页表读取请求的子系统标识,就可以确定该页表对应的第二子系统。上述页表缓存过程的具体实现方式有两种,第一种是:页表缓存器,还被配置为在接收到对应连接路径返回的页表时,根据当前页表缓存器之前接收到的用于请求该页表的页表读取请求携带的子系统标识,判断该页表对应的子系统是否为与当前页表缓存器具有预设绑定关系的子系统,若是,则对该页表进行缓存。第二种是:页表缓存器,还被配置为在接收到页表读取请求时,根据页表读取请求携带的子系统标识,判断页表读取请求对应的第二子系统是否为与当前页表缓存器具有预设绑定关系的子系统,若是,则在接收到页表读取请求所请求的页表时,对该页表进行缓存。
在一些实施例中,页表读取请求还携带对应的页表级数;
页表缓存器,还被配置为在接收到的页表读取请求携带的页表级数等于对应的预设值,且接收到对应连接路径(即第一子系统连接第二子系统的连接路径)返回的该页表读取请求所请求的页表时,对该页表进行缓存。
可以理解为,一页表缓存器可以对指定级数(即上述预设值)的页表进行缓存,其它级数的页表不进行缓存。上述页表缓存过程的具体实现方式可以参考页表读取请求携带第二子系统的子系统标识场景下的页表缓存过程的具体实现方式,此处不再赘述。
在一些实施例中,一页表缓存器对应的指定级数(即上述预设值)的设置策略可以为:若一页表缓存器与一子系统的距离越近,则该页表缓存器对应该子系统的内存模块的指定级数(即上述预设值)越小,即该页表缓存器优先缓存距离较近的子系统的内存模块对应的较低级数的页表,然后缓存距离较远的子系统的内存模块对应的较高级数的页表。如图1所示的系统结构中,可以设置页表缓存器41优先缓存内存模块13或内存模块23对应的较低级数的页表(例如第一级页表),然后缓存内存模块33对应的较高级数的页表。
在页表读取请求同时携带第二子系统的子系统标识和对应的页表级数的场景下,页表缓存器,还被配置为在接收到的页表读取请求携带的子系统标识对应的第二子系统为与当前页表缓存器具有预设绑定关系的子系统,该页表读取请求携带的页表级数等于对应的预设值,且接收到对应连接路径返回的该页表读取请求所请求的页表时,对该页表进行缓存。
可以理解为,一页表缓存器可以对指定子系统(有绑定关系的子系统)对应级数(即上述预设值)的页表进行缓存。
在一些实施例中,由于页表缓存器连接对应两个子系统,页表缓存器所在的连接路径上的所有请求和数据都会经过页表缓存器,为了区分页表读取请求(及其请求到的页表)与其它请求(及其请求到的数据),页表读取请求还携带对应的页表读标识;
页表缓存器,还被配置为在接收到的页表读取请求携带对应的页表读标识,且接收到对应连接路径(即第一子系统连接第二子系统的连接路径)返回的该页表读取请求所请求的页表时,对该页表进行缓存。
在页表读取请求同时携带第二子系统的子系统标识和对应的页表读标识的场景下,页表缓存器,还被配置为在接收到的页表读取请求携带的子系统标识对应的第二子系统为与当前页表缓存器具有预设绑定关系的子系统,该页表读取请求携带对应的页表读标识,且接收到对应连接路径返回的该页表读取请求所请求的页表时,对该页表进行缓存。
上述页表缓存过程的具体实现方式可以参考页表读取请求携带第二子系统的子系统标识场景下的页表缓存过程的具体实现方式,此处不再赘述。
在一些实施例中,页表读取请求所请求到的页表在返回时也可以携带对应的页表读取请求携带的信息,以进一步实现上述各实施例中的页表缓存过程。
在一些实施例中,在相邻两个子系统共享一个页表缓存器的场景下,如图1所示,页表缓存器包括第一缓存单元和第二缓存单元;
第一缓存单元,被配置为在接收到连接路径沿第一方向发来的页表读取请求时,判断当前第一缓存单元中是否有页表读取请求命中的页表;在接收到连接路径沿第二方向返回的页表,且该页表对应的子系统为与当前第一缓存单元具有预设绑定关系的子系统时,对该页表进行缓存;
第二缓存单元,被配置为在接收到连接路径沿第二方向发来的页表读取请求时,判断当前第二缓存单元中是否有页表读取请求命中的页表;在接收到连接路径沿第一方向返回的页表且该页表对应的子系统为与当前第二缓存单元具有预设绑定关系的子系统时,对该页表进行缓存。
示例性的,在如图1所示的系统结构(图中的箭头为页表读取请求的传输方向)中,页表缓存器41包括第一缓存单元411和第二缓存单元412,页表缓存器42包括第一缓存单元421和第二缓存单元422,第一缓存单元411接收子系统10中的地址翻译模块121(或地址翻译模块122)发出的页表读取请求(目的子系统为子系统20或子系统30),并对从内存模块23或内存模块33中请求到的页表进行选择性缓存(有预设绑定关系的才缓存),第二缓存单元412接收子系统20中的地址翻译模块22(或子系统30中的地址翻译模块32)发出的页表读取请求(目的子系统为子系统10),并对从内存模块13中请求到的页表进行选择性缓存。
第一缓存单元421接收子系统10中的地址翻译模块121(或地址翻译模块122,或子系统20中的地址翻译模块22)发出的页表读取请求(目的子系统为子系统30),并对从内存模块33中请求到的页表进行选择性缓存(有预设绑定关系的才缓存),第二缓存单元422接收子系统30中的地址翻译模块32发出的页表读取请求(目的子系统为子系统10或子系统20),并对从内存模块13或内存模块23中请求到的页表进行选择性缓存。
在一些实施例中,如图2所示,子系统还包括互连网络。
对应的,每个子系统中,地址翻译模块通过互连网络连接同一子系统内的内存模块。对应的,地址翻译模块,被配置为从第一子系统的内存模块中请求对应的页表,包括:地址翻译模块,被配置为通过互连网络从第一子系统的内存模块中请求对应的页表。
需要互连的两个子系统之间,通过互连网络实现连接,设置在子系统边界上的页表缓存器可以位于互连的两个子系统之间的连接网络上,但是互连的两个子系统并不依赖于通过页表缓存器实现互连。
在一些实施例中,上述互连网络为总线网络或片上网络。
基于相同的发明构思,本公开实施例还提供一种电子组件,该电子组件包括上述任一实施例中的集成电路系统。在一些使用场景下,该电子组件的产品形式体现为显卡;在另一些使用场景下,该电子组件的产品形式体现为CPU主板。
基于相同的发明构思,本公开实施例还提供一种电子设备,该电子设备包括上述的电子组件。在一些使用场景下,该电子设备的产品形式是便携式电子设备,例如智能手机、平板电脑、VR设备等;在一些使用场景下,该电子设备的产品形式是个人电脑、游戏主机等。
基于相同的发明构思,本公开实施例还提供一种内存管理方法应用于集成电路系统中的地址翻译模块,集成电路系统包括多组主设备和多组地址翻译模块,对应的一组主设备、一组地址翻译模块属于一个子系统,集成电路系统还包括位于子系统边界处的页表缓存器,子系统还包括内存模块;地址翻译模块包括页表缓存单元;如图3所示,上述方法包括:
步骤S510:在接收到所在的第一子系统中对应的主设备发出的待翻译的目标地址且翻译目标地址所需的至少一个页表在对应的页表缓存单元中未命中时,判断未命中的至少一个页表对应的内存模块是否为第一子系统的内存模块;
步骤S520:若是,则从第一子系统的内存模块中请求对应的页表;
步骤S530:否则,从位于第一子系统连接第二子系统的连接路径上的一页表缓存器或第二子系统的内存模块中请求对应的页表,第二子系统为未命中的至少一个页表对应的内存模块所在的子系统,位于连接路径上的页表缓存器为位于连接路径上的子系统边界处的页表缓存器;其中,从第一子系统的内存模块中请求到的页表被缓存于地址翻译模块对应的页表缓存单元中,从第二子系统的内存模块中请求到的页表被缓存于位于连接路径上的至少一页表缓存器中;
步骤S540:根据请求到的页表,对接收到的目标地址进行地址翻译。
上述各个步骤的具体实施过程可参见上述集成电路系统的任一实施例,此处不再赘述。
尽管已描述了本公开的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。
显然,本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样,倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内,则本公开也意图包含这些改动和变型在内。
Claims (16)
1.一种集成电路系统,包括多组主设备和多组地址翻译模块,对应的一组主设备、一组地址翻译模块属于一个子系统,所述集成电路系统还包括位于所述子系统边界处的页表缓存器,所述子系统还包括内存模块;所述地址翻译模块包括页表缓存单元;
所述地址翻译模块,被配置为:在接收到其所在的第一子系统中对应的所述主设备发出的待翻译的目标地址且翻译所述目标地址所需的至少一个页表在对应的所述页表缓存单元中未命中时,判断未命中的所述至少一个页表对应的内存模块是否为所述第一子系统的内存模块;若是,则从所述第一子系统的内存模块中请求对应的页表;否则,从位于所述第一子系统连接第二子系统的连接路径上的一页表缓存器或所述第二子系统的内存模块中请求对应的页表,所述第二子系统为未命中的所述至少一个页表对应的内存模块所在的子系统,位于所述连接路径上的页表缓存器为位于所述连接路径上的所述子系统边界处的页表缓存器;其中,从所述第一子系统的内存模块中请求到的页表被缓存于所述地址翻译模块对应的所述页表缓存单元中,从所述第二子系统的内存模块中请求到的页表被缓存于位于所述连接路径上的至少一页表缓存器中;
根据请求到的页表,对接收到的所述目标地址进行地址翻译。
2.根据权利要求1所述的集成电路系统,所述地址翻译模块,被配置为从位于所述第一子系统连接第二子系统的连接路径上的一页表缓存器或所述第二子系统的内存模块中请求对应的页表,包括:
所述地址翻译模块,被配置为根据所述目标地址生成页表读取请求,并将所述页表读取请求发送至所述第一子系统连接第二子系统的连接路径上最靠近所述第一子系统的所述页表缓存器;
任一所述页表缓存器,被配置为在接收到页表读取请求时,判断当前页表缓存器中是否有所述页表读取请求命中的页表,若是,则通过所述连接路径将命中的页表返回给发出所述页表读取请求的所述地址翻译模块,否则,判断所述第二子系统是否为与当前页表缓存器直接连接的子系统;
若是,则从所述第二子系统的内存模块中请求对应的页表,并通过所述连接路径将请求到的页表返回给发出所述页表读取请求的所述地址翻译模块;
否则,将接收到的所述页表读取请求发送至所述连接路径上最靠近当前页表缓存器的下一个页表缓存器。
3.根据权利要求2所述的集成电路系统,所述页表读取请求还携带所述第二子系统的子系统标识;
所述页表缓存器,被配置为判断所述第二子系统是否为与当前页表缓存器直接连接的子系统,包括:
所述页表缓存器,被配置为根据所述页表读取请求携带的子系统标识,判断所述页表读取请求对应的所述第二子系统是否为与当前页表缓存器直接连接的子系统。
4.根据权利要求3所述的集成电路系统,所述页表缓存器,还被配置为在接收到的所述页表读取请求携带的子系统标识对应的所述第二子系统为与当前页表缓存器具有预设绑定关系的子系统,且接收到所述连接路径返回的该页表读取请求所请求的页表时,对该页表进行缓存。
5.根据权利要求2所述的集成电路系统,所述页表读取请求还携带对应的页表级数;
所述页表缓存器,还被配置为在接收到的所述页表读取请求携带的页表级数等于对应的预设值,且接收到所述连接路径返回的该页表读取请求所请求的页表时,对该页表进行缓存。
6.根据权利要求2所述的集成电路系统,所述页表读取请求还携带对应的页表读标识;
所述页表缓存器,还被配置为在接收到的所述页表读取请求携带对应的页表读标识,且接收到所述连接路径返回的该页表读取请求所请求的页表时,对该页表进行缓存。
7.根据权利要求1所述的集成电路系统,所述页表缓存器,还被配置为在接收所述连接路径返回的页表时,根据该页表中的物理地址,判断该页表对应的子系统是否为与当前页表缓存器具有预设绑定关系的子系统,若是,则对该页表进行缓存。
8.根据权利要求2所述的集成电路系统,所述页表缓存器包括第一缓存单元和第二缓存单元;
所述第一缓存单元,被配置为在接收到所述连接路径沿第一方向发来的页表读取请求时,判断当前第一缓存单元中是否有所述页表读取请求命中的页表;在接收到所述连接路径沿第二方向返回的页表,且该页表对应的子系统为与当前第一缓存单元具有预设绑定关系的子系统时,对该页表进行缓存;
所述第二缓存单元,被配置为在接收到所述连接路径沿所述第二方向发来的页表读取请求时,判断当前第二缓存单元中是否有所述页表读取请求命中的页表;在接收到所述连接路径沿所述第一方向返回的页表且该页表对应的子系统为与当前第二缓存单元具有预设绑定关系的子系统时,对该页表进行缓存。
9.根据权利要求1所述的集成电路系统,所述子系统还包括互连网络。
10.根据权利要求1所述的集成电路系统,所述主设备访问其所在的子系统的内存模块所需要的延时小于预设阈值。
11.根据权利要求1所述的集成电路系统,至少一子系统包括至少两个主设备。
12.根据权利要求11所述的集成电路系统,所述子系统中的所述地址翻译模块与所述主设备一一对应。
13.根据权利要求1所述的集成电路系统,所述集成电路系统为NUMA系统。
14.一种电子组件,包括如权利要求1至13中任一项所述的集成电路系统。
15.一种电子设备,包括如权利要求14中所述的电子组件。
16.一种内存管理方法,应用于集成电路系统中的地址翻译模块,所述集成电路系统包括多组主设备和多组地址翻译模块,对应的一组主设备、一组地址翻译模块属于一个子系统,所述集成电路系统还包括位于所述子系统边界处的页表缓存器,所述子系统还包括内存模块;所述地址翻译模块包括页表缓存单元;所述方法包括:
在接收到所在的第一子系统中对应的主设备发出的待翻译的目标地址且翻译所述目标地址所需的至少一个页表在对应的所述页表缓存单元中未命中时,判断未命中的所述至少一个页表对应的内存模块是否为所述第一子系统的内存模块;若是,则从所述第一子系统的内存模块中请求对应的页表;否则,从位于所述第一子系统连接第二子系统的连接路径上的一页表缓存器或所述第二子系统的内存模块中请求对应的页表,所述第二子系统为未命中的所述至少一个页表对应的内存模块所在的子系统,位于所述连接路径上的页表缓存器为位于所述连接路径上的所述子系统边界处的页表缓存器;其中,从所述第一子系统的内存模块中请求到的页表被缓存于所述地址翻译模块对应的所述页表缓存单元中,从所述第二子系统的内存模块中请求到的页表被缓存于位于所述连接路径上的至少一页表缓存器中;
根据请求到的页表,对接收到的所述目标地址进行地址翻译。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410257133.0A CN117851292A (zh) | 2024-03-07 | 2024-03-07 | 集成电路系统、组件、设备及内存管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410257133.0A CN117851292A (zh) | 2024-03-07 | 2024-03-07 | 集成电路系统、组件、设备及内存管理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117851292A true CN117851292A (zh) | 2024-04-09 |
Family
ID=90546852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410257133.0A Pending CN117851292A (zh) | 2024-03-07 | 2024-03-07 | 集成电路系统、组件、设备及内存管理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117851292A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210089468A1 (en) * | 2019-09-24 | 2021-03-25 | Alibaba Group Holding Limited | Memory management unit, address translation method, and processor |
CN115061955A (zh) * | 2022-06-24 | 2022-09-16 | 海光信息技术股份有限公司 | 处理器、电子设备、地址翻译方法以及缓存页表项方法 |
US20220334978A1 (en) * | 2021-03-10 | 2022-10-20 | Imagination Technologies Limited | Computer system and method using a first page table and a second page table |
CN115827502A (zh) * | 2022-12-09 | 2023-03-21 | 北京奕斯伟计算技术股份有限公司 | 一种内存访问系统、方法及介质 |
CN116594925A (zh) * | 2023-04-24 | 2023-08-15 | 上海天数智芯半导体有限公司 | 一种地址转换系统、处理器、地址转换方法及电子设备 |
CN116860665A (zh) * | 2023-07-19 | 2023-10-10 | 上海寒武纪信息科技有限公司 | 由处理器执行的地址翻译方法及相关产品 |
-
2024
- 2024-03-07 CN CN202410257133.0A patent/CN117851292A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210089468A1 (en) * | 2019-09-24 | 2021-03-25 | Alibaba Group Holding Limited | Memory management unit, address translation method, and processor |
US20220334978A1 (en) * | 2021-03-10 | 2022-10-20 | Imagination Technologies Limited | Computer system and method using a first page table and a second page table |
CN115061955A (zh) * | 2022-06-24 | 2022-09-16 | 海光信息技术股份有限公司 | 处理器、电子设备、地址翻译方法以及缓存页表项方法 |
CN115827502A (zh) * | 2022-12-09 | 2023-03-21 | 北京奕斯伟计算技术股份有限公司 | 一种内存访问系统、方法及介质 |
CN116594925A (zh) * | 2023-04-24 | 2023-08-15 | 上海天数智芯半导体有限公司 | 一种地址转换系统、处理器、地址转换方法及电子设备 |
CN116860665A (zh) * | 2023-07-19 | 2023-10-10 | 上海寒武纪信息科技有限公司 | 由处理器执行的地址翻译方法及相关产品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101001100B1 (ko) | Gpu에서의 페이지 매핑을 위한 전용 메커니즘 | |
US20020087614A1 (en) | Programmable tuning for flow control and support for CPU hot plug | |
US9697111B2 (en) | Method of managing dynamic memory reallocation and device performing the method | |
US20100325374A1 (en) | Dynamically configuring memory interleaving for locality and performance isolation | |
US8868883B1 (en) | Virtual memory management for real-time embedded devices | |
US20080109624A1 (en) | Multiprocessor system with private memory sections | |
CN111143244B (zh) | 计算机设备的内存访问方法和计算机设备 | |
US9058283B2 (en) | Cache arrangement | |
CN114860329B (zh) | 动态一致性偏置配置引擎及方法 | |
US11853223B2 (en) | Caching streams of memory requests | |
CN115292214A (zh) | 页表预测方法、存储访问操作方法、电子装置和电子设备 | |
CN114546896A (zh) | 系统内存管理单元、读写请求处理方法、电子设备和片上系统 | |
CN112840327A (zh) | 一种片上系统、访问命令的路由方法及终端 | |
CN117389914B (zh) | 缓存系统、缓存写回方法、片上系统及电子设备 | |
CN115481054A (zh) | 数据处理方法、装置及系统、系统级soc芯片及计算机设备 | |
CN104714906B (zh) | 动态处理器-存储器再向量化架构 | |
CN116383101A (zh) | 内存访问方法、内存管理单元、芯片、设备和存储介质 | |
CN117851292A (zh) | 集成电路系统、组件、设备及内存管理方法 | |
CN110704338A (zh) | 地址转换装置、人工智能芯片及电子设备 | |
US8555013B1 (en) | Method and system for memory protection by processor carrier based access control | |
CN117851291A (zh) | 内存访问系统、电子组件及电子设备 | |
CN117851289A (zh) | 页表获取方法、系统、电子组件及电子设备 | |
CN116775560B (zh) | 写分配方法、缓存系统、片上系统、电子组件及电子设备 | |
CN117389915B (zh) | 缓存系统、读命令调度方法、片上系统及电子设备 | |
CN111797052B (zh) | 系统单芯片以及系统存储器加速存取方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |